「semiconductor processing」に関連した英語例文の一覧と使い方(81ページ目) - Weblio英語例文検索

A semiconductor integrated circuit device includes: a plurality of arithmetic units ICA, ICB connected in series between a power supply terminal VDDC and a ground terminal GNC for processing data; and a controller CTL which receives data to be processed and assigns the data to the plurality of arithmetic units, so that workloads of the plurality of arithmetic units become equal to each other.例文帳に追加

半導体集積回路装置は、電源端ＶＤＤＣと接地端ＧＮＣとの間に直列に接続され、データを処理する複数の演算部ＩＣＡ、ＩＣＢと、処理すべきデータを受け取り、複数の演算部のそれぞれの作業負荷が等しくなるように、データを複数の演算部のそれぞれへ割り振るコントローラＣＴＬとを備えた。 - 特許庁

The PFC decomposition apparatus is equipped with a chamber in the PFC decomposition apparatus 14 into which the PFC gas discharged from a processing apparatus 10 such as a semiconductor manufacturing apparatus is introduced, a mechanism for generating plasma in the PFC decomposition chamber and a mechanism 16 for supplying an oxidizing gas into the PFC decomposition chamber.例文帳に追加

本発明に係るＰＦＣ分解装置は、半導体製造装置等のプロセス装置１０から排気されるＰＦＣガスが導入されるＰＦＣ分解装置１４内のチャンバーと、ＰＦＣ分解チャンバー内にプラズマを発生させるプラズマ発生機構と、このＰＦＣ分解チャンバーに酸化反応ガスを供給するための供給機構１６と、を具備する。 - 特許庁

This aligning method of semiconductor integrated circuit includes a step by which aligning pattern data per a specified unit area is extracted from aligning pattern data inputted in an aligning device, and the aligning pattern data extracted and a dummy pattern data for every specified unit area are merged and the aligning processing of the aligning pattern data and the dummy pattern data merged is executed for every area.例文帳に追加

露光装置に入力した露光パターンデータから所定の単位領域毎の露光パターンデータを抽出し、抽出した露光パターンデータと、所定の単位領域毎のダミーパターンデータとをマージし、マージした露光パターンデータとダミーパターンデータとを単位領域毎に露光処理するステップとを有することを特徴とする半導体集積回路の露光方法。 - 特許庁

The inspection program can sufficiently be verified since the inspection program is verified by reproducing all the processing flows, which can not be conventionally confirmed, in advance by inverting an expectation value of a test pattern (S10) and adding a mode (S101) to perform the inspection when the semiconductor integrated circuit inspection program is verified.例文帳に追加

半導体集積回路検査プログラムを検証する際に、試験パターンの期待値を反転させて（Ｓ１０２）検査を行うモード（Ｓ１０１）を追加することにより、従来では確認できなかった全ての処理フローについて事前に再現して検査プログラムの検証を行うことができるため、検査プログラムの検証を不足なく行うことができる。 - 特許庁

In the production of the substrate for display panel provided with an insulating substrate and elements fabricated by processing a plurality of conductive layers, insulation layers and semiconductor layers which are formed on the insulation substrate, the lowermost conductive layer out of the conductive layers is processed into a wiring element, the other conductive layers are electrically connected to the lowermost conduct layer.例文帳に追加

絶縁基板と、その上に形成された導電層の複数、絶縁層および半導体層を加工して得られた要素とを備えた表示パネル用基板の製造において、導電層の複数のうち最下層に配された導電層を加工して形成された配線要素に電気的に接続した他の導電層を形成する。 - 特許庁

A manufacturing method of a semiconductor device comprises: a step of forming a numbering part on a wafer surface by irradiating the wafer surface with a laser; a step of calculating the reference surface of the wafer by pressing the pressing part formed on a wafer disk claw against the wafer surface: and a step of processing the wafer surface referred to the reference surface.例文帳に追加

本願の発明にかかる半導体装置の製造方法は、ウエハ表面にレーザ照射し該ウエハ表面にナンバリング部を形成する工程と、ウエハディスクの爪に形成された押し当て部を該ウエハ表面に押し当てて該ウエハの基準面を求める工程と、該基準面を基準として該ウエハ表面に処理を施す工程と、を備える。 - 特許庁

Wastewater containing hardly decomposable organic matter among various wastewaters from the semiconductor wafer processing process is controlled in pH in the presence of a ferrous salt by a strong acidic waste liquid discharged from a separate system and further treated with hydrogen peroxide-containing wastewater discharged from a separate system to perform synthetic treatment such as the oxidative decomposition of hardly discomposable organic matter by hydrogen peroxide or the like.例文帳に追加

半導体ウェーハ加工工程排水のうち、難分解性有機物系排水を第一鉄塩の存在下で、別の系から排出する強酸性排液にてＰＨを調節して、更に別の系から排出する過酸化水素含有排水の過酸化水素で前記難分解性有機物を酸化分解するなどの総合的な処理を行う。 - 特許庁

In the spacer tape 10 used for reel packing of a tape-shaped semiconductor device, projected parts 10a formed in lines on both edge parts of the spacer tape 10 are formed by press processing, and the sectional shape of the projected part 10a is approximately rectangular, and the top part of the projected part 10a is a flat face in parallel to the spacer tape 10.例文帳に追加

テープ状の半導体装置のリール梱包に用いられるスペーサテープ１０において、前記スペーサテープ１０の両縁部に列状に形成される凸部１０ａが、プレス加工によって形成され前記凸部１０ａの断面形状が略矩形になっており、前記凸部１０ａの頂部がスペーサテープ１０と平行な平坦面となっている。 - 特許庁

To provide a manufacturing device controlling method that avoids acquiring wrong recipe IDs (data related to manufacturing/processing conditions) for a manufacturing device or setting up wrong recipe IDs for a manufacturing device so as to improve the manufacturing device in manufacturing yield, which is suitable for controlling the manufacturing device (e.g., a semiconductor manufacturing apparatus used in a wafer process).例文帳に追加

レシピＩＤ（製造処理条件に関するデータ）を必要とする製造装置（例えば、ウエハ工程で使用する半導体製造装置）を管理する場合に使用して好適な製造装置管理方法に関し、レシピＩＤの取得ミスや製造装置へのレシピＩＤの設定ミスという事態を避け、歩留まりの向上を図ることができるようにする。 - 特許庁

In the semiconductor integrated circuit device provided with the fuse part 3a to which blowing processing is applied for the purpose of revising the circuit structure, a 2-layer structure comprising a first insulation film 11 with high packing performance and a second insulation film 12 with immunity to intrusion of the water contents and impurities is adopted for a passivation film for coating an uppermost wiring layer.例文帳に追加

回路構造を変更するために切断処理がなされるヒューズ部３ａを備える半導体回路装置において、最上位の配線層を被覆するパッシベーション膜を、充填性の高い第１の絶縁膜１１と、水分や不純物の進入に対する耐性を有する第２の絶縁膜１２との２層構造とする。 - 特許庁

An LCD driver IC chip 10 (a liquid crystal display driving device) comprises an internal semiconductor element circuit configured so that a data input circuit 11 RAM(Random Access Memory) 12 as a storage part, a logic circuit 13 as a data processing part, an output circuit 14 for outputting a signal including a latch circuit, etc., are correlated with each other.例文帳に追加

ＬＣＤドライバ（液晶表示駆動装置）ＩＣチップ１０は、データが入力される入力回路１１、記憶部としてのＲＡＭ（Random Access Memory）１２、データ処理部としてのロジック回路１３、及びラッチ回路を含み信号出力をする出力回路１４等が相関するように構成された内部の半導体素子回路を有している。 - 特許庁

The plasma processing apparatus is equipped with a focus ring optimized for the purpose of the process and configured with a dielectric body, a conductor or a semiconductor to which a high frequency is applied by clarifying physical conditions that a sheath-plasma boundary 74 on a wafer 72 and a sheath-plasma boundary on the focus ring 80 are flat so as to establish the design method of its concrete structure.例文帳に追加

ウエハ７２上のシース・プラズマ界面７４とフォーカスリング８０上のシース・プラズマ界面が平坦であるための物理的条件を明らかにし、その具体的構造の設計手法を確立することによって、プロセスの目的に最適化された、高周波を印加した誘電体あるいは導体や半導体で構成されたフォーカスリングを装備する。 - 特許庁

The method for manufacturing the thin film transistor substrate includes at least a step of forming a silicon semiconductor film on a substrate, a step of forming a gate insulating film of silicon oxide, and a step of forming a gate electrode in this order, and includes a high-pressure vapor processing step of less than 300°C after the step of forming the gate electrode.例文帳に追加

少なくとも、基板上にシリコン半導体膜を形成する工程と、酸化ケイ素からなるゲート絶縁膜を形成する工程と、ゲート電極を形成する工程とをその順で有するトップゲート型の薄膜トランジスタ基板の製造方法であって、前記ゲート電極の形成工程後に、３００℃未満の高圧水蒸気処理工程を設ける。 - 特許庁

In manufacturing the semiconductor device (e.g. TFT), a film applied with polysilazane (-(SiH_2NH)-) used as, for example, an interlayer dielectric is formed on a substrate 100, and thermal processing using a thermal source of flames of a gas burner using a mixed gas of hydrogen and oxygen as a fuel is performed to bake the polysilazane-applied film and to modify the polysilazane conversion SiO_2.例文帳に追加

半導体装置（例えば、ＴＦＴ）の製造において、基板１００上に例えば層間絶縁膜となる、ポリシラザン（−（ＳｉＨ_2ＮＨ）−）塗布膜を形成し、水素及び酸素の混合ガスを燃料とするガスバーナーの火炎を熱源とした熱処理を施し、ポリシラザン塗布膜を焼成するとともに、ポリシラザン転化ＳｉＯ_2の改質を行う。 - 特許庁

In this semiconductor device, logic circuits (representatively, a driving circuit driving pixels, an image processing circuit, etc.) which are conventionally mounted as a silicon chip are formed on a substrate where pixels are formed and a problem of power consumption at this time is solved by making nonvolatile registers and a latches circuit that logic circuits have.例文帳に追加

本発明は半導体装置において、従来はシリコンチップで実装される論理回路（代表的には、画素を駆動する駆動回路、画像処理回路等）を、画素を形成する基板上に形成すると共に、その際に問題となる消費電力の課題に対しては、論理回路が有するレジスタ及びラッチ回路に不揮発性を持たせることで解決する。 - 特許庁

To provide a deflash technique for removing flash from a portion to be plated before a plating process and after a sealing process by resin molding in a process of manufacturing a semiconductor package, and to provide a technique for removing side flash formed on a side of a lead frame where the deflash processing is difficult to be performed.例文帳に追加

半導体パッケージの作製工程中、樹脂成型による封止工程の後、メッキ工程を行う前にメッキする部位に対して予めフラッシュ(flash)を除去するための半導体パッケージのデフラッシュ(deflash)技術を提供し、特に、デフラッシュ処理が困難な部位であるリードフレームの側方に形成されたサイドフラッシュ(side flash)を除去する技術を提供する。 - 特許庁

To provide a water dispersion type adhesive composition which can be coated in an aqueous system and from which water dispersion type acrylic adhesive sheets for re-exfoliation that can suitably be used as adhesive sheets for processing semiconductor wafers, little stain the surfaces of adherents, and have high water impregnation resistance on the grinding of the wafers, can especially be produced.例文帳に追加

水系で塗工できる水分散型の粘着剤組成物であって、特に半導体ウエハ加工用粘着シートとして好適に用いることができる被着体表面への汚染が少なく、かつウエハ研削時に耐水浸入性が高い再剥離用の水分散型アクリル系粘着シートを製造し得る粘着剤組成物を提供することを目的とする。 - 特許庁

In this electronic control system 1, when a CLK generated from a CLK 2 is normally worked in an LSI/FPGA 20 that is the signal processing semiconductor device, a controller 10 is accessible to FF 114 of monitoring register synchronously to the CLK in cooperation with synchronization circuits (FF101-FF107, etc.) of the LSI/FPGA.例文帳に追加

この発明の電子制御システム１は、信号処理用半導体装置であるＬＳＩ／ＦＰＧＡ２０においてＣＬＫ２から生成されたＣＬＫが正常に働いている場合、コントローラ１０がＬＳＩ／ＦＰＧＡの同期化回路（ＦＦ１０１〜ＦＦ１０７等）と協働して監視用レジスタのＦＦ１１４にＣＬＫに同期してアクセスすることができる。 - 特許庁

The semiconductor memory device is provided with: a memory cell array 1100 in which signal sampling data continuous in time is selectively inverted and stored in advance; and data inversion processing section 1300 for inverting and outputting one of the plurality of data based on the plurality of data read from the memory cell array over a plurality of continuous cycles in a predetermined address sequence.例文帳に追加

時間的に連続した信号のサンプリングデータが予め選択的に反転されて記憶されたメモリセルアレイ（１１００）と、所定のアドレスシーケンスにおける連続した複数のサイクルにわたって前記メモリセルアレイから読み出された複数のデータに基づき該複数のデータの何れかを反転して出力するデータ反転処理部（１３００）とを備える。 - 特許庁

The semiconductor manufacturing device management system for managing the processing characteristics of the substrate comprises: analysis means 13 for extracting a protruding position of trend chart data for the control parameters; condition setting means 12 for setting determination conditions of a protrusion degree to be extracted; and storage means 14 for storing protrusion data and the like matching the determination conditions.例文帳に追加

基板の処理特性を管理する半導体製造装置管理システムであって、制御パラメータのトレンドチャートデータの突出位置を抽出する解析手段１３と、抽出すべき突出度合いの判定条件を設定する条件設定手段１２と、判定条件に一致する突出データ等を保存する保存手段１４とを備える。 - 特許庁

The method is comprised of contacting the equipment surfaces in the semiconductor material processing chamber with a proton donor containing an atmosphere to make it react with the porogen deposited on the equipment surfaces; contacting the equipment surfaces with a fluorine donor containing atmosphere, to make it react with the thin film deposited on the equipment surfaces.例文帳に追加

半導体材料処理室の装置表面をプロトン供与体含有雰囲気と接触させてその装置表面に堆積せしめられたポロゲンと反応させることと、装置表面をフッ素供与体含有雰囲気と接触させてその装置表面に堆積せしめられた薄膜と反応させることとを含んでなるように構成する。 - 特許庁

The information processor comprises a plurality of cross bar board units 60 arranged vertically in horizontal state, first and second back panels 70, 80 connected to the opposite side edges of the cross bar board units through connectors, and a plurality of mother boards 51 for mounting a semiconductor information processing element, respectively, and connected with the first and second back panels in vertical state through connectors.例文帳に追加

水平の姿勢で縦に並んでいる複数のクロスバーボードユニット６０と、このクロスバーボードユニットの両側の縁にコネクタ接続してある第１及び第２のバックパネル７０、８０と、夫々情報処理を行う半導体素子が実装してあり、垂直の姿勢で、第１及び第２のバックパネルにコネクタによって接続してある複数のマザーボード５１とを有する。 - 特許庁

To provide a method for reforming a film-formation surface and a method for manufacturing a semiconductor device using the same by which the base dependency to film formation can be thoroughly eliminated on a film- formation surface, by eliminating an additional energy such as plasma irradiation or high temperature heating, processing in a vacuum, etc., by an extremely simplified method.例文帳に追加

プラズマ照射或いは高温加熱、真空中の処理等の付加的なエネルギを用いることなく、極めて簡単な手法により被成膜面への成膜に対する下地依存性をほぼ完全に消去することができる被成膜面の改質方法及びこの改質方法を用いた半導体装置の製造方法を提供する。 - 特許庁

A data processing apparatus includes: an image data input module (32) capable of separating the Y signal and the C signal from a video signal; a DMA controller capable of performing DMA transfer of the Y signal and C signal to a predetermined semiconductor memory; and a bus capable of exchanging signals between the image data input module and the DMA controller.例文帳に追加

データ処理装置は、ビデオ信号からＹ信号とＣ信号とを分離可能な画像データ入力モジュール（３２）と、上記Ｙ信号とＣ信号とを、所定の半導体メモリにＤＭＡ転送可能なＤＭＡコントローラと、上記画像データ入力モジュールと上記ＤＭＡコントローラとの間で信号のやり取りを可能とするバスとを含む。 - 特許庁

To provide a positive resist composition for an electron beam, an X-ray or EUV light simultaneously satisfying requirements for high sensitivity, high resolution, a good pattern shape, and good line-edge roughness in solving problems associated with performance improving techniques in micro processing of a semiconductor element using the electron beam, the X-ray or the EUV light, and to provide a pattern forming method using the composition.例文帳に追加

電子線、Ｘ線又はＥＵＶ光を使用する半導体素子の微細加工における性能向上技術の課題を解決することであり、高感度、高解像性、良好なパターン形状、良好なラインエッジラフネスを同時に満足する電子線、Ｘ線又はＥＵＶ光用ポジ型レジスト組成物及びそれを用いたパターン形成方法を提供する。 - 特許庁

To provide a power supply wiring method for a semiconductor integrated circuit device, which achieves the efficient power supply wiring for reducing the modifying work after the power supply wiring and for facilitating the signal wiring in post processing when carrying out the wiring connection of a power supply line to a power supply ring such as an IP module etc., and to provide a power supply wiring program and a design support system.例文帳に追加

ＩＰモジュール等の電源リングに電源ラインを配線接続する際に、電源配線後の修正作業を低減するとともに、後工程の信号配線を容易にするための効率的な電源配線を実現する半導体集積回路装置の電源配線方法、電源配線プログラム及び設計支援システムを提供すること。 - 特許庁

The quartz process tube built in into a vertical heating furnace for processing a semiconductor wafer comprises the body of a process tube, constituted of a cylindrical quartz glass tube provided with a top plate in the upper end part, and a quartz reinforcing member provided on the upper surface of the top plate via a plurality of quartz columns and has a central part bent upward.例文帳に追加

半導体ウェーハを処理するための縦型加熱炉に内蔵される石英プロセスチューブであって、上端部に天板を設けた円筒形石英ガラス管で構成されるプロセスチューブ本体と、該天板の上面に複数本の石英支柱を介して設けられかつ中央部を上方に湾曲させた石英補強部材とを有するようにした。 - 特許庁

The LCD driver (liquid crystal display drive device) IC chip 10 includes an input circuit 11 to which data is inputted, a RAM (Random Access Memory) 12 as a memory section, a logic circuit 13 as a data processing section, an internal semiconductor element circuit constituted in such a manner that the output circuit 14 etc., including a latch circuit and producing signal output are correlated.例文帳に追加

ＬＣＤドライバ（液晶表示駆動装置）ＩＣチップ１０は、データが入力される入力回路１１、記憶部としてのＲＡＭ（Random Access Memory）１２、データ処理部としてのロジック回路１３、及びラッチ回路を含み信号出力をする出力回路１４等が相関するように構成された内部の半導体素子回路を有している。 - 特許庁

The substrate processing device comprises a substrate retaining mechanism 20 for retaining the processed substrate 10 such as a semiconductor wafer, a grinding head 30 capable of moving in a horizontal direction, a grinding tape 40 which is mounted on the grinding head 30 and is prepared for the grinding of the peripheral edge of the processed substrate, and a pure water supply nozzle 50 for supplying pure water onto the processed substrate 10.例文帳に追加

基板処理装置は、半導体ウェハ等の被処理基板１０を保持する基板保持機構２０と、水平方向に移動可能な研磨ヘッド３０と、研磨ヘッド３０に装着され、被処理基板の周縁部の研磨に供される研磨テープ４０と、被処理基板１０上に純水を供給するための純水供給ノズル５０とを備えている。 - 特許庁

To provide a positive type resist processing liquid composition which prevents a contamination source such as polish waste from attaching to a positive type resist surface, by imparting hydrophilicity to the positive type resist surface in a manufacturing process, including applying resist as a surface protective film of a semiconductor wafer or the like and polishing the peripheral part of the substrate (such as, a beveled part, an edge part and a notch part).例文帳に追加

半導体ウェハ等の表面保護膜としてレジストを塗布し、基板の周縁部（ベベル部、エッジ部、ノッチ部等）の研磨を行う製造工程において、ポジ型レジスト表面に親水性を付与することにより研磨屑等の汚染源がポジ型レジスト表面に付着するのを防止するレジスト処理液組成物を提供する。 - 特許庁

The adhesive film laminate 10 for semiconductor processing includes a base 2, a circuit member-connecting adhesive layer 6, and a pressure-sensitive adhesive layer 4 disposed between the base 2 and circuit member-connecting adhesive layer 6 to bond them together, wherein a coefficient of linear expansion at 20 to 80°C measured in a tension mode is ≤50×10^-6/°C.例文帳に追加

基材２と、回路部材接続用接着剤層６と、基材２と回路部材接続用接着剤層６との間に配置されてこれらを接着する粘着剤層４とを備えており、引っ張りモードで測定される２０〜８０℃の線膨張係数が、５０×１０^−６／℃以下となるものである、半導体加工用接着フィルム積層体１０。 - 特許庁

The method for manufacturing a semiconductor device comprises a step for forming a first thin film composed of GeCOH or GeCH on a substrate to be processed, a step for removing a part of the first thin film, a processing step for performing a certain process on the substrate through the region formed by removing the first thin film, and a step for removing the first thin film.例文帳に追加

被処理基体上にＧｅＣＯＨまたはＧｅＣＨからなる第１の薄膜を形成すると、この第１の薄膜の一部を除去する工程と、第１の薄膜の除去された部位を介して被処理基体に所定の処理を施す処理工程と、第1の薄膜を除去する工程とを備えたことを特徴とする。 - 特許庁

The method is constituted so that it may include a process of putting the equipment surface in the semiconductor material processing chamber into contact with an atmosphere including a proton donor, and causing it to react with the porogen deposited on the equipment surface, and a process of putting the equipment surface into contact with an atmosphere including a fluorine donor, and causing it to react with a thin film deposited on the equipment surface.例文帳に追加

半導体材料処理室の装置表面をプロトン供与体含有雰囲気と接触させてその装置表面に堆積せしめられたポロゲンと反応させることと、装置表面をフッ素供与体含有雰囲気と接触させてその装置表面に堆積せしめられた薄膜と反応させることとを含んでなるように構成する。 - 特許庁

To provide a tape carrier for a semiconductor device which can improve a yield when a product is conveyed to next step by eliminating a warp at a copper wiring pattern layer forming time and a warp at a heat curing time of a thermosetting type solder resist, and which can improve the working efficiency of a product processing treatment in next step and the dimensional quality of the product.例文帳に追加

銅配線パターン層形成時の反りと熱硬化型ソルダレジストの熱硬化時の反りを無くすことによって、製品を次工程へ搬送する際の歩留まりを向上させることができ、次工程における製品加工処理の作業効率および製品の寸法品質を向上させることができる半導体装置用テープキャリアを提供する。 - 特許庁

This semiconductor testing device 100 stores data acquired by executing processing to DUT in preservation registers 135, 145, keeps an open collector output through a monitoring line 121 at a low level in a control module 140 for a fixed period, and removes restriction in the control module 140 when the open collector output is set at the low level in a master control module 130.例文帳に追加

半導体試験装置１００は、ＤＵＴに対して処理を実行させて得られたデータを保存レジスタ１３５、１４５に記憶し、制御モジュール１４０内で監視ライン１２１を介したオープンコレクタ出力を一定期間ローレベルとし、マスタ制御モジュール１３０内でオープンコレクタ出力をローレベルとした時点で制御モジュール１４０内での制限を解除する。 - 特許庁

In this semiconductor testing apparatus constituted so as to perform operation processing of measurement data of a DUT by the DSP, a measuring file storage means for collecting and storing the measurement data of the DUT is provided in the DSP, and debugging of the DSP is carried out, based on the measurement data stored in the measuring file storage means.例文帳に追加

ＤＳＰでＤＵＴの測定データの演算処理を行うように構成された半導体試験装置において、前記ＤＳＰに前記ＤＵＴの測定データを収集格納する測定ファイル格納手段を設け、この測定ファイル格納手段に格納された測定データに基づき前記ＤＳＰのデバッグを行うことを特徴とするもの。 - 特許庁

A flow signal analog-digital conversion circuit 30, an adjusting arithmetic circuit 40 and a chip temperature sensor circuit 60 are installed on one semiconductor chip 100 as an integrated circuit, and a chip temperature signal outputted from the chip temperature sensor circuit 60 is inputted into the adjusting arithmetic circuit 40, to thereby perform correction for reducing the temperature depending error in a signal processing system.例文帳に追加

流量信号アナログ・デジタル変換回路３０，調整演算回路４０，チップ温度センサ回路６０を１つの半導体チップ１００上に集積回路化して設置し、チップ温度センサ回路６０から出力するチップ温度信号を調整演算回路４０に入力して信号処理系の温度依存誤差を低減する補正を行なう。 - 特許庁

In the member for the semiconductor processing apparatus, super-fine solid particles mainly consisting of carbon and hydrogen are allowed to enter an undercoat layer in a surface of a base material having the undercoat layer composed of a plating film, a PVD film or the like, and a film consisting of the aggregate of the super-fine solid particles is formed to cover a surface of the undercoat layer.例文帳に追加

めっき皮膜やＰＶＤ皮膜等からなるアンダーコート層を有する基材の表面に、そのアンダーコート層中に炭素と水素を主成分とする超微小固体粒子を侵入させると共に、該アンダーコート層材表面にも、これらの超微小固体粒子の集合体からなる皮膜を被覆形成してなる半導体加工装置用部材である。 - 特許庁

To provide a method, capable of rationally selecting a wet processing treatment, where chemicals can be shared, in a short time resting on a minimum preliminary test when utilization of common chemicals is promoted eliminating cross contamination caused, by newly adopted materials in a cleaning device line configuration in a silicon semiconductor device manufacturing process.例文帳に追加

シリコン半導体装置の製造過程における洗浄装置ライン構成について、新たに採用した材料に由来するクロス汚染を排除しつつ、薬液の共用化を進める際、最小限の予備的な試験検討に基づき、合理的に短時間に、ウエットプロセス処理において薬液を共用化できる処理を選別する方法の提供。 - 特許庁

The semiconductor heat processing heater has an aluminium nitride sintered body layer 1 where resistance heat generating elements 2 which resist and generate heat by power feeding from outside, a cooling body layer 3 which is laminated and integrated at the back of the aluminium nitride sintered body layer 1, and cooling medium passages 4 attached in the cooling body layer 3.例文帳に追加

外部からの給電で抵抗発熱する抵抗発熱素子２を埋め込み配置した窒化アルミニウム系燒結体層１と、前記窒化アルミニウム系燒結体層１の裏面側に積層一体化された冷却体層３と、前記冷却体層３に付設された冷却用媒体流路４とを有することを特徴とする半導体熱処理用ヒーターである。 - 特許庁

To protect an input MOS transistor without decreasing the operating speed in ordinary signal processing for the input of a second high level, limiting the operating condition of a circuit and decreasing the operating speed at the time of second high level input in a semiconductor integrated circuit to which the second level further higher than an ordinary high level is inputted.例文帳に追加

通常のハイレベルより更に高い第２のハイレベルが入力されることのある半導体集積回路において、第２のハイレベルの入力のために通常の信号処理の動作速度まで悪化させず、回路の動作条件に制約を加えず、第２のハイレベル入力時の動作速度を低下させずに、入力のＭＯＳトランジスタを保護する。 - 特許庁

The optical module comprises a base substrate 10 having a mirror face 11 that changes a propagation direction of light by use of reflection of light, the mirror face formed by processing a semiconductor substrate 10a, and an optical device 20 having a defined relative positional relation with the mirror face 11 according to a desired optical path and comprising a light emitting element mounted on the base substrate 10.例文帳に追加

半導体基板１０ａを加工することにより光の反射を利用して光の進行方向を変えるミラー面１１ａが形成されたベース基板１０と、所望の光路に応じてミラー面１１との相対的な位置関係が規定されベース基板１０に搭載された発光素子からなる光デバイス２０とを備える。 - 特許庁

To provide a radiation temperature measuring method and a radiation temperature indicator, capable of accurately measuring a temperature of an object to be processed such as a semiconductor substrate, on the surface of which a thin film is formed and which is subjected to a surface treatment wherein emissivity varies every moment, by using a noncontact way without being affected by variations in the emissivity, and to provide a substrate processing apparatus employing them.例文帳に追加

表面に薄膜が成膜されている半導体基板のように、放射率が刻々変化する表面処理中の被処理物の温度を、放射率の変動の影響を受けずに非接触で正確に測温することのできる温度測定方法と放射温度計、および、それを用いた基板処理装置を提供すること。 - 特許庁

Accordingly, as the second insulating film is protected with the layer 8 at the time of a processing using the ion milling, the second insulating film is never abnormally etched in the vicinities of the edges of the second metal wiring layer 122, a short-circuit between a first metal wiring layer 114 and the layer 122 is prevented from being generated, and the yield of the manufacture of the semiconductor device can be raised.例文帳に追加

したがって、イオンミリングによる加工時に、第２の絶縁膜はフォトレジスト層８により保護されているので、第２の金属配線１２２のエッジ近傍で第２の絶縁膜が異常にエッチングされることがなく、第１および第２の金属配線１１４、１２２間の短絡を防止して、製造歩留まりを向上させることができる。 - 特許庁

A method for manufacturing the semiconductor in the substrate processing device is provided.例文帳に追加

基板を処理する処理室と、プラズマを生成するプラズマ生成部と、基板を加熱する加熱部と、ガス供給部と、第１の工程として供給された窒素含有ガスをプラズマ生成部によりプラズマ化し、さらに加熱部により基板を加熱し、第２の工程としてプラズマ生成を停止し、さらに基板温度を４５０℃以上で加熱する制御部を有する基板処理装置、基板処理装置における半導体製造方法を提供する。 - 特許庁