「semiconductor processing」に関連した英語例文の一覧と使い方(78ページ目) - Weblio英語例文検索

A host computer 7 which is a control device performs the device control scheduling of semiconductor manufacturing devices 1-3 which are processing devices, and then determines power consumption limit values of respective manufacturing devices 1-3 and outputs commands to the manufacturing devices 1-3 through a communication line 6.例文帳に追加

制御装置としてのホストコンピュータ７は、加工装置としての半導体製造装置１、２、３の装置制御スケジューリングを行なった後に半導体製造装置１、２、３の消費電力制限値を決定して半導体製造装置１、２、３に通信ライン６を通して指令する。 - 特許庁

To provide a method for manufacturing a semiconductor device, for suppressing contamination caused by metal in a treatment chamber and damage of quartz members while suppressing a decrease in film forming speed in a thin film forming step immediately after dry cleaning in the treatment chamber, and improving an apparatus operation rate, and to provide a substrate processing apparatus.例文帳に追加

処理室内のドライクリーニング直後の薄膜形成工程における成膜速度の低下を抑制しつつ、処理室内の金属汚染や石英部材の破損を抑制すると共に、装置稼働率を向上させる半導体装置の製造方法及び基板処理装置を提供する。 - 特許庁

The CMP process and the film deposition process when manufacturing a semiconductor predicts the amount of polishing, where the residual level difference generated after CMP polishing becomes not more than a prescribed value, by an information processing unit, and deposits the same thickness film as or a thicker film than the amount of polishing in advance before polishing by a CMP apparatus.例文帳に追加

半導体製造におけるＣＭＰプロセスおよび膜堆積プロセスにおいて、ＣＭＰ研磨後に生じる残留段差が規定値以内となる研磨量を情報処理装置で予測し、その研磨量と同一もしくはより厚い膜をＣＭＰ装置で研磨する以前に予め堆積させる。 - 特許庁

The semiconductor test device detects a test efficiency value being the optimum value in numerical values exceeding a reference test efficiency value and the matching time corresponding to the test efficiency value by comparing each of the test efficiency values at each matching time with the reference test efficiency value, and performs processing setting them at a matching time out time.例文帳に追加

そして、各マッチ時間ごとの試験効率値のそれぞれを基準試験効率値と比較して基準試験効率値を超える数値の中で最適値となる試験効率値と、この試験効率値に対応するマッチ時間を検出し、マッチタイムアウト時間に設定する処理を行う。 - 特許庁

To provide: a method of growing a gallium nitride-based compound semiconductor, using a substrate made of a diboride single crystal having on its surface an atomic step linear as a whole and a flat terrace without pits and projections on its surface, and to provide a method of processing the surface of a substrate made of a diboride single crystal.例文帳に追加

全体が直線状の原子ステップ及び表面に凹凸のない平坦なテラス部を表面に有する二硼化物単結晶から成る基板を用いた窒化ガリウム系化合物半導体の成長方法、及び二硼化物単結晶から成る基板の表面処理方法を提供すること。 - 特許庁

To provide a carrying device where a turning radius is not increased in the case of performing turning operation supporting an object to be carried such as a large substrate, and where the installing area of the whole device is not increased in the case of incorporating the carrying device in a vacuum processing device such as a semiconductor manufacturing device.例文帳に追加

サイズの大きな基板等の搬送対象物を支持して旋回動作を行う場合に旋回半径が大きくならず、搬送装置を半導体製造装置等の真空処理装置に組み込んだ場合に装置全体の設置面積が大きくならない搬送装置を提供する。 - 特許庁

To provide a semiconductor storage apparatus and signal processing system in which error correction capability can be enhanced, a write-in time or/and a read-out time can be shortened, or a redundancy memory can be dispensed with or can be reduced, can be miniaturized, and a manufacturing cost can be reduced.例文帳に追加

エラー訂正能力を強化でき、書き込み時間または／および読み出し時間を短縮化でき、また、冗長メモリを不要にあるいは削減することができ、ひいては、小型化を図れ、コスト低減を図ることが可能な半導体記憶装置および信号処理システムを提供する。 - 特許庁

A method for manufacturing a semiconductor device having a borderless wiring structure forms a borderless via-hole in which two different types of metals are exposed in an aperture, wherein prior to the wet processing for stripping a resist mask used to form the via hole, ashing is done using plasma including H_2O.例文帳に追加

ボーダレス配線構造を有する半導体装置の製造方法において、開口内で２種類の異なる金属が露出するボーダレスビアホールを形成し、前記ビアホールの形成に用いたレジストマスクを剥離する際のウェット処理に先立って、Ｈ2Ｏを含むプラズマでアッシングする。 - 特許庁

For depositing a gate oxide film 8, such as tantalum oxide film, etc., on the surface of a work W such as semiconductor wafer, etc., a raw material of tantalum pentachloride solid at room temperature is dissolved in a solvent, e.g. diethyl sulfur in a coordinate bond condition, and it is vaporized and fed into a processing chamber.例文帳に追加

半導体ウエハ等の被処理体Ｗの表面に、タンタル酸化膜などのゲート酸化膜８を堆積するに際して、原料として常温で固体の五塩化タンタルを溶媒、例えばジエチル硫黄に配位結合状態で溶解させて、これを気化して処理室へ供給する。 - 特許庁

To provide a stem for semiconductor package and the manufacturing method of the same, superior in heat dissipating properties and facilitated in assembling work, such as bonding of a cap by resistance welding or the like, while not receiving restrictions in the configuration, arrangement or the like of a heat sink due to problem in processing.例文帳に追加

熱放散性に優れ、抵抗溶接によってキャップを接合する等の組み立て作業が用にでき、加工上における問題によって放熱体の形状、配置等に制約が受けることがない半導体パッケージ用ステムおよびその製造方法を提供する。 - 特許庁

The infrared sensor comprises: an infrared sensor chip 100 in which a plurality of pixel units 2 each having a heat sensing section 30 composed of a thermopile 30a are arranged in an array state on one surface of a semiconductor substrate 1; and an IC chip 102 for signal processing an output signal of the infrared sensor chip 100.例文帳に追加

サーモパイル３０ａにより構成される感温部３０を具備する複数の画素部２が半導体基板１の一表面側においてアレイ状に配置された赤外線センサチップ１００と、赤外線センサチップ１００の出力信号を信号処理するＩＣチップ１０２とを備える。 - 特許庁

An insulator film 2, a lower electrode film 3, a dielectric film 4 and an upper electrode film 5 are sequentially formed on a semiconductor substrate 1 to form a laminated layer structure, and a photo resist is coated on the laminated layer structure by a photolithography technique to form a photo resist pattern 6 for processing of an upper electrode.例文帳に追加

半導体基板１上に絶縁体膜２、下部電極膜３、誘電体膜４、上部電極膜５を順に積層させた積層構造の形成後に、フォトリソグラフィ技術を用いて積層構造上にフォトレジストを塗布し、上部電極加工用のフォトレジストパターン６を形成させる。 - 特許庁

To provide a semiconductor device which eliminates the need for an under-fill resin, improves reliability in packaging by relaxing stress applied to a metal bump, prevents a damage from being caused to a device around the bump during a recycling processing, and can be manufactured at low cost, and to provide a method for manufacturing the device.例文帳に追加

アンダーフィル樹脂を不要としながらも、金属バンプに働く変形応力を緩和して実装信頼性を向上させ、周辺デバイス等に対する再生処理時のダメージを回避し、低コストを実現できる半導体装置及びその製造方法を提供する。 - 特許庁

This plating device is provided with a plating processing part 12 for executing plating onto a semiconductor wafer of a treating object, using the plating liquid, a main component control part 2 for analyzing the plating liquid to regulate a composition of the plating liquid based on a result therein, and a micro component control part 3.例文帳に追加

このめっき装置は、めっき液を用いて処理対象の半導体ウエハにめっきを施すめっき処理部１２と、めっき液を分析してその結果に基づいてめっき液の組成を調整する主成分管理部２および微量成分管理部３とを備えている。 - 特許庁

The method further includes steps of: placing the first step, the second step, and the third step in a proper order; transferring the set of steps to the semiconductor processing system; executing the set of steps; storing the set of results in a set of variables; and generating a report from the set of variables.例文帳に追加

本発明はさらに各工程を適切な順序で配置する工程と、工程のセットを半導体処理システムに転送する工程と、工程のセットを実行する工程と、結果のセットを変数のセットに保存する工程と、変数のセットから報告書を作成する工程を備えることができる。 - 特許庁

To provide a remover for multistage processing which safely and efficiently removes an etching residue in a short time that is formed in the forming process of a semiconductor multi-layer wiring structure and a display panel such as a liquid crystal panel, and to provide a stripping method using the remover.例文帳に追加

半導体多層配線構造や液晶パネルなどの表示パネルの配線構造形成工程において形成されるエッチング残渣物を安全に、かつ短時間に効率的に除去することのできる多段階処理用剥離液およびこれを用いた剥離方法を提供する。 - 特許庁

To provide a method for manufacturing a semiconductor device having a memory cell of a floating gate structure which can form a silicon nitride film without involving reduction in yield while suppressing fluctuations in transistor threshold voltage as an etching stop layer for the processing of a bottom borderless contact on a control gate electrode.例文帳に追加

浮遊ゲート構造のメモリセルを備えてなる半導体装置において、制御ゲート電極上にボトムボーダレスコンタクト加工用のエッチングストップ層として、トランジスタの閾値電圧変動を抑制しつつ、歩留りの低下を伴わずに窒化珪素膜を形成できる半導体装置の製造方法を提供する。 - 特許庁

To provide a method of manufacturing a compound semiconductor which can accelerate the etch rate of even an SiC wafer which requires a high processing temperature, can process a via hole into a rectangular cross-sectional shape with a vertical side wall without extremely thinning the SiC wafer, and allows easy handling of wafers.例文帳に追加

必要とする加工温度が高いＳｉＣウエハでもエッチング速度を早くすることができ、しかもＳｉＣウエハを極度に薄板化せずにバイアホールの断面を側壁が垂直な矩形状に加工でき、ウエハのハンドリングが容易な化合物半導体の製造方法を得る。 - 特許庁

To provide a method for manufacturing chip electronic components such as semiconductor chips at a high yield ratio, at a low cost and with a high degree of reliability while taking full advantage of processing of a wafer as a unit even when most advanced LSIs or bare chips are acquired, and to provide a method for manufacturing dummy wafers used in the process.例文帳に追加

ウェーハ一括処理の特徴を生かしつつ、最先端のＬＳＩやベアチップで入手した場合でも、高歩留り、低コストにして信頼性良く半導体チップ等のチップ状電子部品を製造する方法、及びその際に用いる疑似ウェーハの製造方法を提供すること。 - 特許庁

To obtain a polishing composition for use in CMP (chemical mechanical polishing) processing for semiconductor devices each having copper film and a tantalum compound, having such high selectivity that the polishing rate of copper is high but that of the tantalum compound is low, and also affording high smoothness of the surface of the copper film.例文帳に追加

銅膜とタンタル化合物を有する半導体デバイスのＣＭＰ加工プロセスにおいて、銅の研磨レートは大きいがタンタル化合物の研磨レートが小さいという選択性の高い研磨用組成物であり、銅膜表面の平滑性にも優れたＣＭＰ加工用の研磨用組成物を提供する。 - 特許庁

The transistor active regions of NPN transistors 10, 12 and semiconductor devices constituting other signal processing circuits are integrated in the same high-tension floating block 19, by adopting a band gap circuit using the NPN transistors 10, 12 to the collectors, of which the power supply is each connected.例文帳に追加

コレクタに電源電圧が接続されるＮＰＮトランジスタ１０，１２を用いたバンドギャップ回路を採用して、ＮＰＮトランジスタ１０，１２のトランジスタ活性領域と、その他の信号処理回路を構成する半導体素子とを、同じ高電圧フローティングブロック１９内に集積化する。 - 特許庁

To provide a pipeline mechanism that has a refittable structure and ease of fitting, can maintain high airtightness, and has a small amount of flow obstacle, for use in fluid industry, such as liquid transport semiconductor manufacture, medical/drug manufacture, food processing, and chemical industry.例文帳に追加

液体移送の半導体製造や医療・医薬品製造、食品加工、化学工業等の流体産業界では管路機構とは、再装着が可能の構造と装着の容易性を具備した管路機構で、かつ高気密性も維持可能なの流量障害が少ない管路機構が求められる。 - 特許庁

The semiconductor device discriminates optical disk apparatuses deviating from the target evaluation quality based on the input evaluation data, and performs a processing for selecting an optical disk apparatus to be a candidate for adjusting light strategy based on the discrimination result.例文帳に追加

そして、前記半導体装置は、入力した前記評価データに基づいて、目標とする評価品質から逸脱した光ディスク装置を判別し、判別結果に基づいてライトストラテジーを調整するための候補となる光ディスク装置を選定するための処理を実行する。 - 特許庁

To increases inductor characteristics and reliability by eliminating residue and defect of shape of wiring made of Al or the like, and further to shorten processing time by avoiding problems to become the bottleneck in a process, in a semiconductor device having an inductor of a multiplayer interconnection structure in an on-chip state formed on a double poly-silicon type bipolar transistor.例文帳に追加

ダブルポリシリコン型バイポーラトランジスタ上にオンチップで形成される多層配線構造のインダクタを有する半導体装置において、Ａｌ等の配線の残さや形状不良をなくしてインダクタ特性及び信頼性を高め、プロセスネックとなるような問題を回避して加工時間も短縮する。 - 特許庁

In this way, the connecting terminal 12 of the semiconductor chip and the connecting terminal 22 of the electronic component can be connected to the conductor pad 42, in which the conductive paste is cured on the surface of the wiring board 30, so as not to use Pb-containing solder and without requiring much processing.例文帳に追加

そして、半導体チップの接続端子１２と電子部品の接続端子２２とを、配線基板３０表面に導体ペーストをキュアして硬化させてなる導体パッド４２に、公害の元凶となるＰｂ入りのはんだを用いずに手数を掛けずに容易かつ迅速に接続できるようにする。 - 特許庁

The method for manufacturing a SiC semiconductor device comprises: a step for forming a trench 6 before formation of an n^+ type source region 4; a step for executing rounding processing of the trench 6; an ion implanting and an activation annealing steps for forming the n^+ type source region 4 in a state that a resist 21 covers in the trench 6.例文帳に追加

ｎ^+型ソース領域４を形成する前にトレンチ６を形成すると共に、トレンチ６の丸め処理を行ったのち、トレンチ６内をレジスト２１で覆った状態でｎ^+型ソース領域４を形成するためのイオン注入工程および活性化アニール工程を行う。 - 特許庁

To provide a temperature sensor and thermocouple, where an element is not broken even if an extra-fine thermocouple element wire is used for the temperature sensor of the processing unit of a semiconductor, and also raveling of an end part of a fiber insulator of a thermocouple element wire.例文帳に追加

半導体処理装置の温度センサーに極細熱電対素線を用いても素線が折損しない温度センサー及び熱電対を提供すること、及び熱電対素線の繊維質絶縁体の端部のほつれが発生しない温度センサー及び熱電対を提供する。 - 特許庁

To provide an adhesive sheet for use in processing a product such as a semiconductor wafer and the like and its manufacturing method, capable of minimizing warping of the product due to stresses remaining in the sheet without damaging the wafer on peeling the sheet apart.例文帳に追加

半導体ウエハ等の製品を加工する際に使用される粘着シートであり、加工後、粘着シートを剥離する際に半導体ウエハ等を破損することがなく、かつ、粘着シートの残留応力による製品の反りを小さくすることができる粘着シート及びその製造方法を提供すること。 - 特許庁

To provide a chuck table cleaning method, a chuck table cleaning apparatus, and a semiconductor wafer planar processing apparatus for easily removing silicone dust adhered to an adsorption surface of a chuck table, and thereby recovering the adsorption surface of the chuck table in a non-contaminated condition.例文帳に追加

チャックテーブルの吸着面に付着したシリコンダストを容易に除去することができ、これによりチャックテーブルの吸着面を汚れていない状態に再生することができるチャックテーブル洗浄方法、チャックテーブル洗浄装置及び半導体ウェーハ平面加工装置を提供する。 - 特許庁

The encryption decoding circuit inside of the semiconductor for encryption decoding communication can be used as a cipher processing circuit for recording when an apparatus independently operates.例文帳に追加

ＩＥＥＥ１３９４用の暗号復号回路を内蔵している暗号復号通信用半導体装置に複数の外部インターフェースを設けて、暗号復号通信用半導体装置内の暗号復号回路を、機器単独で動作する際の記録用の暗号化処理回路として使用可能にした。 - 特許庁

To realize a high-input and high-output traveling wave semiconductor photodetector wherein a plurality of photodetectors are periodically arranged on a waveguide and the light absorption efficiency of the photodetector is raised, and the photodetectors are formed without finely processing the pohotodetectors.例文帳に追加

複数の光検出器を周期的に導波路上に配置した進行波型光検出器で、微細加工を行うことなく光検出器を作製し、光吸収効率を向上させ、高耐入力かつ高出力の進行波型半導体光検出器を実現させる。 - 特許庁

To provide a treatment method used for separating and recovering useful components containing silicon scraps with little burden and at low cost for regeneration and reuse, by favorably performing solid-liquid separation on a waste liquid from silicon cutting, discharged in a processing step using a crystal silicon as a base material such as semiconductor device fabrication.例文帳に追加

半導体素子製造など結晶シリコンを基材とする加工工程で排出されるシリコン切削廃液を良好に固液分離し、シリコン切削屑などの含有された有用成分を低負担且つ低コストで分離回収し再生と再利用に供する処理方法の提供。 - 特許庁

To provide an adhesive composition and an adhesive sheet that have excellent antistatic properties or excellent electric conductivity and have excellent removability, specifically to provide an adhesive composition and an adhesive sheet that are used for processing a semiconductor wafer and have antistatic properties, electric conductivity, and removability.例文帳に追加

優れた帯電防止性または導電性ならびに再剥離性を有する粘着剤組成物、及び粘着シート、詳しくは半導体ウエハ加工などに用いられる帯電防止性または導電性ならびに再剥離性を有する粘着剤組成物及び粘着シートを提供する。 - 特許庁

A design apparatus calculates a parasitic capacity between power supply pads 44a, 44b to which an inner circuit 32 is connected in the design processing of the semiconductor device provided with the inner circuit 32 corresponding to a function and compares the parasitic capacity value with a capacity threshold stored in a library.例文帳に追加

設計装置は、機能に応じた内部回路３２を備えた半導体装置の設計処理において、内部回路３２が接続された電源パッド４４ａ，４４ｂ間の寄生容量値を算出し、この寄生容量値とライブラリに格納されている容量しきい値とを比較する。 - 特許庁

To provide a polishing device which can be applied to a dry-in/dry-out type polishing device and respond to cleaning of semiconductor wafers accompanying miniaturization, having three or more cleaning steps in a cleaning process without spoiling processing capacity per unit time and per unit footprint.例文帳に追加

ドライイン／ドライアウト方式のポリッシング装置に適用可能であり、単位時間あたり及び単位設置面積あたりの処理能力を損なうこと無く、洗浄工程における洗浄段数を３段以上備え、微細化に伴う半導体ウエハのクリーン化に対応できるポリッシング装置を提供する。 - 特許庁

To provide a surface processing tool of a long material in which, after a surface process at one surface side of a long material such as a semiconductor laser bar, etc., the surface process at the other surface of the long material is immediately carried out without turning over the material.例文帳に追加

半導体レーザバー等の長尺材料の片面側の表面処理が完了した後に、各長尺材料の裏返し作業をすることなく、直ちに長尺材料の反対面側の表面処理を行うことができるような長尺材料の表面処理用治具を提供すること。 - 特許庁

The nonvolatile semiconductor memory device 10 includes a constant current circuit 500 to which write or erase is performed by a current which is subjected to constant current control in writing or erasure in electric processing to the memory cell Mmn in a memory cell array section 100.例文帳に追加

不揮発性半導体メモリ装置１０は、メモリセルアレイ部１００におけるメモリセルＭｍｎに対しての電気的処理による書き込みあるいは消去において、定電流制御された電流によって書き込みあるいは消去が行われる定電流回路５００を備える。 - 特許庁

To provide a manufacturing method of a light emitting diode array with little variation in the luminescence intensity of each luminescent part, wherein a semiconductor substrate constituent re-adheres little to the luminescent part surface of the light emitting diode array, even in the case of division into an individual light emitting diode array region by using a laser processing apparatus.例文帳に追加

レーザ加工により個別の発光ダイオードアレイ領域に分割しても発光ダイオードアレイの発光部表面に半導体基板構成物が再付着することが少なく、各発光部の発光強度のバラツキが少ない発光ダイオードアレイの製造方法を提供すること。 - 特許庁

A semiconductor integrated circuit includes: an attenuator (10) that attenuates an input signal with a variable attenuation amount; a source follower (20) that receives an output of the attenuator (10); and amplification means (30) that performs filtering processing on an output of the source follower (20) and that amplifies it with a variable gain.例文帳に追加

半導体集積回路は、入力された信号を可変減衰量で減衰させるアッテネータ（１０）と、アッテネータ（１０）の出力を受けるソースフォロワ（２０）と、ソースフォロワ（２０）の出力に対してフィルタリング処理を行ってから可変ゲインで増幅する増幅手段（３０）とを備えている。 - 特許庁

To provide a CMP processing system capable of improving a polishing speed, prolonging the service life of a slurry for CMP and improving safety by employing a new structure to the polishing cloth used for conducting CMP, and to provide a method for manufacturing a semiconductor device using this system.例文帳に追加

ＣＭＰを行う際に用いられる研磨布に新規な構造のものを採用することによって研磨速度の向上及びＣＭＰ用スラリの長寿命化、安全性の改善を図ることができるＣＭＰ処理システム及びこのシステムを用いた半導体装置の製造方法を提供する。 - 特許庁

To provide a semiconductor wafer transferring device having simplified constitution and mechanism capable of facilitating processing and assembly, capable of simplifying a manufacturing process and reducing a manufacturing cost by minimizing the use of precision components, and capable of making an interval between each finger adjustable by an adjustment of a cum.例文帳に追加

構成と構造が単純化され、加工及び組み立てが容易で、精密部品の使用を最小化して製作過程の簡素化と原価低減をすることができ、カムの調整によって各フィンガーの間隔を調節可能にすることができる半導体ウエハ移送装置を提供すること。 - 特許庁

A method for controlling the semiconductor processing apparatus including: a controller; and at least one device to be controlled by the controller, which includes an interface for communicating with the device, the interface including an internal clock for measuring a time interval for communication.例文帳に追加

制御器、及び該制御器により制御される少なくともひとつのデバイスを含む半導体処理装置であって、該制御器は該デバイスと通信するためのインターフェイスを備え、該インターフェイスは通信用の時間インターバルを測定するための内部クロックを有するところの装置を制御する方法が与えられる。 - 特許庁

The electronic apparatus 1 includes: a first storage unit 53 which has a nonvolatile semiconductor memory 16 inhibiting overwriting on already written data during data writing processing and stores actual data and management data corresponding to the actual data; a second storage unit 54 where it is possible to overwrite data to a certain value during the data writing processing; and a control unit 52 which controls data access to the first storage unit 53.例文帳に追加

電子機器１は、データ書込み処理において既に書込まれたデータに対する上書きが禁止されている不揮発性半導体メモリ１６を有し、実データおよび当該実データに対応した管理データを記憶する第１記憶部５３と、データ書込み処理において任意の値へのデータ上書きが可能な第２記憶部５４と、第１記憶部５３に対するデータアクセスを制御する制御部５２とを有する。 - 特許庁

An expanding apparatus 10 that processes a semiconductor wafer W including a plurality of chips C integrated with an inner circumferential side of a ring frame RF via an adhesive sheet S as a processing target object W1, includes a supporting means 12 for supporting the processing target object W1, an abutting means 13 capable of abutting on the undersurface side of the adhesive sheet S, and a driving means 14 for lifting and lowering the supporting means 12.例文帳に追加

リングフレームＲＦの内周側に接着シートＳを介して一体化された複数のチップＣを含む半導体ウエハＷを処理対象物Ｗ１とするエキスパンド装置１０であって、同装置は、処理対象物Ｗ１を支持する支持手段１２と、接着シートＳの下面側に当接可能な当接手段１３と、支持手段１２を昇降させる駆動手段１４とを含む。 - 特許庁

The semiconductor memory device 1 has a memory cell array in which nonvolatile memory cells electrically re-writable are arranged, a data holding circuit holding read data or write data of a batch processing unit of the memory cell array to be simultaneously read and written, and a data state discriminating circuit discriminating successively the state of the data in the batch processing unit held by the data holding circuit for each of a plurality of area.例文帳に追加

半導体記憶装置は、電気的書き換え可能な不揮発性メモリセルが配列されたメモリセルアレイと、前記メモリセルアレイの同時に読み出し或いは書き込みされる一括処理単位の読み出しデータ或いは書き込みデータを保持するデータ保持回路と、前記データ保持回路が保持する一括処理単位のデータ状態を、複数領域に分けて順次判定するデータ状態判定回路とを有する。 - 特許庁