「semiconductor processing」に関連した英語例文の一覧と使い方(76ページ目) - Weblio英語例文検索

Position correction as a stage whose processing time is short and outward shape inspection are combined as a stage process group, and two stages are performed for the semiconductor device S at one stop position of the conveying mechanism 1 to decrease stop positions of the conveying mechanism 1.例文帳に追加

処理時間の短い工程である位置補正と外観検査を工程処理群として組み合わせて構成し、搬送機構１の一つの停止位置において、半導体素子Ｓに２つの工程を施すことによって、搬送機構１の停止位置を減らす。 - 特許庁

To provide a composition for polishing, having a sufficiently large polishing rate of a tantalum compound compared to that of copper and substantially hardly causing polishing of SiO_2 in a CMP processing process of a semiconductor device having a copper film, a barrier layer of the tantalum compound and an insulation layer of the SiO_2.例文帳に追加

銅膜、タンタル化合物のバリア層、ＳｉＯ_２の絶縁層を有する半導体デバイスのＣＭＰ加工プロセスにおいて、タンタル化合物の研磨レートが銅に比べて充分に大きく、ＳｉＯ_２の研磨は実質的に殆んど起こらない研磨用組成物を提供する。 - 特許庁

A first insulating film 2 and a second insulating film 3 are formed on a semiconductor substrate 1, a second insulating film pattern 7 is formed by a first resist pattern 6 with space width F, and then spacer processing is performed to form a third insulating film pattern 8 with spacer width F/2.例文帳に追加

半導体基板１上に第１の絶縁膜２及び第２の絶縁膜３を形成し、スペース幅Ｆの第１のレジストパターン６により第２の絶縁膜パターン７を形成した後、スペーサ加工を施しスペース幅Ｆ／２の第３の絶縁膜パターン８を形成する。 - 特許庁

Moreover, since the TiWN is excellent in the barrier performance even at a high temperature region, the reaction can be prevented between the Al in the Al-containing ohmic electrode 2 and the Au in the Au wire electrode 7 even when a high temperature anneal processing is applied to the semiconductor device 100.例文帳に追加

また、ＴｉＷＮは高温域においてもバリア性に優れていることから、半導体装置１００に高温アニール処理を施しても、Ａｌ含有オーミック電極２中のＡｌとＡｕ配線電極７中のＡｕとの反応を防止することができる。 - 特許庁

To provide a semiconductor integrated circuit for processing a signal adopting the direct conversion system that suppresses fluctuations in a DC voltage of an output of a variable gain amplifier in the case of transit to a reception mode to reproduce a stable reception characteristic thereby enhancing the reception sensitivity.例文帳に追加

ダイレクトコンバージョン方式の信号処理用半導体集積回路において、受信モードに移行する際における可変利得アンプの出力の直流電圧変動を抑え、安定した受信特性を再現し受信感度を向上させることができるようにする。 - 特許庁

When a signal DQS is outputted neither from an information processing section 11 of a semiconductor device 10 nor from an external device 20, a control circuit 105 turns on a pull-down resistor RD 103 and fixes the input of an input buffer gate 102 to "0" level.例文帳に追加

半導体装置１０の情報処理部１１および外部デバイス２０のどちらからも信号ＤＱＳが出力されないときには、制御回路１０５がプルダウン抵抗ＲＤ１０３をオンにして入力バッファゲート１０２の入力を“０”レベルに固定する。 - 特許庁

To provide a wafer-processing apparatus for manufacturing a semiconductor element, wherein uniformity in a process such as etching process or cleaning process is improved by minimizing changes in temperature of a wafer process solution supplied on a wafer attached stably to a spin chuck.例文帳に追加

スピンチャックに安着されたウェーハ上に供給されるウェーハ処理溶液の温度変化を最小化することでエッチング工程または洗浄工程等の処理工程の均一度を向上させる半導体素子製造用ウェーハ処理装置を提供する。 - 特許庁

To provide a laser annealing apparatus enabling thermal processing depending on a variation in amorphous film thickness to improve uniformity of in-plane crystallinity of a large substrate having a semiconductor thin film, and also to provide a method of manufacturing a thin film employing the same and a thin-film transistor.例文帳に追加

半導体薄膜を有する大型基板の面内結晶性の均一性を高めるため、アモルファス膜厚変動に応じた熱処理が可能なレーザーアニール装置と、これを用いた半導体薄膜の製造方法、および薄膜トランジスターを提供する。 - 特許庁

To provide a method for manufacturing a semiconductor device where various kinds of processing conditions such as a polishing time in a CMP step can be always set for wafers of a product lot suitably even if an error occurs in a film thickness or the like in the preceding CVD step or the like.例文帳に追加

ＣＭＰ工程における研磨時間などの種々の処理条件を、それに先立つＣＶＤ工程などで膜厚等に誤差が生じても、製品ロットのウェハに対して常に最適に設定することができる半導体装置の製造方法を提供する。 - 特許庁

To provide a surface treatment method of a conductive base material for packaging a semiconductor which allows for good adhesion to a sealing material or the like, minimization of degradation in electrical characteristics and heat dissipation, low temperature processing, excellent productivity, and reduction of marks such as scratches or rubbing.例文帳に追加

封止材等との接着性が良好であり、電気特性及び放熱性の低下を抑制することができ、低温処理可能であって、生産性に優れ、キズやコスレなどの痕が付きにくい、半導体実装用導電基材の表面処理方法を提供する。 - 特許庁

This pressure-sensitive adhesive sheet for processing semiconductor substrate is equipped with a substrate having transmissivity to a UV-ray and/or a radiation and a pressure-sensitive adhesive layer which reacts to be polymerized and cured with the UV-ray and/or the radiation, where the thickness of the pressure-sensitive adhesive layer is 7-15 μm.例文帳に追加

紫外線及び／又は放射線に対し透過性を有する基材と、紫外線及び／又は放射線により重合硬化反応する粘着剤層とを備え、該粘着剤層の厚みが７〜１５μｍである半導体基板加工用粘着シート。 - 特許庁

Further, in the case that the reproduction of the same infinite still image is continued for prescribed time or longer, the driving means (motor) of the read part and a light emitting means (semiconductor laser) are stopped and a processing for reading and storing the still image of the linking destination beforehand is performed.例文帳に追加

さらに、同一の無限スチル画像の再生が所定時間以上継続した場合に、読み取り部の駆動手段（モーター）および発光手段（半導体レーザー）を停止させると共に、リンク先の静止画像を予め読み取り、記憶する処理を行う。 - 特許庁

By thus performing plasma processing using the gas containing the halogen element and the gas containing the inert gas, the metal oxide film pattern where the lower section linewidth is decreased can be obtained, and this allows the integration of a semiconductor device to be improved.例文帳に追加

このようにハロゲン元素を含むガス及び不活性ガスを含むソースガスを利用してプラズマ処理することにより、下部線幅が減少された金属酸化膜パターンを獲得することができ、これにより、半導体素子の集積度を向上させることができる。 - 特許庁

The semiconductor substrate manufacturing method comprises forming the SiGe film on the substrate having a silicon layer on its surface, forming a mask pattern having grating-shaped grooves on the SiGe film, injecting ions to the substrate through the mask pattern, and then performing heat processing.例文帳に追加

表面にシリコン層を有する基板上に、ＳｉＧｅ膜を形成し、該ＳｉＧｅ膜上に格子状の溝を有するマスクパターンを形成し、該マスクパターンをとおして基板にイオン注入し、熱処理を行う半導体基板の製造方法が提供される。 - 特許庁

The control processing part 12 lights the plurality of semiconductor lasers on sequentially, and controls an operation for monitoring the intensities of single wavelength reference beams emitted from an output opening 11a after reflected multiply by the integrating sphere 11.例文帳に追加

制御処理部１２は、前記複数の半導体レーザを順次点灯させ、積分球１１によって多重反射された上で出力開口１１ａから放射される単波長基準光の強度を、モニターセンサ１４によってモニターさせる動作を制御する。 - 特許庁

Above the group of processing containers 1, a crucible 2 for forming a gallium melt mixed with very small amounts of silicon and gallium phosphor is provided, and the melt is supplied from the crucible 2 to a semiconductor substrate W of each container 1.例文帳に追加

処理容器１群の上方には、Ｎ型不純物である微量のシリコンとガリウム燐とを混入させたガリウムの溶融物を作製するるつぼ２が配置されており、このるつぼ２から各処理容器１の半導体基板Ｗに前記溶融物が供給される。 - 特許庁

When arm current of the voltage drive-type semiconductor elements 1A and 1B exceeds a prescribed value, the gate drive means 10A and 10B turn off the gate pulses, which the gate drive means 10A and 10B output by a local processing in the gate drive means 10A and 10B.例文帳に追加

ゲート駆動手段１０Ａ、１０Ｂは、夫々が駆動する電圧駆動型半導体素子１Ａ、１Ｂのアーム電流が所定値を超えたとき、ゲート駆動手段１０Ａ、１０Ｂ内のローカル処理によりゲート駆動手段１０Ａ、１０Ｂが出力するゲートパルスをオフする。 - 特許庁

To provide a heat treatment apparatus and method for semiconductor wafers capable of increasing a time for processing substrates at a desired treat ment temperature, by accurately estimating the temperature of a holding plate surface and thus quickly heating the holding plate surface to the desired treat ment temperature.例文帳に追加

正確に保持板表面の温度を推定し、基板の熱履歴とは無関係に、保持板表面が短時間で所望の処理温度に達し、基板を所望の処理温度で処理する時間を長くできる半導体ウエハの熱処理装置及び方法の提供。 - 特許庁

Thus, a plurality of semiconductor units 56 is thermally press-fitted in a batch process instead of individual processing, so, even if there exists difference of time to complete each process, the time difference is absorbed for improved efficiency in a manufacturing process.例文帳に追加

このように個々の半導体ユニット５６について熱圧着を行うのではなく、複数の半導体ユニット５６に対してバッチ処理を行うので、各工程の完了時間に差があっても、この時間差を吸収し、製造工程の効率向上を図ることができる。 - 特許庁

To solve a problem that energy must be absorbed from a wide range since, in the present situation of wind power generation, power is transmitted by generating power by enlarging a single wind mill and processing a semiconductor, and thus wind having a limit in output is generally low in energy density.例文帳に追加

風力発電の現状は単一の風車を大きくし発電し半導体処理をして送電するものであるから出力に限界ができている風はエネルギー密度が小さいといはれているから、広いはんいから、エネルギーを吸収しなければらない。 - 特許庁

To provide a semiconductor memory device having first and second memory architectures with different structures as memory architectures being able to constitute and in which either of the first and the second memory architectures can be selected by option processing, and a memory system utilizing the device.例文帳に追加

構成可能なメモリアーキテクチャとして、相異なる構造の第１及び第２メモリアーキテクチャを含み、オプション処理により第１及び第２メモリアーキテクチャのうち何れか一つが選択できる半導体メモリ装置及びこれを利用したメモリシステムを提供する。 - 特許庁

To solve such a problem that, when wafers are stored and processed in a library development table in a semiconductor manufacturing equipment according to a recipe library number indicated by a scheduling device, they are analyzed and developed one by one and the start time of wafer processing is delayed as a result.例文帳に追加

スケジュール装置より指示されるレシピライブラリ番号に基づき、半導体製造装置にてライブラリ展開テーブルに格納しながらウエハ処理を実行するとき、ウエハ１枚毎に解析／展開処理を行っているため、ウエハ処理の開始時間に遅れがでている。 - 特許庁

In the semiconductor device, a wiring layer 25A having the largest film thickness is disposed on a lower layer of a fourth insulating layer 26 subjected to planarization processing, thus greatly relieving a step by the wiring layer 25A on the surface of the fourth insulating layer 26.例文帳に追加

本発明の半導体装置では、最も膜厚が厚くなる配線層２５Ａが、平坦化処理の施される第４の絶縁層２６の下層に配置されることで、第４の絶縁層２６表面には、配線層２５Ａによる段差が大幅に緩和される。 - 特許庁

To provide a method of forming a marking on a semiconductor substrate, wherein scattered particles due to the marking are prevented from being produced, the processing speed is as fast as or higher than that of a laser marking, and visibility is excellent, and to provide a marked substrate having the novel marking which is not seen before.例文帳に追加

マーキングによる飛散粒子の発生を防止でき、加工速度もレーザーマークと同等以上であり、視認性も良好な半導体基板へのマーキングの形成方法と、従来にない新たなマーキングを有するマーク付き半導体基板を提供する。 - 特許庁

In a pre-process for processing a substrate before forming a gate oxide film on a silicon carbide semiconductor substrate, while keeping the temperature of the substrate in a range from the room temperature to 1200 degree centigrade and applying ultraviolet rays to the substrate, the substrate is exposed to ozone to form the interface between oxide film/silicon carbide.例文帳に追加

炭化珪素半導体基板上に、ゲート酸化膜を形成する前の基板前処理工程において、基板の温度を室温から１２００℃の範囲に保ち、紫外線を照射しつつオゾン暴露を行って酸化膜／炭化珪素界面の作成する。 - 特許庁

To provide a method for correcting optical proximity effect permitting to efficiently extract a mask pattern for OPC (Optical Proximity Effect Correction) within a short time and capable of subjecting the extracted mask pattern to the OPC processing at the time of forming a semiconductor circuit.例文帳に追加

半導体集積回路を形成する場合のＯＰＣの対象とすべきマスクパターンを短時間の内に効率良く抽出できるようにし、かつ、抽出されたマスクパターンを精度良くＯＰＣ処理できる光学的近接効果補正方法を提供する。 - 特許庁

This heat treatment equipment is equipped with halogen lamps 22 which preheat a semiconductor wafer W, xenon flash lamps 21, which heat the semiconductor wafer W preheated by the halogen lamps 22 up to a processing temperature by irradiating the wafer W with flashes, and a control unit 50 which controls the preheating temperature by the halogen lamps 22, according to the light volume of flashes radiated from the xenon flash lamps 21.例文帳に追加

熱処理装置は、半導体ウエハーＷを予備加熱するハロゲンランプ２２と、半導体ウエハーＷに対して閃光を照射することによりハロゲンランプ２２で予備加熱された半導体ウエハーＷを処理温度まで昇温させるキセノンフラッシュランプ２１と、キセノンフラッシュランプ２１から出射される閃光の光量に応じて対応するハロゲンランプ２２による予備加熱温度を制御する制御部５０とを備える。 - 特許庁

To provide a layout method for semiconductor integrated circuit in which integration of semiconductor chip can be enhanced while shortening the design period, by providing a processing step for performing automatic placement and routing of basic cells allowed to be placed in an automatic layout area including an area between megamacros by providing the basic cells additionally with information for allowing placement in an area prohibiting placement of basic cell except the megamacro.例文帳に追加

配置許容基本セルに対してはメガマクロを除いた基本セル配置禁止領域での配置を許可する情報を付加して、メガマクロ間の領域を含む自動レイアウト領域における配置許容基本セルの自動配置・配線を行う処理工程を備え、半導体チップの集積度を向上し、かつ設計期間を短縮することが可能な半導体集積回路のレイアウト方法を提供する。 - 特許庁

To provide an adhesive sheet for wafer processing capable of preventing degradation of marking aptitude or contamination of a semiconductor device by removing gaseous contaminants generated by thermal decomposition of a wafer or a protective film efficiently, when marking the rear surface or the protective film by pasting the rear surface of a semiconductor wafer or the protective film side of a wafer with a protective film to the adhesive sheet and then radiating laser light from the adhesive sheet side.例文帳に追加

半導体ウエハの裏面側、あるいは保護膜付ウエハの保護膜側を粘着シートに貼付し、粘着シート側からレーザー光を照射してウエハ裏面あるいは保護膜にマーキングする際に、ウエハや保護膜の熱分解によって発生するガス状の汚染物質を効率よく除去し、マーキング適性の低下や、半導体装置の汚染を防止しうるウエハ加工用粘着シートを提供すること。 - 特許庁

A signal processing circuit 100 applicable to a waveform generator or a waveform measuring device comprises semiconductor relays 120a to 120l switching signal paths, and a control unit 142 temporarily passing a larger current than a current flowing during waveform generation or waveform measurement to the semiconductor relays 120a to 120l on the signal paths.例文帳に追加

本発明の代表的な構成は、波形発生器または波形測定器に適用される信号処理回路１００であって、信号経路の切替を行う半導体リレー１２０ａ〜１２０ｌと、信号経路上の半導体リレー１２０ａ〜１２０ｌに、波形発生時または波形測定時に流れる電流よりも大きな電流をその直前に一時的に流す制御部１４２と、を含むことを特徴とする。 - 特許庁

The evaluating method for the crystal defect of the semiconductor single-crystal substrate is performed at least by detecting the crystal defect obviously developed on the surface of the thermally processed semiconductor single-crystal substrate after thermally processing it under a hydrogen atmosphere at 800 to 1,100°C.例文帳に追加

半導体単結晶基板の結晶欠陥評価方法であって、少なくとも、前記半導体単結晶基板を水素雰囲気下８００〜１１００℃で熱処理した後、該熱処理した半導体単結晶基板の表面に顕在化した結晶欠陥の検出を行うことによって、前記半導体単結晶基板の結晶欠陥の評価を行うことを特徴とする半導体単結晶基板の結晶欠陥評価方法。 - 特許庁

Stress relief processing is lightened by changing a plurality of contact conditions or/and performing grinding in parallel such that grinding marks occurring in correspondence with contact conditions of the rotating grinder and a rotating semiconductor wafer are compounded in different directions or/and in two types or more of pattern when the rear surface of the semiconductor wafer is ground with the rotating grinder and then back ground.例文帳に追加

半導体ウエハの裏面を回転する研削具により研削しバックグラインディング加工するのに、研削時の回転する研削具と回転する半導体ウエハとの接触条件に対応して生じる研削痕が、異なった向きまたはおよびパターンが２種以上複合するように接触条件を複数に変化、またはおよび、並行させて研削することにより、上記の目的を達することができる。 - 特許庁

Pad electrodes 32 and 36 to which bonding wire is connected are provided on the front surface of the imaging semiconductor 20 and the front surface of the signal processing semiconductor chip 22, respectively and the pad electrodes 36 are provided adjacently to an area where the imaging part of the solid-state image pickup element 30 is arranged, when the chip 20 and the chip 22 are laminated.例文帳に追加

撮像用半導体チップ２０の表面及び信号処理用半導体チップ２２の表面にはボンディングワイヤが接続されるパッド電極３２，３６がそれぞれ設けられ、撮像用半導体チップ２０と信号処理用半導体チップ２２とが積層された際に、固体撮像素子３０の撮像部が配置された領域に隣接してパッド電極３６が設けられている固体撮像装置によって上記課題を解決できる。 - 特許庁

A method of forming a high dielectric film by means of semiconductor process equipment comprises the steps of positioning a semiconductor substrate in a chamber in the process equipment, forming a tantalum component containing film on the substrate, and converting the tantalum component containing film into a tantalum nitride oxide film by processing it in the reaction gas.例文帳に追加

本発明の高誘電体膜形成方法は、半導体工程装備で高誘電体膜を形成する方法において、前記工程装備の反応器内に半導体基板を位置させる段階と、前記半導体基板の上部にタンタル成分含有膜を形成する段階と、前記タンタル成分含有膜を反応気体内で処理してタンタル窒化酸化膜に変換させる段階とを備えることを特徴とする。 - 特許庁

To provide a processing method for compensating or suppressing the defects left or created within an implantation layer by adding a process of irradiation of accelerated particles including elements belonging to a lower group of the periodic table out of the constituent elements of compound semiconductor material, when performing the valence electron control of the above compound semiconductor material by irradiation of particles including impurity atoms and anneal treatment for activation.例文帳に追加

不純物原子を含んだ粒子照射及び活性化アニール処理によって化合物半導体材料の価電子制御を行なう際、注入層内に残留／生成される欠陥を前記化合物半導体材料の構成元素のうち小さな族に属する元素を含む粒子を加速して照射する工程を付加することで補償／生成抑制する処理方法を提供する。 - 特許庁

To determine actual position of a semiconductor wafer in a circular pocket of a rotation susceptor and if a error occurs, to detect and resolve the error and its cause, in a method of identifying improper position of the semiconductor wafer located in the pocket of the susceptor while heat treatment is performed in a processing chamber which is heated by a source of near infrared ray and which is penetrable to near infrared ray emission.例文帳に追加

近赤外線放出源によって加熱され近赤外放射に対して透過性の処理チャンバ内で熱処理を行っている間に、回転サセプタの円形のポケット内にある半導体ウェハの不適正な位置を識別する方法において、サセプタのポケット内の半導体ウェハの実際の位置を求め、誤差が発生している場合にはこの誤差およびその原因を検出して解消すること。 - 特許庁

A controller 4 has a function which controls the nonvolatile semiconductor memory transmitting to the nonvolatile semiconductor memory instructions for executing processing following instructions from the outside, receives from the outside data-writing instructions along the direction where address increases, and specifies final writing domain at the time of writing for the data-writing instructions, and has a function for the outside to read-out address information of the final writing domain.例文帳に追加

コントローラ４は、外部からの命令に従った処理を行なうための命令を不揮発性半導体メモリに送信して不揮発性半導体メモリを制御し、外部からアドレスが増加する方向に沿ったデータ書き込み命令を受け付け、データ書き込み命令に対する書き込み時の最終書込み領域を特定する機能および最終書込み領域のアドレス情報を外部が読み出すための機能を有する。 - 特許庁

The high frequency semiconductor device is provided with the semiconductor chip on which circuits for processing high frequency signals are formed and function elements for generating magnetic fields and terminals are formed on its outer peripheral part and a lead frame to be electrically connected to the terminals through bumps and the lead frame is arranged on the outer peripheral part so as to transmit magnetic flux generated from the function elements without covering the function elements.例文帳に追加

本発明の高周波半導体装置は、高周波信号を処理する回路が形成され、磁界を発生する機能素子と端子とが外周部に形成された半導体チップと；前記端子とバンプにより電気的に接続されるリードフレームとを具備し：このリードフレームは前記機能素子から生じる磁束を透過させるよう前記機能素子を覆うことのなく前記外周部上に配置されたことを特徴とする。 - 特許庁

In addition, the tape for processing semiconductor wafer includes an adhesive film comprising a base film and the adhesive layer provided on the base film and the adhesive layer provided on the tacky adhesive layer, in which the moisture permeability of the tacky adhesive film is ≤10.0 g/m^2/day.例文帳に追加

また、本発明の半導体ウエハ加工用テープは、基材フィルムと該基材フィルム上に設けられた粘着剤層とからなる粘着フィルムと、粘着剤層上に設けられた接着剤層とを有するウエハ加工用テープであって、粘着フィルムの透湿度が１０．０ｇ／ｍ^２／ｄａｙ以下である。 - 特許庁

Before the edge coating film 34 or an edge reinforcing protection film 35 is formed on the resonator edge faces 13, 14, the plasma processing is performed on the front surface of the nitride semiconductor laser bar 10 including at least the resonator edge faces 13, 14, through the use of nitride gas or the mixed gas of the nitride gas with noble gas.例文帳に追加

共振器端面１３、１４上に端面コート膜３４または端面強化保護膜３５を形成する前に、少なくとも共振器端面１３、１４を含む窒化物半導体レーザバー１０の表面を窒素ガスまたは窒素ガスと希ガスの混合ガスによってプラズマ処理する。 - 特許庁

A wiring condition processing section 120 obtains the delay on a virtual wiring length on the basis of arrangement information 220 on the substrate of a semiconductor device, and when the above delay exceeds a reference, information that indicate the duty factor of a wide wiring are obtained and added to path information for the formation of wiring condition information 230.例文帳に追加

配線条件処理部１２０は、半導体素子の基板上の配置情報２２０に基づいて、仮想配線長のディレイ値を求め、これが基準値を越えている場合、幅広配線の使用率を示す情報を求め、パス情報に追加して配線条件情報２３０を作成する。 - 特許庁

A method for manufacturing a semiconductor device having a borderless wiring structure forms a borderless via-hole in which two different types of metals are exposed in an aperture, wherein prior to the wet processing for stripping a resist mask used to form the via hole, ashing is done using plasma including H_2O.例文帳に追加

ボーダレス配線構造を有する半導体装置の製造方法において、開口内で２種類の異なる金属が露出するボーダレスビアホールを形成し、前記ビアホールの形成に用いたレジストマスクを剥離する際のウェット処理に先立って、Ｈ2Ｏを含むプラズマでアッシングする。 - 特許庁

To provide a permanent protection hard mask for protecting the dielectric characteristics of a main dielectric layer that has undesired low permittivity of a semiconductor device due to undesired increase in permittivity, undesired increase in current leakage, and a low device yield caused by surface scratch, when a continuous treatment processing is conducted.例文帳に追加

誘電率の不所望な増大による半導体デバイスの不所望な低誘電率，不所望な電流漏洩の増大，および連続処理工程の際の表面スクラッチによる低いデバイス歩留まりを有する主誘電体層の誘電体特性を保護する永久的保護ハードマスクを提供する。 - 特許庁

To shorten test time of an address processing part in an interface circuit and to reduce a price by reducing the development cost of a semiconductor integrated circuit connecting an independent bus connected to a CPU to a time-division bus not connected to the CPU via the interface circuit.例文帳に追加

ＣＰＵに接続されている独立バスと、ＣＰＵに接続されていない時分割バスとをインタフェース回路を介して接続してなる半導体集積回路に関し、インタフェース回路のアドレス処理部の試験時間の短縮化と、開発費用の低減化による価格の低減化を図る。 - 特許庁

The infrared sensor comprises: an infrared sensor chip 100 in which a plurality of pixel units 2 each having a heat sensing section 30 composed of a thermopile 30a are arranged in an array state on one surface of a semiconductor substrate 1; and an IC chip 102 for signal processing an output signal of the infrared sensor chip 100.例文帳に追加

サーモパイル３０ａにより構成される感温部３０を具備する複数の画素部２が半導体基板１の一表面側においてアレイ状に配置された赤外線センサチップ１００と、赤外線センサチップ１００の出力信号を信号処理するＩＣチップ１０２とを備える。 - 特許庁