「semiconductor processing」に関連した英語例文の一覧と使い方(72ページ目) - Weblio英語例文検索

TSV processing speed is enhanced by mounting a thinned semiconductor substrate 19, having an irregular pattern 15 consisting of recesses 16 and protrusions 17 formed on the rear face 12 side and stuck to the surface 13 side of a reusable supporting glass substrate 11 by adhesive agent 24, on an ESC electrode 2, thereby promoting cooling of the semiconductor substrate 19.例文帳に追加

凹部１６と凸部１７からなる凹凸パターン１５を裏面１２側に形成した、再利用可能な支持ガラス基板１１の表面１３側に接着剤２４で貼り合わせた薄化半導体基板１９をＥＳＣ電極２上に載置することによって前記半導体基板１９の冷却を促進し、ＴＳＶ加工速度を向上させる。 - 特許庁

The semiconductor integrated circuit is manufactured by giving a process S1 for measuring characteristics of the semiconductor integrated circuit, a process S2 for distributing them for a plurality of purposes based on the result of measurement S1, and a process S5 for performing work or processing on at least one or more purposes in a plurality of purposes for adapting them to the purposes.例文帳に追加

半導体集積回路の特性を測定する工程Ｓ１と、この測定Ｓ１の結果に基づいて、複数の用途に振り分ける工程Ｓ２と、これら複数の用途のうち、少なくとも１つ以上の用途について、その用途に適合させるために、加工もしくは処理を行う工程Ｓ５とを有して半導体集積回路の製造を行う。 - 特許庁

In the area of a semiconductor device manufacturing mask 200 except for a real pattern 202, a square dummy pattern 204, for example, having one side of 0.25 μm or less is inserted and the pattern density is made uniform, and an etching processing can be performed without changing conditions for every semiconductor device manufacturing mask and the global step of a post-CMP interlayer insulation film is not increased.例文帳に追加

半導体製造用マスク２００内の実パターン２０２以外の領域に，例えば一辺が０．２５μｍ以下の正方形のダミーパターン２０４を挿入し，パターン密度を均一化して，半導体製造用マスク毎に条件を変えることなくエッチング処理を行えるとともに，ＣＭＰ後の層間絶縁膜のグローバル段差を増大させないようにする。 - 特許庁

To provide a substrate, a substrate holding apparatus, an analysis apparatus, a program, a detection system, a semiconductor device, a display apparatus and a semiconductor manufacturing apparatus, which can detect or analyze information regarding the temperature of a substrate that can be used in an environment where the substrate has a high temperature and prevent decrease in the flexibility in the processing work of the substrate.例文帳に追加

基板の温度といった情報を検出または解析する基板、基板保持装置、解析装置、プログラム、検出システム、半導体デバイス、表示装置、および半導体製造装置であって、基板が高温になる環境でも用いることができ、かつ、この基板に対する加工作業の自由度の低下を防止できるものを提供する。 - 特許庁

A signal processing LSI is disposed at the center of the principal plane of a semiconductor substrate, and an input/output section for transmitting and receiving optical wavelength divided and multiplexed light is mounted in the form of MCM in the periphery of the principal plane of the semiconductor substrate, to be integrated into a single package, reducing the wire length and expanding physical signal band of a connection wire.例文帳に追加

信号処理ＬＳＩを半導体基板の主表面の中央部内に配置し、その半導体基板主表面の周辺に光波長多重光を送受信する入出力部をマルチチップ実装することにより単一パッケージに集積化し、配線長の低減と接続配線の物理的信号帯域を拡大することができる。 - 特許庁

The present polishing equipment of semiconductor wafer forms a processing chamber which is arranged extendedly in an aperture of head body and in partition from exterior between it and the head body, comprises a roughly circular membrane holding the semiconductor wafer with an inner circumference lower surface, and prepares an air temperature controlling means for controlling a temperature of air directly pressurizing the membrane with air pressure.例文帳に追加

本半導体ウェーハの研磨装置は、ヘッド本体の開口部に張設されてヘッド本体との間に外部と仕切られてなる加圧室を形成するとともに、内周部下面で半導体ウェーハを保持するほぼ円形のメンブレンとを有し、メンブレンを直接空気圧により加圧する空気の温度を制御する空気温度制御手段を備える。 - 特許庁

The method of manufacturing the semiconductor device equipped with the gate insulating film formed of high-dielectric material comprises processes of forming the insulating film used for nucleation on the semiconductor substrate, forming the high-dielectric film on the insulating film, and processing the insulating film and/or the high-dielectric film in supercritical carbon dioxide.例文帳に追加

高誘電体材料を用いて形成されたゲート絶縁膜を有する半導体装置の製造方法であって、半導体基板上に核形成のための絶縁膜を形成を形成し、この絶縁膜上に高誘電体膜を形成し、絶縁膜又は／及び高誘電体膜を超臨界二酸化炭素中で処理する工程を有する。 - 特許庁

A semiconductor device manufacturing method comprises a step of cutting a laminated product including a die-bonding film and a semiconductor wafer laminated on the die-bonding film with a rotary blade, and a step of performing plasma discharge processing 6 on a periphery of a face of an adhesive layer 1 of the dicing tape bonding the die-bonding film.例文帳に追加

ダイボンディングフィルムと、前記ダイボンディングフィルム上に積層された半導体ウェハとを含む積層品を回転刃で切断する工程を有する半導体装置の製造方法において、前記ダイボンディングフィルムを貼り付けるダイシングテープの粘着層１の面の周囲にプラズマ放電処理６を施す工程を含むことを特徴とする半導体装置の製造方法。 - 特許庁

A semiconductor device manufacturing equipment is equipped with a chamber provided with a slit-like window for processing a substrate on which a semiconductor film is formed, a moving means which moves the substrate in a certain direction, a means for introducing gas which introduces gas containing dopant into the chamber, and a laser beam irradiating means which irradiates laser rays.例文帳に追加

半導体装置の製造装置は、半導体膜が設けられた基板を処理するためのスリット状の窓が開けられたチャンバーと、前記基板を一方向に移動させる移動手段と、前記チャンバーにドーパントを含んだガスを導入するためのガス導入手段と、レーザー光を照射するレーザー光照射手段とを備えている。 - 特許庁

To provide a method of manufacturing semiconductor device which is suitable for improvement in the information storing characteristic of a semiconductor device such as DRAM and SRAM or the like through reduction of a junction leak current resulting from a defect, by processing vacant hole defect remaining in the source-drain diffusing layer.例文帳に追加

ソース・ドレイン拡散層に残留する空孔欠陥に対する処理を行うことにより、欠陥起因の接合リーク電流を低減する半導体装置の製造方法を提供し、これによってＤＲＡＭやＳＲＡＭ等の半導体記憶装置の情報保持特性を向上させるために好適な半導体装置の製造方法を提供する。 - 特許庁

An organic polymer resin layer is provided on the surface of a semiconductor device, after pattern processing and hardening treatment are performed, the resin pattern is etched as a mask, the conduction layer of the opening part is exposed, next, oxygen plasma treatment is performed at a temperature of 100°C or higher, and the semiconductor device is manufactured by cleaning the conduction layer of the opening part.例文帳に追加

半導体素子表面に有機ポリマー樹脂層を設け、パターン加工及び硬化処理を施したのち、この樹脂パターンをマスクとしてエッチング処理し、開口部の導通層を露出させ、次いで１００℃以上の温度で酸素プラズマ処理を行い、上記開口部の導通層をクリーニングすることにより、半導体装置を製造する。 - 特許庁

Then the output of the fan keeps the increasing state until the processing of wafers contained in the FOUP of the semiconductor manufacturing apparatus is finished, when the host computer gives an instruction to carry the FOUP to the semiconductor manufacturing apparatus or a stocker of a next process, the output of the fan is decreased, and the carrying of the FOUP itself is started.例文帳に追加

その後、その半導体製造装置によるＦＯＵＰに収納されているウエハへの処理が完了するまでその送風機の出力が上昇した状態を保ち、ホストコンピュータがそのＦＯＵＰを次工程の半導体製造装置またはストッカへ搬送する指示を出した時に送風機の出力を低下させ、ＦＯＵＰそのものの搬送も開始する。 - 特許庁

To provide a manufacturing method of a semiconductor wafer, wherein the necessity or the associated difficulty of eliminating defects accumulated by vacant lattice points is dispensed with and the presence of defects caused despite of the above consideration does not create a risk to a function of an electronic component formed by later treatments of a semiconductor wafer in the following processing steps.例文帳に追加

半導体ウェハの製造にあたり、凝集した空格子点欠陥を除去しなければならないという必要性ひいてはそれに付随する困難を回避し、それにもかかわらずこのような欠陥タイプの現存が、以降のプロセスステップで半導体ウェハを後続処理して形成される電子コンポーネントの機能に対しリスクとはならないようにする。 - 特許庁

The semiconductor integrated circuit device is composed of integrated electronic circuit blocks responsible for an analog signal processing function, wherein the power line is arranged to include a region on a semiconductor device constituting the electronic circuit blocks, and the ground line is formed on an isolation region located between the electronic circuit blocks to contact the isolation region in a contact hole.例文帳に追加

アナログ信号処理機能を担う電子回路ブロックが集積化された半導体集積回路装置であって、電源ラインは、電子回路ブロックを構成する半導体素子上の領域を含んで配置され、グランドラインは、電子回路ブロック間に位置する分離領域上に形成され、グランドラインは、コンタクト孔において分離領域とコンタクトされる。 - 特許庁

To improve packaging reliability by relaxing deformation stress acting on a metal bump regardless of no need of underfill resin between a semiconductor chip and the packaging board and to provide a semiconductor device and its manufacturing method which can realize a low cost b avoiding damages during recycling processing of peripheral devices including the packaging board.例文帳に追加

半導体チップと実装基板との間のアンダーフィル樹脂を不要としながらも、金属バンプに働く変形応力を緩和して実装信頼性を向上させると共に、実装基板を含む周辺デバイス等に対する再生処理時のダメージを回避し、低コストを実現できる半導体装置及びその製造方法を提供する。 - 特許庁

The semiconductor integrated circuit device includes: a voice synthesis processing section for synthesizing voice corresponding to a text data based on a command and the text data stored in a storage section, and outputting it to outside; and a control section for controlling timing when the command and the text data are transferred to the voice synthesis processing section.例文帳に追加

半導体集積回路装置は、記憶部に格納されたコマンド及びテキストデータに基づいて、テキストデータに対応する音声を合成して外部に出力する音声合成処理部と、音声合成処理開始制御信号に基づいて、コマンド及びテキストデータを音声合成処理部に転送するタイミングを制御する制御部とを含む。 - 特許庁

A microcomputer 20 reads the detection signals with a prescribed time interval, parallelly performs the processing of detecting the omission of one 'L' pulse signal and the processing of detecting the continuation of 'H' for prescribed time, and at the time of judging that the door is open by the detected result of the former, turns off a semiconductor switch 30 and stops the pump motor 106.例文帳に追加

マイコン２０はこの検知信号を所定時間間隔で読み込み、１個の「Ｌ」パルス信号が欠落したことを検知する処理と所定時間「Ｈ」が連続することを検知する処理とを並行して行い、前者の検知結果によりドア開放と判断すると半導体スイッチ３０をＯＦＦさせてポンプモータ１０６を停止させる。 - 特許庁

This semiconductor device comprises a correction discrimination detection circuit 11 for generating a detection signal if the variance of the pattern processing exceeds a predetermined allowable range while monitoring the variance of the pattern processing depending on the variance of the manufacturing process, and a characteristic correction circuit 12 for correcting electric characteristics of the subject circuit based on the detection signal of the correction discrimination detection circuit.例文帳に追加

製造プロセスのばらつきに依存するパターン加工のばらつきをモニターし、パターン加工のばらつきが所定の許容範囲を越えた場合に検知信号を生成する補正判別検知回路１１と、補正判別検知回路の検知信号を受けて対象回路の電気的特性を補正する特性補正回路１２とを具備する。 - 特許庁

In the automatic learning for the matching point correction, a dummy semiconductor wafer which is not an actual processing object is transported into a chamber and plasma processing is carried out under the same condition as the actual process and automatic matching is made to perform to a matching unit under a reference impedance Z_s, and the measured value of reflected wave power obtained by the reflected wave measuring circuit is fetched and stored in a memory.例文帳に追加

この整合ポイント補正のためのオートラーニングにおいては、実際の加工対象ではないダミーの半導体ウエハをチャンバ内に搬入し、実プロセスと同じ条件でプラズマプロセスを実行して、基準インピーダンスＺ_sの下で整合器にオートマッチングを行わせ、反射波測定回路で得られた反射波電力の測定値を取り込んでメモリに格納する。 - 特許庁

The electronic camera employing a semiconductor image pickup element is provided with a recording means 20 that records an image on a recording medium 29, an image selection means 20 that selects one image or more satisfying a prescribed reference from a plurality of images in the recording medium, and processing means 20, 21 that execute a prescribed processing in relation to the image selected by the image selection means.例文帳に追加

半導体撮像素子を用いた電子カメラにおいて、記録媒体29に画像を記録する記録手段20と、記録媒体内の複数画像から所定の基準を満たす１以上の画像を選択する画像選択手段20と、この画像選択手段により選択された画像に関連して所定の処理を実行する処理手段20，21とを備える。 - 特許庁

The camera module 10 includes: a lens barrel 93 and a holder 94 for supporting a lens 92; an image sensor part 8 for outputting an imaging signal on the basis of light made incident via the lens 11, a signal processing IC 2 which processes the imaging signal output from the image sensor part 8, and a semiconductor IC 3 as a different body from the signal processing IC 2.例文帳に追加

本発明にかかるカメラモジュール１０は、レンズ９２を支持する鏡筒９３及びホルダ９４と、レンズ９２を介して入射した光に基づき撮像信号を出力するイメージセンサ部８と、イメージセンサ部８から出力される撮像信号を処理する信号処理ＩＣ２と、信号処理ＩＣ２とは別体の半導体ＩＣ３を備えている。 - 特許庁

To provide a display device, a video signal processing method, and a video signal processing program, wherein the need of a filter for removing power source noise can be eliminated and variations in chromaticity of a video displayed by liquid crystal, which are caused by changes in magnitude of a supply current to a semiconductor light emitting element to be used as the light source of a backlight, can be prevented.例文帳に追加

電源ノイズを除去するためのフィルタを不要とすることを可能とし、且つ、液晶表示される映像の色度が、バックライトの光源として用いられる半導体発光素子への供給電流の大きさの変化に起因して変化することを防ぐことができる表示装置、映像信号処理方法及び映像信号処理プログラムを提供する。 - 特許庁

A microcomputer 301 performs discharge from a capacitor 322 by supplying a step signal to a pulse circuit 321 during initializing processing, and performs switching control of the two semiconductor switch elements 310, 320 constituting a switch circuit by supplying a pulse signal in addition to the step signal to the pulse circuit 321 after completion of the initializing processing.例文帳に追加

マイクロコンピュータ３０１は、イニシャライズ処理中にステップ信号をパルス回路３２１に供給することでコンデンサ３２２から放電させると共に、イニシャライズ処理の終了後にステップ信号に加えてパルス信号をパルス回路３２１に供給することで、スイッチ回路を構成する２つの半導体スイッチ素子３１０，３２０切換え制御を行う。 - 特許庁

A failure analysis apparatus 1A comprises a voltage applying unit 14 for applying a bias voltage to a semiconductor device S, an imaging device 18 for obtaining an image, and an image processing unit 30 for conducting image processing.例文帳に追加

半導体デバイスＳにバイアス電圧を印加する電圧印加部１４と、画像を取得する撮像装置１８と、画像処理を行う画像処理部３０とを備えて故障解析装置１Ａを構成し、撮像装置１８は、電圧印加状態での発熱像をそれぞれ含む複数の解析画像と、電圧未印加状態での複数の背景画像とを取得する。 - 特許庁

To solve the problem that an inter-wiring capacitance value is changed since a dummy metal is inserted to a layout after timing is matched after the end of layout routing processing when preparing a mask required for manufacturing a semiconductor device, timing design is required again and a design period (TAT) from the end of the layout routing processing to mask preparation becomes long.例文帳に追加

半導体装置製造に必要なマスク作成時において、配置配線処理終了後のタイミングを合わせ込んだ後のレイアウトにダミーメタルを挿入するために、配線間容量値が変化してしまい、再度タイミング設計が必要となり、配置配線処理終了からマスク作成までの設計期間（ＴＡＴ）が長くなってしまう。 - 特許庁

One or more surfaces of a silicon carbide article are altered so that at most 160 pieces of particles per 1 dm^2 can be generated on a semiconductor wafer during wafer processing by carrying out etching based on a fused salt group, laser abrasion, surface blast, coating, oxidization, polishing, machining, and processing based on super-critical carbon dioxide or their combination.例文帳に追加

炭化ケイ素物品を、ウェハ処理中に半導体ウェハ上に１ｄｍ２あたり１６０個以下の粒子を生じさせるように、該炭化ケイ素物品の１以上の表面を融解塩基によりエッチング、レーザアブレーション、表面ブラスト、コーティング、酸化、研磨、機械加工、超臨界二酸化炭素で処理またはそれらの組み合わせによって改変する。 - 特許庁

When a semiconductor manufacturing system, having a loader chamber 101, an unloader chamber 102, and a plurality of processing chambers 103-106 for depositing a film, and the like, disposed around a carrying chamber 107 is used, a TFT can be processed without being exposing to the atmosphere between each processing step, and each coating interface constituting the TFT can be kept in clean state.例文帳に追加

搬送室１０７を中心にローダ室１０１、アンローダ室１０２、成膜等の複数の処理室１０３〜１０６を有する半導体作製装置を用いることにより各処理工程の間をクリーンルーム大気に曝すことなく処理することができ、ＴＦＴを構成する各被膜界面を清浄に保つことが可能となる。 - 特許庁

The device processing method for improving the bending strength of devices formed by dividing a semiconductor wafer includes irradiating the outer circumference of a device with a pulsed-laser beam having a pulsewidth of ≤2 ns and a peak energy density of 5-200 GW/cm^2 and having absorbability to the device to apply chamfering processing.例文帳に追加

半導体ウエーハを分割することで形成されたデバイスの抗折強度を向上させるデバイスの加工方法であって、デバイスの外周にパルス幅が２ｎｓ以下であり、ピークエネルギー密度が５ＧＷ／ｃｍ^２〜２００ＧＷ／ｃｍ^２のデバイスに対して吸収性を有する波長のパルスレーザビームを照射して面取り加工を施すことを特徴とする。 - 特許庁

To provide an adhesive sheet for processing a fragile member capable of stably holding the fragile member when conveying the fragile member such as a semiconductor wafer and applying a processing such as rear surface grinding to the fragile member, and desirably used for a method of treating the fragile member by which, after a predetermined treatment is completed, the fragile member can be peeled off without being damaged.例文帳に追加

半導体ウエハ等の脆質部材の搬送や裏面研削等の加工を施す際に、脆質部材を安定して保持でき、しかも所要の処理が終了した後には、脆質部材を破損することなく剥離することができる脆質部材の処理方法に好ましく用いられる脆質部材加工用粘着シートを提供する。 - 特許庁

In an ashing processing in the semiconductor manufacturing process by the plasma processing, a solid dielectric is installed on the opposing surface of at least one of a pair of electrodes opposing each other in the atmosphere under a pressure near the atmospheric pressure, and discharge plasmas obtained by introducing the processing gas between the pair of the electrodes and applying a pulse-like electric field are brought into contact with a base material to be processed.例文帳に追加

プラズマ処理による半導体製造工程におけるアッシング処理において、大気圧近傍の圧力下、雰囲気中で、対向する一対の電極の少なくとも一方の対向面に固体誘電体を設置し、当該一対の電極間に処理ガスを導入してパルス状の電界を印加することにより得られる放電プラズマを被処理基材に接触させることを特徴とする半導体素子の処理方法及び装置。 - 特許庁

To provide a method and apparatus for controlling production in a semiconductor device manufacturing line, in which experiment levels in a plurality of process steps can be comprehended all at once, processing conditions per wafer can be displayed, and experiment level data can be set and managed easily.例文帳に追加

複数工程の実験水準を一度に把握することができ、ウエハ毎の処理条件表示が可能であり、実験水準データの設定と管理が容易である半導体装置製造ラインの生産制御方法及び装置を提供する。 - 特許庁

To provide a tacky sheet for semiconductor wafer processing which enables grinding of the back side of a thin wafer or a large diameter wafer to yield an extremely thin wafer without warping the wafer and can be peeled off from the wafer without damaging the wafer.例文帳に追加

薄厚ウエハや大口径ウエハの裏面研削時に、ウエハを湾曲させずに極薄まで研削可能であり、ウエハから粘着シートを剥離する際にウエハを破損しない半導体ウエハ加工用粘着シートを提供することを目的としている。 - 特許庁

To provide an automatic design method and an automatic design apparatus capable of previously suppressing the generation of an area in which the performance of OPC processing is difficult and capable of improving the yield of an integrated circuit and to provide a method for manufacturing a semiconductor integrated circuit.例文帳に追加

ＯＰＣ処理を施すことが困難な領域の発生を予め抑制することができ、集積回路の歩留まりを向上可能な自動設計方法、自動設計装置及び半導体集積回路の製造方法を提供する。 - 特許庁

This semiconductor device 41 is constructed by connecting a connection pad for the second IC chip CH2 having a non-volatile memory for storing the reference data and a connection pad for the first IC chip CH1 having the data processing function to each other by COC connection via a bump.例文帳に追加

不揮発性メモリを有して、参照データが格納される第２ＩＣチップＣＨ２の接続用パッドと、データ処理機能を有する第１ＩＣチップＣＨ１の接続用パッドとを、バンプを介してＣＯＣ接続して半導体装置４１を構成する。 - 特許庁

To provide a wafer holder in which uniform heating of a wafer holding surface is enhanced by suppressing local dissipation of heat when a wafer is heated while being held, and to provide an apparatus for producing a semiconductor suitable for processing even a large diameter wafer using that wafer holder.例文帳に追加

ウエハーを保持加熱する際の局所的な放熱を抑え、ウエハ−保持面の均熱性を高めたウエハー保持体を提供し、このウエハー保持体を用いることで、大口径のウエハーの処理にも適した半導体製造装置を提供する。 - 特許庁

Radius of at least 0.1mm carries out R chamfering processing of the corners of semiconductor manufacturing equipment structural, and sharpening process to at most surface roughness Ra 1.6 μm is performed, thereby restraining concentration of electric charge in corners and preventing generation of arcing.例文帳に追加

半導体製造装置用部材の角部を半径０．１ｍｍ以上のＲ面取り加工処理し、かつ表面粗さＲａ１．６μｍ以下に研磨加工処理することで、角部における電荷の集中を抑制し、アーキングの発生を防止する。 - 特許庁

To obtain a manufacturing sequence for a semiconductor wafer and a novel processing step that suppress disadvantages of fine grinding used so far and disadvantages of conventional rough grinding steps (PPG, DDG) and lapping, and are suitable to silicon wafers of 450 mm diameter simultaneously.例文帳に追加

今まで使用されていた微細研削の欠点及び慣用の粗大研削工程（ＰＰＧ、ＤＤＧ）及びラッピングの欠点を抑え、かつ同時に４５０ｍｍに適している、半導体ウェハの製造シーケンスと新規の加工工程を獲得する。 - 特許庁

To provide a chip type semiconductor element capable of ensuring the wettability of the solder of a gate electrode even in a bonding processing temperature which is 630°C or more, and reducing the deterioration of a withstand voltage by suppressing the diffusion of aluminum as much as possible.例文帳に追加

アルミニウムの拡散をできるかぎり抑制して、６３０℃以上の接合処理温度でもゲート電極のはんだのぬれ性を確保し、また耐電圧の劣化を抑えることのできるチップ型半導体素子及びその製造方法の提案。 - 特許庁

To obtain a semiconductor device in which processing of relieving analysis can be simplified and circuit scale of an analyzing function can be reduced with defective information of a redundant part taken into consideration in a BIST circuit incorporating an analyzing function.例文帳に追加

解析機能搭載のＢＩＳＴ回路において、冗長部の不良情報の取り扱いを考慮することにより、救済解析の処理を簡略化すると共に、解析機能の回路規模を縮小させることができる半導体装置を得る。 - 特許庁

Since the thermal electromotive force is stored after being boosted or is supplied to a processing part 9, the electromotive voltage of the thermoelectric element 10 can be set low so that the number of semiconductor units composing the thermoelectric element 10 is reduced.例文帳に追加

熱起電力を昇圧してから蓄積する、あるいは処理部９に供給することにより、熱電素子１０の起電圧を低く設定することができるので、熱電素子１０を構成する半導体ユニットの数量を低減できる。 - 特許庁

Also, the physical phenomenon or the chemical phenomenon to be a detection object is the potential of each part of the biological sample, and at least one or more amplifier circuits and signal processing circuits 3 are formed on the semiconductor substrate 1.例文帳に追加

また、前記検出対象となる物理現象または化学現象が、前記生体試料各部の電位であるとともに、前記半導体基板１に、少なくとも１以上の増幅回路／および信号処理回路３を形成することを特徴とする。 - 特許庁

To provide a heating assembly which is used for rapid thermal processing a semiconductor substrate, hardly deteriorated in performance even when operated in a vacuum, and capable of keeping an optimal output in accordance with controlling a substrate temperature much better.例文帳に追加

半導体基板の急速熱処理で使用される加熱アセンブリであって、真空中で動作した場合であってもヒータアセンブリの劣化がなく、基板の温度をよりよく制御しながら最適の出力を維持できる加熱アセンブリを提供する。 - 特許庁

To provide a method for manufacturing a semiconductor integrated circuit device which performs ashing processing for a resist film which is cured after high concentration ion implantation under a vacuum at a higher temperature without a popping phenomenon, and therefore does not cause a scattered residue of a degeneration layer etc.例文帳に追加

高濃度イオン注入後の硬化したレジスト膜を温度を上げて真空中でアッシング処理してもポッピング現象がなく、そのため飛散した変質層等の残渣の発生のない半導体集積回路装置の製造方法を提供する。 - 特許庁

To provide a method and an apparatus for processing a substrate to effectively remove surface coarseness generated around a circumferential part or the like of the substrate and a film adhering to the circumferential part or the like of the substrate and becoming a source of contaminant, in a manufacturing step of a semiconductor apparatus or the like.例文帳に追加

半導体装置の製造工程などにおいて、基板の周縁部等に発生する表面荒れや基板の周縁部等に付着し汚染源となる膜を効果的に除去することができる基板処理方法及び装置を提供する。 - 特許庁

The amount of charge proportional to radiation energy detected by a cold semiconductor detector 1 is amplified by an amplifier 2, converted into a digital signal by an analog-to-digital converter part 3 and inputted to a charge generation depth determining part 5 of a signal processing part 4.例文帳に追加

常温半導体検出器１で検出された放射線エネルギーに比例した電荷量は、アンプ２で増幅されＡ／Ｄ変換部３でデジタル信号に変換されて信号処理部４の電荷生成深さ決定部５に入力される。 - 特許庁