「semiconductor processing」に関連した英語例文の一覧と使い方(75ページ目) - Weblio英語例文検索

The image data inputted through the reading means 7 are stored in an image memory 38 consisting of semiconductor devices and the like, and the image data are read out to lead out by a processing means 41 in an output order designated by a designating means 44 and sent in facsimile.例文帳に追加

読取り手段７からの画像データは、半導体素子などによって実現される画像メモリ３８にストアしておき、指定手段１４によって指定された出力順序で、処理手段４１は画像データを読出して導出し、ファクシミリ送信する。 - 特許庁

To provide a semiconductor manufacturing apparatus which can improve yield by displaying existence or non-existence of a wafer in relation to a process progress of the wafer to precisely inform an operator of a processing state of wafers to avoid disposal of nondefective products even when the device stops.例文帳に追加

ウエハの有無と、ウエハのプロセス進捗状況とを対応させて表示し、装置が停止した場合にも、操作者にウエハの処理状況を正確に知らせて、良品を廃棄するのを防ぎ、歩留りを向上させることができる半導体製造装置を提供する。 - 特許庁

A semiconductor device 1 has a photoreceptor 2 for photoelectric transfer by an incident light, an electronic circuit for processing signals inputted from the photoreceptor 2 and a light source contact part 4 around the photoreceptor 2, which comes into contact with the light source.例文帳に追加

本発明の半導体装置は、入射した光によって光電変換する受光部と、能動領域を有し前記受光部からの信号が入力されて信号処理する電子回路と、前記受光部の周囲に光源が接触する光源接触部を有する。 - 特許庁

By combining CMP of high flatness in which patterning for making the area of an SiO_2 film uniform is unnecessary, and regulating the trench width and film thickness of an alignment pattern part for alignment of a semiconductor mask, the number of times of exposure processing is reduced to one.例文帳に追加

ＳｉＯ_2膜の面積を揃えることを目的としたパターニングが不要な高平坦性のＣＭＰと組み合わせることと、半導体マスクの位置合わせ用アライメントパターン部の溝幅と絶縁膜の膜厚を規定することで、露光工程の回数を１回に低減する。 - 特許庁

To provide an organic thin film transistor (TFT) capable of simplifying process and planning cost cut effect because charge mobility and I_on/I_off are high, and formation of an organic semiconductor layer and a manufacture of insulating film can be easily attained through wet processing.例文帳に追加

電荷移動度およびＩ_ｏｎ／Ｉ_ｏｆｆが高く、有機半導体層の形成および絶縁膜の製造が湿式工程によって容易に達成できるため、工程の単純化およびコストダウン効果を図ることが可能な有機薄膜トランジスタを提供する。 - 特許庁

In addition, a method of manufacturing the photoelectric conversion device 10 includes: a step of processing the surface of the electrode layer 2 with a silane coupling agent; and a step of providing the compound semiconductor layer 3 with the chalcopyrite structure on the surface of the electrode layer 2, which is processed with the silane coupling agent.例文帳に追加

また、光電変換装置１０の製造方法は、電極層２の表面をシランカップリング剤で処理する工程と、電極層２のシランカップリング剤で処理された表面上にカルコパイライト構造の化合物半導体層３を設ける工程とを具備する。 - 特許庁

After forming a material amorphous layer comprising a tin oxide (SnO_2) having the thickness of 10-30 nm or the like on an insulating substrate 1, the amorphous layer is polycrystallized by rapid heating processing, to thereby form a metal oxide semiconductor fine crystal layer 3 which is a gas sensitive layer.例文帳に追加

絶縁性基板１に、厚さ１０〜３０ｎｍの、酸化スズ（ＳnＯ_2）などからなる材料非晶質層を形成した後、この非晶質層を急速加熱処理によって多結晶化して、ガス感応層である金属酸化物半導体微結晶層３を形成する。 - 特許庁

To provide a wiring board which can assure the adhesiveness of plating layers without requiring any special processing when a plurality of plating layers are laminated regardless of the material composing the plating layer, and to provide a semiconductor package and a method of manufacturing the same.例文帳に追加

めっき層を構成する材料にかかわらず、複数のめっき層を積層する際に、特殊な処置を行わなくてもめっき層同士の密着性を確保することができる配線基板及び半導体パッケージ並びにそれらの製造方法を提供する。 - 特許庁

To provide a manufacturing system wherein situations of examination devices are simultaneously grasped remotely (at a distance place) in a semiconductor device manufacture line including the plurality of examination devices, and judgement on results of examinations and an instruction of next processing are easily performed.例文帳に追加

複数の検査装置を有する半導体装置の製造ラインにおいて、リモート（離れた場所）で一括して検査装置の状況を把握することができ、検査結果の判定および次処理の指示を容易に行うことができる製造システムを提供する。 - 特許庁

The antenna freeder circuit is provided with a Si group substrate 1, high frequency semiconductor integrated circuits 2, 3 and a digital integrated circuit 4 that are formed integrally inside or on the surface of the Si group substrate 1, a system processing integrated circuit 11 and a dielectric multi-layer board 24.例文帳に追加

アンテナ給電回路はＳｉ系基板１と、Ｓｉ系基板１内部あるいは表面に一体に形成された高周波半導体集積回路２，３およびデジタル集積回路４と、システム化集積回路１１と、誘電体多層基板２４とを備えている。 - 特許庁

To provide a silicon wafer for metal contamination evaluation which can improve the reliability of the measured result of the outer peripheral part of a monitor wafer in evaluation of metal impurity contaminants by photo conductivity decay (PCD), surface photo-voltage (SPV) or the like for contamination management in semiconductor processing.例文帳に追加

半導体プロセス中の汚染管理のためのＰＣＤ、ＳＰＶ等による金属不純物汚染の評価における、モニターウエーハ外周部の測定結果の信頼性向上を実現することができる金属汚染評価用シリコンウエーハを提供する。 - 特許庁

To prevent corrosion of a metal film 2 due to residues of a release liquid at a washing time by enhancing substitution effects of the rinsing liquid in rinsing for the release liquid, when a semiconductor substrate 1 is sequentially executed for release liquid processing, rinsing, washing, and drying to remove resist.例文帳に追加

半導体基板１に剥離液処理、リンス処理、水洗処理、乾燥処理を順次施してレジスト除去する際、リンス処理でのリンス液の剥離液との置換効果を高め、水洗処理時における剥離液の残留による金属膜２の腐食を防止する。 - 特許庁

To form a deposited film with uniform thickness and quality and few defect on a substrate with a large area at a high processing speed in a process for fabricating a semiconductor device wherein the deposited film is formed on the substrate by plasmanizing a raw material gas by high-frequency power.例文帳に追加

高周波電力によって原料ガスをプラズマ化し、基体上に堆積膜を形成する、半導体装置の製造方法において、高速な処理速度で大面積の基体上に、膜厚、膜質共に均一で欠陥の少ない堆積膜を形成する。 - 特許庁

To provide a novel technique capable of reducing an etching time in forming a wiring layer or the like by etching a metal layer of a wide material composition, and thereby improving processing accuracy and preventing damage, in a manufacturing method of a semiconductor device.例文帳に追加

半導体装置の製造方法において、広範囲な材料組成のメタル層をエッチングして配線層等を形成する際の、エッチング時間の短縮化を図り、それによって加工精度の向上及びダメージの抑制を図ることが可能な新規な技術を提供する。 - 特許庁

In read processing from the external device 20 to the semiconductor device 10, the control circuit 105 turns off the pull-down resistor RD 103 and cancels the level fixation and the signal DQS from the external device 20 is supplied to an input/output terminal 101, on the other hand.例文帳に追加

外部デバイス２０から半導体装置１０への読み出し処理時では、制御回路１０５がプルダウン抵抗ＲＤ１０３をオフにしてレベル固定を解除する一方、入出力端子１０１に外部デバイス２０からの信号ＤＱＳが供給される。 - 特許庁

A scintillator 10 is connected with the light incident surface 15a of the PD array 15 through optical adhesive 11, and a signal processing element 30 is connected with the output surface 20b of the wiring board 20 through the bump electrode 31, thus constituting a semiconductor detector.例文帳に追加

そして、ＰＤアレイ１５の光入射面１５ａに光学接着剤１１を介してシンチレータ１０を接続し、配線基板２０の出力面２０ｂにバンプ電極３１を介して信号処理素子３０を接続して、半導体検出器を構成する。 - 特許庁

A signal outputted outside from a signal processing circuit 10 is inputted, by twos, in a quadruple signal generating circuit 20, and converted into a single quadruple digital signal, then outputted from a semiconductor integrated circuit 1 through an output pad 30.例文帳に追加

信号処理回路１０より外部に対して出力される信号は、２本ずつ４値信号生成回路２０に入力され１本の４値デジタル信号への変換が行なわれ、出力パッド３０を介して半導体集積回路１より出力される。 - 特許庁

To provide a semiconductor integrated circuit for processing a signal outputted from an image sensor that facilitates color matching for a DAC and a display section or the like connected to the post-stage and accurately evaluates image quality deterioration in a lens and the image sensor.例文帳に追加

イメージセンサから出力される信号を処理する半導体集積回路において、後段に接続されるＤＡＣや表示部等における色の合わせ込みを容易にすると共に、レンズやイメージセンサにおける画質劣化を正確に評価できるようにする。 - 特許庁

To provide a polishing composition which has the sufficiently larger polishing rate of a tantalum compound than that of copper and substantially almost not polish SiO_2, in the CMP processing process of a semiconductor device having the barrier layer of the tantalum compound and the insulating layer of the SiO_2.例文帳に追加

銅膜、タンタル化合物のバリア層、ＳｉＯ_２の絶縁層を有する半導体デバイスのＣＭＰ加工プロセスにおいて、タンタル化合物の研磨レートが銅に比べて充分に大きく、ＳｉＯ_２の研磨は実質的に殆んど起こらない研磨用組成物を提供する。 - 特許庁

To prepare a pressure-sensitive adhesive sheet for processing a semiconductor wafer, which is made by laminating a radiation-curable pressure-sensitive adhesive layer on a base film and maintains a good adhesive power between the base film and the pressure-sensitive adhesive layer even after being subjected to radiation curing treatment.例文帳に追加

基材フィルム上に放射線硬化型粘着層が積層されている半導体ウエハ加工用粘着シートであって、放射線硬化処理後においても基材フィルムと粘着層の間の良好な接着力を有するものを提供すること。 - 特許庁

In this manufacture, a polishing cloth 11 for use in CMP processing a semiconductor wafer is surface-processed with a chemical solution, a surface-active agent, or the like having oxidation action such as a hydrogen peroxide solution, a potassium permanganate, a nitric acid, a nitrous acid, ozone water, ion water, or the like, and the surface is made hydrophile.例文帳に追加

半導体ウェーハをＣＭＰ処理に用いられる研磨布１１に過酸化水素水、過マンガン酸カリウム、硝酸、亜硝酸、オゾン水、イオン水などの酸化作用を有する薬液や界面活性剤等で表面処理を行い、その表面を親水化する。 - 特許庁

To provide a microwave processing device of high safety and reliability so made not to be broken down by switching of a door or fluctuation of voltage and not to cause microwave leakage, in one of semiconductor oscillation type with an FET of a normally-OFF type.例文帳に追加

ノーマリーＯＦＦ型のＦＥＴをもった半導体発振型のマイクロ波処理装置でドアの開閉や電圧の動揺なのでも破壊しないでかつマイクロ波漏洩をおこさないようにした安全性および信頼性の高いたマイクロ波処理装置を提供する。 - 特許庁

To provide a method of manufacturing a display device that hardly causes peeling of a drain electrode and a source electrode even when the drain electrode and source electrode using copper are exposed on a substrate when performing hydrogen termination processing of a semiconductor layer.例文帳に追加

半導体層の水素終端処理をする際に、銅が用いられたドレイン電極及びソース電極が基板上に露出する場合であっても、ドレイン電極及びソース電極の剥離が生じにくい表示装置の製造方法を提供することを目的とする。 - 特許庁

To provide a substrate processing apparatus, capable of providing a boron nitride film having a high etching resistance and having a low permittivity, or to provide a method of manufacturing a semiconductor device, capable of providing a boron nitride film having a high etching resistance and having a low permittivity.例文帳に追加

高いエッチング耐性を有し、誘電率の低い窒化ホウ素膜を得ることのできる基板処理装置を提供する、あるいは、高いエッチング耐性を有し、誘電率の低い窒化ホウ素膜を形成することのできる半導体装置の製造方法を提供する。 - 特許庁

To provide a semiconductor integrated circuit device for video signal processing to reduce the manufacturing cost by generating an oscillation signal (a reference sub-carrier) without using a crystal oscillator in an oscillation signal generating circuit for color signal reproduction in a color synchronous circuit.例文帳に追加

色同期回路内の色信号再生用発振信号生成回路に水晶発振子を使用することなく発振信号（基準副搬送波）を生成させることにより、製造コストを下げる映像信号処理用半導体集積回路装置を提供する。 - 特許庁

The tacky sheet for semiconductor wafer processing comprises a substrate prepared by laminating a film showing stress relaxation on a rigid film via a releasable adhesive layer, and an tacky layer established on the film showing stress relaxation of the substrate.例文帳に追加

本発明に係る半導体ウエハ加工用粘着シートは、剛性フィルムと、応力緩和性フィルムとが、剥離可能な接着剤層を介して積層されてなる基材と、該基材の応力緩和性フィルム上に設けられた粘着剤層とからなることを特徴としている。 - 特許庁

To provide a semiconductor integrated circuit processing clock supply control to a peripheral circuit block by a flexible and integrative method, and allowing generation of an efficient low-power-consumption control program by use of an interrupt set in the peripheral circuit block.例文帳に追加

周辺回路ブロックに対するクロック供給制御を柔軟かつ統合的な方法で処理し、かつ周辺回路ブロックに設定された割り込みを利用し、効率の良い低消費電力制御プログラムを作成できる半導体集積回路を提供する。 - 特許庁

The minimum operating voltage detecting circuit 14 detects the minimum voltage, where the digital signal processing circuit 12 can be operated in a designed performance and controls the voltage adjusting circuit 18 so as to adjust a power source voltage of the semiconductor integrated circuit 10 at the minimum voltage.例文帳に追加

最低動作電圧検出回路１４は、ディジタル信号処理回路１２が設計性能で動作し得る最低電圧を検出し、半導体集積回路１０の電源電圧をその最低電圧に調整するように電圧調整回路１８を制御する。 - 特許庁

To provide a method and an apparatus for manufacturing a satisfactorily qualified polysilicon film on a substrate in the process for manufacturing semiconductor by continuously generating uniform plasma under the pressure in the vicinity of atmospheric pressure and processing the substrate by the plasma.例文帳に追加

半導体素子の製造工程におけるポリ−Ｓｉ膜の製造において、大気圧近傍の圧力下で均一なプラズマを継続して発生させ、基材を該プラズマで処理して、基材上に良質のポリ−Ｓｉ膜を製造する方法及びその装置の提供。 - 特許庁

An amplification circuit 12a, that is the semiconductor integrated circuit 12 amplifies the electrical characteristic signals obtained from the conductive probe 2C, and gives the amplified electrical characteristic signal to a signal- processing apparatus 10 via a conductive cantilever 1C and a signal cable 9.例文帳に追加

半導体集積回路１２である増幅回路１２ａは導電性探針２Ｃより得られる電気的特性信号を増幅し、増幅した電気的特性信号を導電性カンチレバー１Ｃ及び信号ケーブル９を介して信号処理装置１０に与える。 - 特許庁

To raise precision in A/D conversion in a semiconductor integrated circuit including an A/D converting circuit for highly precisely converting an inputted analog signal into a digital signal, and a digital signal processor for performing digital signal processing relative to the digital signal.例文帳に追加

入力されたアナログ信号をディジタル信号に変換する高精度のＡ／Ｄ変換回路、および上記ディジタル信号に対してディジタル信号処理を行うディジタル信号処理部を備えた半導体集積回路において、Ａ／Ｄ変換の精度を向上させる。 - 特許庁

To manufacture a semiconductor device provided with a highly reliable gate insulation film with excellent reproducibility by easily flattening a trench side wall and rounding a trench corner part at a low cost or processing after removing a mask at the time of forming a trench.例文帳に追加

トレンチ側壁を平坦化するとともにトレンチコーナー部を丸める処理を、容易かつ安価におこなうこと、または、トレンチ形成時のマスクを除去した後におこなうことにより、信頼性の高いゲート絶縁膜を有する半導体装置を再現性よく製造すること。 - 特許庁

Furthermore, since the porous silicon layer is formed only by chemical treatment by stain etching, a semiconductor element forming the integrated circuit is not electrically affected when it is embodied on the silicon substrate together with an integrated circuit for signal processing.例文帳に追加

また、本発明に用いる多孔質シリコン層はステインエッチングによる化学的処理のみで形成されるので、信号処理用の集積回路と共にシリコン基板上に具現される際、該集積回路を成す半導体素子に電気的な影響を与えずに済むことができる。 - 特許庁

To provide equipment and a method for preparing mask data in which data processing time is reduced by reducing simulation time by preventing a plurality of time multiple simulation with respect to the same region in preparing the mask data in manufacturing a semiconductor.例文帳に追加

半導体製造におけるマスクデータの作成において、同一領域について複数回重複してシミュレーションを行うことを防ぎ、シミュレーション時間を短縮し、データ処理時間を短縮することができるマスクデータ作成装置及びマスクデータ作成方法を提供する。 - 特許庁

In the plasma processing system employing an electrostatic suction unit 1, a semiconductor substrate 4 is charged negatively by applying a minus voltage to a suction electrode 2 which has been applied with a plus voltage before a plasma 5 disappears and then the plasma is extinguished.例文帳に追加

静電吸着装置１を備えたプラズマ処理装置において、プラズマ５を消失する前にプラスの電圧を印加していた吸着用電極２にマイナスの電圧を印加することにより、半導体基板４をマイナスに帯電させ、その後プラズマを消失させる。 - 特許庁

To provide a wafer-processing apparatus for manufacturing a semiconductor element, wherein uniformity in a process such as etching process or cleaning process is improved by minimizing changes in temperature of a wafer process solution supplied on a wafer attached stably to a spin chuck.例文帳に追加

スピンチャックに安着されたウェーハ上に供給されるウェーハ処理溶液の温度変化を最小化することでエッチング工程または洗浄工程等の処理工程の均一度を向上させる半導体素子製造用ウェーハ処理装置を提供する。 - 特許庁

To provide a method for manufacturing a semiconductor device where various kinds of processing conditions such as a polishing time in a CMP step can be always set for wafers of a product lot suitably even if an error occurs in a film thickness or the like in the preceding CVD step or the like.例文帳に追加

ＣＭＰ工程における研磨時間などの種々の処理条件を、それに先立つＣＶＤ工程などで膜厚等に誤差が生じても、製品ロットのウェハに対して常に最適に設定することができる半導体装置の製造方法を提供する。 - 特許庁

Position correction as a stage whose processing time is short and outward shape inspection are combined as a stage process group, and two stages are performed for the semiconductor device S at one stop position of the conveying mechanism 1 to decrease stop positions of the conveying mechanism 1.例文帳に追加

処理時間の短い工程である位置補正と外観検査を工程処理群として組み合わせて構成し、搬送機構１の一つの停止位置において、半導体素子Ｓに２つの工程を施すことによって、搬送機構１の停止位置を減らす。 - 特許庁

To provide a semiconductor integrated circuit for processing a signal adopting the direct conversion system that suppresses fluctuations in a DC voltage of an output of a variable gain amplifier in the case of transit to a reception mode to reproduce a stable reception characteristic thereby enhancing the reception sensitivity.例文帳に追加

ダイレクトコンバージョン方式の信号処理用半導体集積回路において、受信モードに移行する際における可変利得アンプの出力の直流電圧変動を抑え、安定した受信特性を再現し受信感度を向上させることができるようにする。 - 特許庁

When a signal DQS is outputted neither from an information processing section 11 of a semiconductor device 10 nor from an external device 20, a control circuit 105 turns on a pull-down resistor RD 103 and fixes the input of an input buffer gate 102 to "0" level.例文帳に追加

半導体装置１０の情報処理部１１および外部デバイス２０のどちらからも信号ＤＱＳが出力されないときには、制御回路１０５がプルダウン抵抗ＲＤ１０３をオンにして入力バッファゲート１０２の入力を“０”レベルに固定する。 - 特許庁

To provide a surface treatment method of a conductive base material for packaging a semiconductor which allows for good adhesion to a sealing material or the like, minimization of degradation in electrical characteristics and heat dissipation, low temperature processing, excellent productivity, and reduction of marks such as scratches or rubbing.例文帳に追加

封止材等との接着性が良好であり、電気特性及び放熱性の低下を抑制することができ、低温処理可能であって、生産性に優れ、キズやコスレなどの痕が付きにくい、半導体実装用導電基材の表面処理方法を提供する。 - 特許庁

This pressure-sensitive adhesive sheet for processing semiconductor substrate is equipped with a substrate having transmissivity to a UV-ray and/or a radiation and a pressure-sensitive adhesive layer which reacts to be polymerized and cured with the UV-ray and/or the radiation, where the thickness of the pressure-sensitive adhesive layer is 7-15 μm.例文帳に追加

紫外線及び／又は放射線に対し透過性を有する基材と、紫外線及び／又は放射線により重合硬化反応する粘着剤層とを備え、該粘着剤層の厚みが７〜１５μｍである半導体基板加工用粘着シート。 - 特許庁

To provide a semiconductor device which can be produced by easier processing steps than a conventional trench lateral power MOSFET of breakdown voltage 80 V, having smaller device pith than a conventional lateral power MOSFET of breakdown voltage less than 80 V and on-resistance per unit area, as well as its manufacturing method.例文帳に追加

従来の耐圧８０Ｖ用のトレンチ横型パワーＭＯＳＦＥＴよりも簡素なプロセス工程で製造でき、かつ従来の８０Ｖよりも低い耐圧用の横型パワーＭＯＳＦＥＴよりもデバイスピッチが小さくて単位面積当たりのオン抵抗が小さいこと。 - 特許庁

To provide a highly reliable semiconductor device capable of preventing the occurrence of a phenomenon (hump characteristics) in which a difference is generated in sub-threshold characteristics by removing a parasitic transistor caused by shapes of a border between an STI and a element region, accompanied by micro-processing and to provide a manufacturing method thereof.例文帳に追加

微細加工に伴うＳＴＩと素子領域の境界の形状に関る寄生トランジスタをなくし、サブスレッシホールド特性に段差ができる現象（ハンプ特性）が発生することを防止する高信頼性の半導体装置及びその製造方法を提供する。 - 特許庁

To reduce the amount of heat required for the processing of a bipolar transistor and reduce the number of manufacturing processes of a semiconductor device having a trench isolation configuration and in which, for example, a SiGe narrow-base type bipolar transistor, the base layer of which is formed of an epitaxial growth layer, is formed.例文帳に追加

トレンチアイソレーション構成を有し、ベース層をエピタキシャル成長層によって形成する例えばＳｉＧｅナロウベース型バイポーラトランジスタが形成される半導体装置を、バイポーラトランジスタに対する熱処理量を軽減し、かつ製造工程数の削減をはかる。 - 特許庁