「semiconductor processing」に関連した英語例文の一覧と使い方(77ページ目) - Weblio英語例文検索

To easily separate a wafer from a support substrate while preventing the cracking of the wafer, after processing the rear face of the wafer in such a state that the support substrate is bonded to the front face of the wafer, in manufacturing a semiconductor device such as an IGBT which has a thin thickness by back-grinding the rear face of the wafer.例文帳に追加

ウエハ裏面をバックグラインドしてデバイス厚の薄いＩＧＢＴ等の半導体素子を製造するにあたり、ウエハ表面に支持基板を接合した状態でウエハ裏面の加工をした後、ウエハが割れるのを防ぎながら、支持基板からウエハを容易に離脱させること。 - 特許庁

Since the Si density in the light shielding film 120 is changed, a stress caused by a thermal strain during anneal processing is absorbed at an area where Si density is low, and thereby is less prone to occur, thus making it possible to prevent the occurrence of cracks in a dielectric or a semiconductor layer that may start from the light shielding film 120.例文帳に追加

遮光膜１２０中のＳｉ濃度を変化させたので、アニール処理の際に熱歪みによる応力が、Ｓｉ濃度の低い部位で吸収されるため、発生し難くなり、遮光膜１２０を起点とする絶縁膜や半導体層に対するクラックの発生を防止することができる。 - 特許庁

In addition, the tape for processing semiconductor wafer includes an adhesive film comprising a base film and the adhesive layer provided on the base film and the adhesive layer provided on the tacky adhesive layer, in which the moisture permeability of the tacky adhesive film is ≤10.0 g/m^2/day.例文帳に追加

また、本発明の半導体ウエハ加工用テープは、基材フィルムと該基材フィルム上に設けられた粘着剤層とからなる粘着フィルムと、粘着剤層上に設けられた接着剤層とを有するウエハ加工用テープであって、粘着フィルムの透湿度が１０．０ｇ／ｍ^２／ｄａｙ以下である。 - 特許庁

Subsequently, the controller 100 controls the heater 16 to heat the inside of the reaction tube 2 to a predetermined temperature, and then controls the MFC control unit to supply ethylene into the heated reaction tube 2 from a processing gas introduction tube 17, so that amorphous carbon films are formed on the semiconductor wafers W.例文帳に追加

そして、制御部１００は、昇温用ヒータ１６を制御して、反応管２内を所定の温度に加熱し、ＭＦＣ制御部を制御して、加熱された反応管２内に処理ガス導入管１７からエチレンを供給することにより、半導体ウエハＷにアモルファスカーボン膜を形成する。 - 特許庁

Before the edge coating film 34 or an edge reinforcing protection film 35 is formed on the resonator edge faces 13, 14, the plasma processing is performed on the front surface of the nitride semiconductor laser bar 10 including at least the resonator edge faces 13, 14, through the use of nitride gas or the mixed gas of the nitride gas with noble gas.例文帳に追加

共振器端面１３、１４上に端面コート膜３４または端面強化保護膜３５を形成する前に、少なくとも共振器端面１３、１４を含む窒化物半導体レーザバー１０の表面を窒素ガスまたは窒素ガスと希ガスの混合ガスによってプラズマ処理する。 - 特許庁

A wiring condition processing section 120 obtains the delay on a virtual wiring length on the basis of arrangement information 220 on the substrate of a semiconductor device, and when the above delay exceeds a reference, information that indicate the duty factor of a wide wiring are obtained and added to path information for the formation of wiring condition information 230.例文帳に追加

配線条件処理部１２０は、半導体素子の基板上の配置情報２２０に基づいて、仮想配線長のディレイ値を求め、これが基準値を越えている場合、幅広配線の使用率を示す情報を求め、パス情報に追加して配線条件情報２３０を作成する。 - 特許庁

To provide a permanent protection hard mask for protecting the dielectric characteristics of a main dielectric layer that has undesired low permittivity of a semiconductor device due to undesired increase in permittivity, undesired increase in current leakage, and a low device yield caused by surface scratch, when a continuous treatment processing is conducted.例文帳に追加

誘電率の不所望な増大による半導体デバイスの不所望な低誘電率，不所望な電流漏洩の増大，および連続処理工程の際の表面スクラッチによる低いデバイス歩留まりを有する主誘電体層の誘電体特性を保護する永久的保護ハードマスクを提供する。 - 特許庁

To shorten test time of an address processing part in an interface circuit and to reduce a price by reducing the development cost of a semiconductor integrated circuit connecting an independent bus connected to a CPU to a time-division bus not connected to the CPU via the interface circuit.例文帳に追加

ＣＰＵに接続されている独立バスと、ＣＰＵに接続されていない時分割バスとをインタフェース回路を介して接続してなる半導体集積回路に関し、インタフェース回路のアドレス処理部の試験時間の短縮化と、開発費用の低減化による価格の低減化を図る。 - 特許庁

As a result, the optimum conditions of the apparatus can be obtained by the simple flow, the object to be processed such as the lead frame or the like can be rapidly and surely operated, and the processing time of the process such as fixing (die bonding) of the semiconductor chip on the lead frame can be reduced.例文帳に追加

その結果、簡易なフローで装置の最適条件を求めることができ、リードフレーム等の処理対象物を迅速かつ的確に動作させることができ、リードフレーム上に半導体チップを固着（ダイボンディング）する等の処理の処理時間を低減することができる。 - 特許庁

To prevent a lowering of throughput caused by a continuation of processing because an operator does not recognize that a conveyance chamber is in contraction operation when an abnormality occurs in the conveyance chamber of an inspection device of manuracturing a semiconductor device so as to perform measures for repair or the like with respect to the abnormality of the conveyance chamber in an early stage.例文帳に追加

半導体装置の製造検査装置の搬送室に異常が生じたとき、オペレータが縮退運転状態であることを知らずに処理が継続されることによるスループットの低下を防止し、搬送室の異常に対する修理等を早期に行うことができるようにする。 - 特許庁

This adhesive film includes a base material film, and a pressure sensitive adhesive layer formed on the base material film, and is used for processing a semiconductor wafer, wherein weight reduction in the pressure sensitive adhesive at a reflow temperature measured by differential thermal analysis is ≤1.5%.例文帳に追加

本発明の粘着フィルムは、基材フィルムと該基材フィルム上に設けられた粘着剤層とからなり、半導体ウエハを加工するために用いる粘着フィルムであって、示差熱分析により測定した、リフロー温度における前記粘着剤層の重量減少が１．５％以下である。 - 特許庁

In cell layout design processing, a design device 11 calculates a signal access rate as a quantification of the number of signal access tracks to form signal lines connecting to the terminals included in a cell, depending on the design of a semiconductor device, and changes the pattern of terminals according to the signal access rate.例文帳に追加

設計装置１１は、セルのレイアウト設計処理において、半導体装置のデザインに応じて、セルに含まれる端子に接続する信号配線を形成するための信号アクセストラック数を定量化した信号アクセス率を算出し、信号アクセス率に従って対応する端子のパターンを変更する。 - 特許庁

A gas supply system for processing a semiconductor substrate includes a plurality of gas supplies 16, 18, and 20, a mixing manifold 30 in which gas from the plurality of gas supplies is mixed together, a plurality of gas supply lines 12 and 14 delivering the mixed gas to different zones in the chamber, and a control valve 34.例文帳に追加

半導体基板処理のためのガス供給システムであって、複数のガス供給部１６，１８，２０と、複数のガス供給部からのガスを混合する混合マニホールド３０と、混合ガスをチャンバー内の異なったゾーンへ送る複数のガス供給ライン１２，１４と、コントロールバルブ３４とを含む。 - 特許庁

This host apparatus 2 is inserted with the card 1 having a nonvolatile semiconductor memory 11, and issues a confirmation command to return information showing whether the card supports completion processing for transferring to a state wherein the stop of power supply from the host apparatus can be received.例文帳に追加

ホスト機器２は、不揮発性半導体メモリ１１を有するカード１を挿入され、ホスト機器からの電源供給の停止を受け付け可能な状態に移行する終了処理をカードがサポートするか否かを示す情報を返送することを命ずる確認コマンドを発行する。 - 特許庁

To provide in a relatively simple way a synthetic quartz glass substrate for semiconductor having a non-penetration hole, groove or level difference which is controlled in shapes such as a size, remained thickness of bottom surface and parallelism highly accurately and stably, and is reduced a shape change of a whole substrate before and after processing.例文帳に追加

比較的簡便な方法でサイズ、底面の残し厚さ、平行度等、形状を高精度に安定的に制御され、加工を施す前後の基板全体の形状変化を抑えた、非貫通の穴、溝又は段差を有する半導体用合成石英ガラス基板の製造方法を提供する。 - 特許庁

Such glass does not release any semiconductor poison such as iron, arsenic and boron, can be used for high temperature processing, and especially, is suitable for application to Cd-Te-photovoltaic power generation, application to CIS-photovoltaic power generation, or application to CIGS-photovoltaic power generation.例文帳に追加

これらガラスは、半導体毒、例えば鉄、ヒ素及びホウ素を放出することなく、高温処理に使用することができ、かつとりわけＣｄ−Ｔｅ−太陽光発電適用もしくはＣＩＳ−太陽光発電適用ないしはＣＩＧＳ−太陽光発電適用に適当である。 - 特許庁

When the amorphous Si layer 142A and a microcrystalline Si layer 142B of the semiconductor layer 14 in a solar cell element 100 of a thin film solar cell are formed by plasma CVD, processing conditions are switched while sustaining excitation of plasma.例文帳に追加

本発明のある態様においては、薄膜太陽電池の太陽電池素子１００の半導体層１４のアモルファスＳｉ層１４２Ａと微結晶Ｓｉ層１４２ＢとをプラズマＣＶＤ法によって形成する際に、プラズマの励起を継続しながら処理条件の切り替えが行われる。 - 特許庁

To provide a substrate processing method capable of giving a high quality-polished surface where a metal layer is efficiently removed and the generation of defects in polishing such as a metal residue, dishing, and erosion are suppressed in manufacturing a semiconductor device formed of wiring materials such as metals of copper, copper alloy and the like.例文帳に追加

銅または銅合金等の金属を配線材料とする半導体装置の製造において、金属層が効率的に除去され、かつ金属残り、ディッシング、エロージョン等の研磨不良の発生が抑制された高品位の被研磨面を与えることができる、基板処理方法を提供する。 - 特許庁

A plurality of operations including the start and end of processes of a manufacturing device which manufactures the semiconductor device, the start and end of device transfer between processing chambers into the manufacturing device or to other manufacturing devices, and suspension during the device transfer or in and out actions of storage are regarded as events.例文帳に追加

半導体デバイスを製造する製造装置の処理の開始と終了、当該製造装置内の処理室間あるいは他の製造装置へのデバイス移送の開始と終了、前記デバイス移送の途中の待機または保管のインとアウトを含む複数の動作の各動作をイベントとする。 - 特許庁

In a disc-shaped semiconductor wafer 10, the outer circumference edge of which has been subjected to chamfering processing, in order to prevent the occurrence of a crack and a chip on a wafer end face 11 in grinding the rear face, more than one crack and chip prevention grooves 12 are provided along the entire circumference of the wafer end face 11 in the circumference direction.例文帳に追加

外周縁部に面取加工を施した円盤状の半導体ウェハ１０において、裏面研削の際にウェハ端面１１における割れや欠けの発生を防止すべく、ウェハ端面１１の周方向に１周に亘って１箇所以上の割れ欠け防止溝１２を設けたものである。 - 特許庁

In a semiconductor LSI 100 that sequentially performs predetermined processing on data input successively, a host CPU 110, a plurality of sequencers and a data engine 190 are connected in a hierarchical manner with the host CPU 110 at top and the data engine at 190 bottom.例文帳に追加

継続的に入力されるデータに対して所定の処理を順次行う半導体ＬＳＩ１００において、ホストＣＰＵ１１０、複数のシーケンサ、データエンジン１９０は、ホストＣＰＵ１１０とデータエンジン１９０を夫々最上段と最下段にして階層的に接続されている。 - 特許庁

The read information includes information indicating specifications of a nonvolatile storage device, and the nonvolatile storage device is capable of outputting information indicating specifications of the nonvolatile storage device in a format according with a semiconductor processing apparatus connected to the outside.例文帳に追加

上記読み出された情報には上記不揮発性記憶装置の仕様を示す情報が含まれており、上記不揮発性記憶装置は外部に接続される半導体処理装置に応じた形式で上記不揮発性記憶装置の仕様を示す情報を出力可能である。 - 特許庁

To provide an adhesive sheet which has an excellent expanding property and high resistance against chipping in a wafer processing step to simplify the step and reduce the cost in a semiconductor assembling step, and to provide a die attach film which can be used as a die attach film in an IC chip bonding step.例文帳に追加

半導体組立工程に際して、工程簡略化及びコスト削減のためウェハー加工工程では、優れたエキスパンド性を示し、かつ耐チッピング特性に優れた粘着シートを提供し、ＩＣチップ接着工程でダイアタッチフィルムとして使用できるダイアタッチフィルムを提供する。 - 特許庁

To provide a method of manufacturing a multilayer wiring board, by which an adhesion between an insulating layer and a conductor circuit in the multilayer wiring board to carry out a face-down packaging of a semiconductor chip can be improved, a peeling between the conductor circuit and the insulating layer during a processing process can be reduced, and a fine wiring can be formed.例文帳に追加

半導体チップをフェイスダウン実装するための多層配線板における絶縁層と導体回路の密着性を向上させ、加工工程中の導体回路と絶縁層の剥離を低減し、微細配線を形成きる多層配線板の製造方法を提供する。 - 特許庁

This corrosion-resistant material is a material exposed to plasma in manufacturing a semiconductor and a polyimide substrate and in plasma- processing liquid crystal, and is made of a base material such as ceramic, glass, metal, or metal base composite material and a magnesium oxide film arranged on the surface of the base material to improve its corrosion resistance.例文帳に追加

プラズマに曝される半導体製造、ポリイミド基板製造、液晶プラズマ処理等の部材を、セラミックス、ガラス、金属あるいは金属基複合材料からなる基材とその基材表面に配向したマグネシウム酸化物膜とにより構成することによって部材の耐蝕性を向上する。 - 特許庁

This method for processing the semiconductor wafer, wherein a chambering step, lapping step, an etching step, and a mirror surface polishing step are performed, is characterized in that, in the etching step, an acid-etching is performed after an alkali etching, in which acid-etching is performed with acid-etching liquid consisting of hydrogen fluoride, nitric acid, phosphoric acid, and water.例文帳に追加

面取り工程、ラッピング工程、エッチング工程、鏡面研磨工程を施す半導体ウエーハの加工方法において、エッチング工程をアルカリエッチングの後、酸エッチングを行うものとし、その際、酸エッチングをフッ酸、硝酸、リン酸、水からなる酸エッチング液で行う半導体ウエーハの加工方法。 - 特許庁

To provide a probe pin for semiconductor device inspection which can realize low-cost manufacturing and a significant shortening of a processing period by preventing defects of soldering by residual resin at soldering of the probe pin to a probe card, and by not using an expensive insulated tube.例文帳に追加

プローブピンをプローブカードに半田付けする際の残留樹脂による半田付けの不良を防止し、高価な絶縁チューブを使用しないことにより、低廉な製作コストと作業工程時間の大幅な短縮を実現することができる半導体装置検査用プローブピンを提供すること。 - 特許庁

To provide a substrate processing apparatus, a method of manufacturing a semiconductor device, and a method of confirming an operation of a liquid flowrate control device.例文帳に追加

液体流量制御装置の初期調整の際に不具合が発覚した場合の作業を軽減すると共に、液体原料が残留したことによる汚染を防止できる基板処理装置及び半導体装置の製造方法及び液体流量制御装置の動作確認方法を提供する。 - 特許庁

In the image processor 1, a reset control circuit 12 allows a starting operation of a built-in CPU 11 to wait until a bus control circuit 14 acquires starting information required for starting the semiconductor integrated circuit 10 for mounting the built-in CPU 11 and performing prescribed operation processing at startup.例文帳に追加

画像処理装置１は、起動時、バス制御回路１４が内蔵ＣＰＵ１１を搭載し所定の動作処理を行う半導体集積回路１０を起動させるのに必要な起動情報を取得するまで、リセット制御回路１２が、内蔵ＣＰＵ１１の起動動作を待たせている。 - 特許庁

To provide a semiconductor integrated circuit capable of removing complexity by software processing in setting/releasing the overwriting protection of data by DMA transfer, and easily preventing and analyzing generation of abnormal images caused by erroneously controlled DMAC by software.例文帳に追加

ＤＭＡ転送によるデータの上書き防止の設定／解除について、ソフトウェア処理による煩雑さを無くすとともに、ソフトウェアによって誤った制御をされたＤＭＡＣが原因で発生する異常画像の発生防止と解析を容易に行うことができる半導体集積回路を提供する。 - 特許庁

The control part 100 controls the heating heater 16 to heat the inside of the reaction tube 2 to a predetermined temperature, and controls the MFC control part to supply ethylene into the heated reaction tube 2 from a processing gas introduction tube 17, whereby an amorphous carbon film is formed on the semiconductor wafer W.例文帳に追加

そして、制御部１００は、昇温用ヒータ１６を制御して、反応管２内を所定の温度に加熱し、ＭＦＣ制御部を制御して、加熱された反応管２内に処理ガス導入管１７からエチレンを供給することにより、半導体ウエハＷにアモルファスカーボン膜を形成する。 - 特許庁

To provide a flexible multi-layer circuit substrate that is prepared by using a polyimide film remarkably improving adhesion reliability after an environment test such as PCT and a cold shock test, and can be used for the interposer of a semiconductor package dealing with minute processing for high density.例文帳に追加

ＰＣＴや冷熱衝撃試験などの環境試験後における接着信頼性が著しく改善されたポリイミドフィルムを用いて作成され、高密度化のための微細加工に対応可能な半導体パッケージのインターポーザーにも用いることができるフレキシブルな多層回路基板を提供する。 - 特許庁

The process for fabricating a semiconductor device comprises steps of: forming a silicon oxide film 3a on the surface of a silicon substrate 1 by processing the surface of a silicon substrate 1 with ozone gas solution; and forming a high-permittivity insulating film 36 on the silicon oxide film 3a.例文帳に追加

本発明に係る半導体装置の製造方法は、シリコン基板１の表面をオゾンガス溶解液で処理することにより、シリコン基板１の表面にシリコン酸化膜３ａを形成する工程と、シリコン酸化膜３ａ上に高誘電率絶縁膜３ｂを形成する工程とを具備する。 - 特許庁

To provide a wiring layout device for a semiconductor integrated circuit for reducing fluctuation in a wiring pattern dimension due to processing, improving accuracy of delay analysis in a layout design step, and facilitating attainment of a target operation frequency of a circuit.例文帳に追加

ダミー配線を極力付加することなく、加工による配線パターン寸法変動を抑制し、レイアウト設計段階で遅延解析をより正確にし、回路の目標動作周波数達成を容易化する半導体集積回路の配線レイアウト装置を提供することを目的とする。 - 特許庁

To provide a plasma resistant ceramic member having excellent corrosion resistance against a halogen-based corrosive gas and plasma thereof and easily controllable electrical resistivity and being suitably used as a semiconductor, a liqud crystal manufacture apparatus or the like, particularly a member for a plasma processing apparatus such as an electrostatic chuck.例文帳に追加

ハロゲン系腐食性ガスおよびそのプラズマに対する耐食性に優れ、かつ、体積抵抗率を容易に制御可能であり、半導体・液晶製造装置等、特に、静電チャック等のプラズマ処理装置用の部材として好適に使用することができる耐プラズマ性セラミックス部材を提供する。 - 特許庁

This imaging apparatus includes: an imaging area where a plurality of pixels having a plurality of photoelectric conversion sections in a depth direction of a semiconductor are arranged; and a signal processing means for correcting colors of signals from a plurality of pixels in the imaging area by using different color correction coefficients.例文帳に追加

半導体の深さ方向に複数の光電変換部を有する画素を複数配列した撮像領域と、前記撮像領域中の、複数の画素からの信号に対して、異なる色補正係数を用いて色補正を行う信号処理手段とを有する撮像装置を提供する。 - 特許庁

To provide a semiconductor device capable of improving coverage property and shorten the time of data processing of a wiring pattern even when a via hole whose aspect ratio exceeds 1 is formed in an insulating film and a film for flattening on an insulating film in a multilayer film wiring structure.例文帳に追加

多層膜配線構造において絶縁層および絶縁層上の平坦化用の膜にアスペクト比が１を超えるビアホールを形成する場合であってもカバレッジ性の向上を図ることができ、配線パターンのデータ処理の時間を短縮化することができる半導体装置を提供する。 - 特許庁

A shaping amplifier 12B connected with a wiring 14 to each first conductor member provided to the 4 semiconductor detectors 1 in a row performs waveform shaping processing with a shaping time shorter than the shaping time of the shaping amplifier 12A connected with wiring 13 to the second conductor.例文帳に追加

列内の４個の半導体検出器１に設けられる各第１導電部材と配線１４で接続されるシェイピングアンプ１２Ｂは、第２導電部材に配線１３で接続されるシェイピングアンプ１２Ａのシェイピングタイムよりも短いシェイピングタイムで波形整形処理を行う。 - 特許庁

To provide a gas jetting mechanism for uniformly jetting gas even for a comparatively wide plane and also provide a substrate processing apparatus for uniformly jetting a gas such as the gas mixing hexamethyldisilane to a semiconductor wafer and a substrate such as glass substrate by utilizing the gas jetting mechanism.例文帳に追加

比較的広い面に対しても均一に気体を噴射させることのできる気体噴出機構、および、この気体噴出機構を利用して、半導体ウェーハやガラス基板のような基板に、ヘキサメチルジシラン混入ガス等の気体を均一に噴射、処理することのできる基板処理装置を提供する。 - 特許庁

In the load port 2 which becomes an interface when wafers are supplied to a semiconductor processing device 3, a sliding mechanism which slides in the direction perpendicular to a carrier transporting direction is provided on a carrier base CB which transports a carrier housing wafers toward the pod opener 22 which automatically opens/closes the carrier.例文帳に追加

半導体プロセス装置３にウェハを供給する際のインターフェイスであるロードポート２において、ウェハを格納するキャリアを自動で開閉する機構であるポッドオープナー２２にむけてキャリアを搬送するキャリアベースＣＢに、搬送方向と直交する方向にスライドするスライド機構を備える。 - 特許庁

In a semiconductor processing adhesive sheet having at least a base material layer and an adhesive layer, a displacement amount in a holding power test (in conformity with JIS Z0237, a shearing load: 1 kg, a measurement time period: 30 min) is 100 μm or more and 800 μm or less.例文帳に追加

少なくとも基材層と粘着層とを有する半導体加工用粘着シートであって、保持力試験（ＪＩＳＺ０２３７準拠、せん断荷重：１ｋｇ、測定時間：３０ｍｉｎ）における変位量が１００μｍ以上８００μｍ以下である半導体加工用粘着シート。 - 特許庁

To improve an image processing speed, and realize concurrent operations in a screen, easiness in manufacturing process simultaneously with improvement in image quality, improvement of manufacturing yield, and suppression of current consumption for simultaneously driving all pixels or many pixels in a semiconductor module provided with a MOS solid-state imaging device.例文帳に追加

ＭＯＳ型固体撮像装置を備えた半導体モジュールにおいて、画像処理スピードの向上、画面内の同時性の実現、画質向上と同時に、製造プロセスの容易化、歩留り向上を図り、また全画素または多数画素を同時に駆動するときの消費電流の抑制を可能にする。 - 特許庁

A monitoring device 1 includes: a sensor 2; an interface 3 to which the sensor 2 is connected, and which comprises an oscillator using a wide band gap semiconductor; and an arithmetic unit 4 arranged separately from the interface 3, and processing an oscillation signal output from the interface 3.例文帳に追加

本発明のモニタリング装置１は、センサ２と、このセンサ２が接続され且つワイドバンドギャップ半導体を使用した発振器を備えたインタフェース３と、インターフェース３とは別に配置され且つインターフェース３から出力された発振信号を処理する演算装置４とを備えている。 - 特許庁

To provide a small and inexpensive imaging system in which an image processing clock advantageous for taking measures against EMI can be generated at a correct timing at the time of drive controlling a semiconductor laser for the imaging system comprising an optical scanning means performing deflection scanning of a photosensitive body with laser light.例文帳に追加

感光体に対しレーザ光を偏向走査させる走査光学手段を備えた画像形成装置用の半導体レーザ等を駆動制御する上で、低廉・小型な構成でＥＭＩ対策上も有利な画像処理クロックを適正なタイミングで生成できる画像形成装置を提供する。 - 特許庁

To provide a method and an apparatus for accurately measuring the trial of the cuff of a fine pattern, and also to provide a semiconductor device manufacturing control system for deciding the processing accuracy on the basis of shape information, such as the height of pattern, tapering angle, amount of trail, and roughness.例文帳に追加

微細パターンのボトム部の裾引き形状を正確に計測する方法および計測装置を提供するとともに、パターン高さ、テーパー角、裾引き量およびラフネス等の形状情報に基づいて加工精度を判定する半導体デバイスの製造管理システムを提供する。 - 特許庁