「semiconductor processing」に関連した英語例文の一覧と使い方(77ページ目) - Weblio英語例文検索

When the amorphous Si layer 142A and a microcrystalline Si layer 142B of the semiconductor layer 14 in a solar cell element 100 of a thin film solar cell are formed by plasma CVD, processing conditions are switched while sustaining excitation of plasma.例文帳に追加

本発明のある態様においては、薄膜太陽電池の太陽電池素子１００の半導体層１４のアモルファスＳｉ層１４２Ａと微結晶Ｓｉ層１４２ＢとをプラズマＣＶＤ法によって形成する際に、プラズマの励起を継続しながら処理条件の切り替えが行われる。 - 特許庁

To provide a probe pin for semiconductor device inspection which can realize low-cost manufacturing and a significant shortening of a processing period by preventing defects of soldering by residual resin at soldering of the probe pin to a probe card, and by not using an expensive insulated tube.例文帳に追加

プローブピンをプローブカードに半田付けする際の残留樹脂による半田付けの不良を防止し、高価な絶縁チューブを使用しないことにより、低廉な製作コストと作業工程時間の大幅な短縮を実現することができる半導体装置検査用プローブピンを提供すること。 - 特許庁

To provide a substrate processing apparatus, a method of manufacturing a semiconductor device, and a method of confirming an operation of a liquid flowrate control device.例文帳に追加

液体流量制御装置の初期調整の際に不具合が発覚した場合の作業を軽減すると共に、液体原料が残留したことによる汚染を防止できる基板処理装置及び半導体装置の製造方法及び液体流量制御装置の動作確認方法を提供する。 - 特許庁

In the image processor 1, a reset control circuit 12 allows a starting operation of a built-in CPU 11 to wait until a bus control circuit 14 acquires starting information required for starting the semiconductor integrated circuit 10 for mounting the built-in CPU 11 and performing prescribed operation processing at startup.例文帳に追加

画像処理装置１は、起動時、バス制御回路１４が内蔵ＣＰＵ１１を搭載し所定の動作処理を行う半導体集積回路１０を起動させるのに必要な起動情報を取得するまで、リセット制御回路１２が、内蔵ＣＰＵ１１の起動動作を待たせている。 - 特許庁

To provide a semiconductor integrated circuit capable of removing complexity by software processing in setting/releasing the overwriting protection of data by DMA transfer, and easily preventing and analyzing generation of abnormal images caused by erroneously controlled DMAC by software.例文帳に追加

ＤＭＡ転送によるデータの上書き防止の設定／解除について、ソフトウェア処理による煩雑さを無くすとともに、ソフトウェアによって誤った制御をされたＤＭＡＣが原因で発生する異常画像の発生防止と解析を容易に行うことができる半導体集積回路を提供する。 - 特許庁

The control part 100 controls the heating heater 16 to heat the inside of the reaction tube 2 to a predetermined temperature, and controls the MFC control part to supply ethylene into the heated reaction tube 2 from a processing gas introduction tube 17, whereby an amorphous carbon film is formed on the semiconductor wafer W.例文帳に追加

そして、制御部１００は、昇温用ヒータ１６を制御して、反応管２内を所定の温度に加熱し、ＭＦＣ制御部を制御して、加熱された反応管２内に処理ガス導入管１７からエチレンを供給することにより、半導体ウエハＷにアモルファスカーボン膜を形成する。 - 特許庁

A single-crystal Si substrate 10 subjected to plasma processing for surface activation is bonded to a quartz substrate 20 at low temperature, external impact is given to it, and a silicon film is mechanically peeled from the bulk of a single-crystal silicon, thus obtaining a semiconductor substrate (SOI substrate) with a silicon film (SOI film) 12.例文帳に追加

プラズマ処理して表面活性化させた単結晶Ｓｉ基板１０と石英基板２０を低温で貼り合わせ、これに外部衝撃を付与して単結晶シリコンのバルクからシリコン膜を機械的に剥離してシリコン膜（ＳＯＩ膜）１２を備えた半導体基板（ＳＯＩ基板）を得る。 - 特許庁

A semiconductor wafer 102 is subjected to nitrogen plasma processing either after a step of forming a resist pattern 19 on an interlayer dielectric 18 and thereafter dry-etching the interlayer dielectric 18 or after a step of further dry-etching a stressor SiN film 17 with the resist pattern 19 removed therefrom.例文帳に追加

層間絶縁膜１８にレジストパターン１９を設けたうえで層間絶縁膜１８をドライエッチングする工程の後と、レジストパターン１９を除去した状態のストレッサーＳｉＮ膜１７をさらにドライエッチングする工程の後とのうちのいずれかの時点で、半導体ウェーハ１０２を窒素プラズマ処理する。 - 特許庁

The data processing unit comprises semiconductor treatment equipment 1 that performs treatment to a wafer, a data collection unit 2 that collects treatment data generated by the treatment, and a data copy unit 4a that extracts, the treatment data collected in the data collection unit and creates a copy of the treatment data.例文帳に追加

ウエハに加工処理を施す半導体処理装置１と、前記加工処理に伴い生成される処理データを収集するデータ収集装置２と、前記データ収集装置に収集した前記処理データを抽出して前記処理データの複製を作成するデータ複製装置４ａを備えた。 - 特許庁

To provide a semiconductor manufacturing apparatus, which is provided with a reaction chamber processing a substrate and an exhaust pump for exhausting the reaction chamber and in which the down time of the device is shortened, device managing cost is reduced, and the life time of the exhaust pump is improved.例文帳に追加

基板を処理する反応室と前記反応室内を排気する排気ポンプとを備えた半導体製造装置において、装置のダウンタイムの短縮と装置運営コストの低減と排気ポンプの寿命向上とを可能とする半導体製造装置を提供すること。 - 特許庁

In the protective sheet for processing semiconductor wafers that comprises the base film and the adhesive layer laminated on the base film, the base film characteristically has 3-150 grams of the repulsion force, when the base material 20 mm wide is bent to 3.0 mm radius of curvature.例文帳に追加

基材フィルム上に粘着層が積層されている半導体ウエハ加工用保護シートにおいて、基材フィルムが、幅２０ｍｍで曲率半径３．０ｍｍにおり曲げられた時の反発力が３ｇ以上１５０ｇ以内であることを特徴とする半導体ウエハ加工用保護シート。 - 特許庁

The layout verification apparatus includes: a voltage potential recognition processing section that recognizes the voltage potential of a conductive layer based on graphic data of a layout; and a reference verification section of voltage potential dependence design that verifies the layout of the semiconductor apparatus based on the recognized potential of the conductive layer.例文帳に追加

本発明の一態様は、レイアウトの図形データに基づいて、導電層の電位を認識する電位認識処理部と、認識された前記導電層の電位に基づいて、前記半導体装置のレイアウトを検証する電位依存設計基準検証部とを備えたレイアウト検証装置である。 - 特許庁

Processing gas flows into the main pipe part 16 of a nozzle 15 in a reaction tube 11 flows into a plurality of forward end pipe parts 17 branched at a right angle from the main pipe part 16 and ejected horizontally from an ejection port 17a toward a semiconductor wafer 12.例文帳に追加

処理ガスは、反応管１１内のノズル１５の主管部１６に流入し、さらに、この主管部１６から直角に屈曲するように分岐する複数の先端管部１７に流入して、噴射口１７ａから半導体ウェーハ１２に向けて水平に噴出される。 - 特許庁

To easily separate a wafer from a support substrate while preventing the cracking of the wafer, after processing the rear face of the wafer in such a state that the support substrate is bonded to the front face of the wafer, in manufacturing a semiconductor device such as an IGBT which has a thin thickness by back-grinding the rear face of the wafer.例文帳に追加

ウエハ裏面をバックグラインドしてデバイス厚の薄いＩＧＢＴ等の半導体素子を製造するにあたり、ウエハ表面に支持基板を接合した状態でウエハ裏面の加工をした後、ウエハが割れるのを防ぎながら、支持基板からウエハを容易に離脱させること。 - 特許庁

Since the Si density in the light shielding film 120 is changed, a stress caused by a thermal strain during anneal processing is absorbed at an area where Si density is low, and thereby is less prone to occur, thus making it possible to prevent the occurrence of cracks in a dielectric or a semiconductor layer that may start from the light shielding film 120.例文帳に追加

遮光膜１２０中のＳｉ濃度を変化させたので、アニール処理の際に熱歪みによる応力が、Ｓｉ濃度の低い部位で吸収されるため、発生し難くなり、遮光膜１２０を起点とする絶縁膜や半導体層に対するクラックの発生を防止することができる。 - 特許庁

To provide a flexible multi-layer circuit substrate that is prepared by using a polyimide film remarkably improving adhesion reliability after an environment test such as PCT and a cold shock test, and can be used for the interposer of a semiconductor package dealing with minute processing for high density.例文帳に追加

ＰＣＴや冷熱衝撃試験などの環境試験後における接着信頼性が著しく改善されたポリイミドフィルムを用いて作成され、高密度化のための微細加工に対応可能な半導体パッケージのインターポーザーにも用いることができるフレキシブルな多層回路基板を提供する。 - 特許庁

The process for fabricating a semiconductor device comprises steps of: forming a silicon oxide film 3a on the surface of a silicon substrate 1 by processing the surface of a silicon substrate 1 with ozone gas solution; and forming a high-permittivity insulating film 36 on the silicon oxide film 3a.例文帳に追加

本発明に係る半導体装置の製造方法は、シリコン基板１の表面をオゾンガス溶解液で処理することにより、シリコン基板１の表面にシリコン酸化膜３ａを形成する工程と、シリコン酸化膜３ａ上に高誘電率絶縁膜３ｂを形成する工程とを具備する。 - 特許庁

To provide a wiring layout device for a semiconductor integrated circuit for reducing fluctuation in a wiring pattern dimension due to processing, improving accuracy of delay analysis in a layout design step, and facilitating attainment of a target operation frequency of a circuit.例文帳に追加

ダミー配線を極力付加することなく、加工による配線パターン寸法変動を抑制し、レイアウト設計段階で遅延解析をより正確にし、回路の目標動作周波数達成を容易化する半導体集積回路の配線レイアウト装置を提供することを目的とする。 - 特許庁

To provide a plasma resistant ceramic member having excellent corrosion resistance against a halogen-based corrosive gas and plasma thereof and easily controllable electrical resistivity and being suitably used as a semiconductor, a liqud crystal manufacture apparatus or the like, particularly a member for a plasma processing apparatus such as an electrostatic chuck.例文帳に追加

ハロゲン系腐食性ガスおよびそのプラズマに対する耐食性に優れ、かつ、体積抵抗率を容易に制御可能であり、半導体・液晶製造装置等、特に、静電チャック等のプラズマ処理装置用の部材として好適に使用することができる耐プラズマ性セラミックス部材を提供する。 - 特許庁

This imaging apparatus includes: an imaging area where a plurality of pixels having a plurality of photoelectric conversion sections in a depth direction of a semiconductor are arranged; and a signal processing means for correcting colors of signals from a plurality of pixels in the imaging area by using different color correction coefficients.例文帳に追加

半導体の深さ方向に複数の光電変換部を有する画素を複数配列した撮像領域と、前記撮像領域中の、複数の画素からの信号に対して、異なる色補正係数を用いて色補正を行う信号処理手段とを有する撮像装置を提供する。 - 特許庁

This adhesive film includes a base material film, and a pressure sensitive adhesive layer formed on the base material film, and is used for processing a semiconductor wafer, wherein weight reduction in the pressure sensitive adhesive at a reflow temperature measured by differential thermal analysis is ≤1.5%.例文帳に追加

本発明の粘着フィルムは、基材フィルムと該基材フィルム上に設けられた粘着剤層とからなり、半導体ウエハを加工するために用いる粘着フィルムであって、示差熱分析により測定した、リフロー温度における前記粘着剤層の重量減少が１．５％以下である。 - 特許庁

In cell layout design processing, a design device 11 calculates a signal access rate as a quantification of the number of signal access tracks to form signal lines connecting to the terminals included in a cell, depending on the design of a semiconductor device, and changes the pattern of terminals according to the signal access rate.例文帳に追加

設計装置１１は、セルのレイアウト設計処理において、半導体装置のデザインに応じて、セルに含まれる端子に接続する信号配線を形成するための信号アクセストラック数を定量化した信号アクセス率を算出し、信号アクセス率に従って対応する端子のパターンを変更する。 - 特許庁

A gas supply system for processing a semiconductor substrate includes a plurality of gas supplies 16, 18, and 20, a mixing manifold 30 in which gas from the plurality of gas supplies is mixed together, a plurality of gas supply lines 12 and 14 delivering the mixed gas to different zones in the chamber, and a control valve 34.例文帳に追加

半導体基板処理のためのガス供給システムであって、複数のガス供給部１６，１８，２０と、複数のガス供給部からのガスを混合する混合マニホールド３０と、混合ガスをチャンバー内の異なったゾーンへ送る複数のガス供給ライン１２，１４と、コントロールバルブ３４とを含む。 - 特許庁

To prevent a lowering of throughput caused by a continuation of processing because an operator does not recognize that a conveyance chamber is in contraction operation when an abnormality occurs in the conveyance chamber of an inspection device of manuracturing a semiconductor device so as to perform measures for repair or the like with respect to the abnormality of the conveyance chamber in an early stage.例文帳に追加

半導体装置の製造検査装置の搬送室に異常が生じたとき、オペレータが縮退運転状態であることを知らずに処理が継続されることによるスループットの低下を防止し、搬送室の異常に対する修理等を早期に行うことができるようにする。 - 特許庁

This host apparatus 2 is inserted with the card 1 having a nonvolatile semiconductor memory 11, and issues a confirmation command to return information showing whether the card supports completion processing for transferring to a state wherein the stop of power supply from the host apparatus can be received.例文帳に追加

ホスト機器２は、不揮発性半導体メモリ１１を有するカード１を挿入され、ホスト機器からの電源供給の停止を受け付け可能な状態に移行する終了処理をカードがサポートするか否かを示す情報を返送することを命ずる確認コマンドを発行する。 - 特許庁

To provide in a relatively simple way a synthetic quartz glass substrate for semiconductor having a non-penetration hole, groove or level difference which is controlled in shapes such as a size, remained thickness of bottom surface and parallelism highly accurately and stably, and is reduced a shape change of a whole substrate before and after processing.例文帳に追加

比較的簡便な方法でサイズ、底面の残し厚さ、平行度等、形状を高精度に安定的に制御され、加工を施す前後の基板全体の形状変化を抑えた、非貫通の穴、溝又は段差を有する半導体用合成石英ガラス基板の製造方法を提供する。 - 特許庁

Such glass does not release any semiconductor poison such as iron, arsenic and boron, can be used for high temperature processing, and especially, is suitable for application to Cd-Te-photovoltaic power generation, application to CIS-photovoltaic power generation, or application to CIGS-photovoltaic power generation.例文帳に追加

これらガラスは、半導体毒、例えば鉄、ヒ素及びホウ素を放出することなく、高温処理に使用することができ、かつとりわけＣｄ−Ｔｅ−太陽光発電適用もしくはＣＩＳ−太陽光発電適用ないしはＣＩＧＳ−太陽光発電適用に適当である。 - 特許庁

The semiconductor device discriminates optical disk apparatuses deviating from the target evaluation quality based on the input evaluation data, and performs a processing for selecting an optical disk apparatus to be a candidate for adjusting light strategy based on the discrimination result.例文帳に追加

そして、前記半導体装置は、入力した前記評価データに基づいて、目標とする評価品質から逸脱した光ディスク装置を判別し、判別結果に基づいてライトストラテジーを調整するための候補となる光ディスク装置を選定するための処理を実行する。 - 特許庁

As a result, the optimum conditions of the apparatus can be obtained by the simple flow, the object to be processed such as the lead frame or the like can be rapidly and surely operated, and the processing time of the process such as fixing (die bonding) of the semiconductor chip on the lead frame can be reduced.例文帳に追加

その結果、簡易なフローで装置の最適条件を求めることができ、リードフレーム等の処理対象物を迅速かつ的確に動作させることができ、リードフレーム上に半導体チップを固着（ダイボンディング）する等の処理の処理時間を低減することができる。 - 特許庁

To obtain a polishing composition for use in CMP (chemical mechanical polishing) processing for semiconductor devices each having copper film and a tantalum compound, having such high selectivity that the polishing rate of copper is high but that of the tantalum compound is low, and also affording high smoothness of the surface of the copper film.例文帳に追加

銅膜とタンタル化合物を有する半導体デバイスのＣＭＰ加工プロセスにおいて、銅の研磨レートは大きいがタンタル化合物の研磨レートが小さいという選択性の高い研磨用組成物であり、銅膜表面の平滑性にも優れたＣＭＰ加工用の研磨用組成物を提供する。 - 特許庁

The transistor active regions of NPN transistors 10, 12 and semiconductor devices constituting other signal processing circuits are integrated in the same high-tension floating block 19, by adopting a band gap circuit using the NPN transistors 10, 12 to the collectors, of which the power supply is each connected.例文帳に追加

コレクタに電源電圧が接続されるＮＰＮトランジスタ１０，１２を用いたバンドギャップ回路を採用して、ＮＰＮトランジスタ１０，１２のトランジスタ活性領域と、その他の信号処理回路を構成する半導体素子とを、同じ高電圧フローティングブロック１９内に集積化する。 - 特許庁

To provide a method of manufacturing a compound semiconductor which can accelerate the etch rate of even an SiC wafer which requires a high processing temperature, can process a via hole into a rectangular cross-sectional shape with a vertical side wall without extremely thinning the SiC wafer, and allows easy handling of wafers.例文帳に追加

必要とする加工温度が高いＳｉＣウエハでもエッチング速度を早くすることができ、しかもＳｉＣウエハを極度に薄板化せずにバイアホールの断面を側壁が垂直な矩形状に加工でき、ウエハのハンドリングが容易な化合物半導体の製造方法を得る。 - 特許庁

To provide a method for manufacturing chip electronic components such as semiconductor chips at a high yield ratio, at a low cost and with a high degree of reliability while taking full advantage of processing of a wafer as a unit even when most advanced LSIs or bare chips are acquired, and to provide a method for manufacturing dummy wafers used in the process.例文帳に追加

ウェーハ一括処理の特徴を生かしつつ、最先端のＬＳＩやベアチップで入手した場合でも、高歩留り、低コストにして信頼性良く半導体チップ等のチップ状電子部品を製造する方法、及びその際に用いる疑似ウェーハの製造方法を提供すること。 - 特許庁

To provide a remover for multistage processing which safely and efficiently removes an etching residue in a short time that is formed in the forming process of a semiconductor multi-layer wiring structure and a display panel such as a liquid crystal panel, and to provide a stripping method using the remover.例文帳に追加

半導体多層配線構造や液晶パネルなどの表示パネルの配線構造形成工程において形成されるエッチング残渣物を安全に、かつ短時間に効率的に除去することのできる多段階処理用剥離液およびこれを用いた剥離方法を提供する。 - 特許庁

To provide a method for manufacturing a semiconductor device having a memory cell of a floating gate structure which can form a silicon nitride film without involving reduction in yield while suppressing fluctuations in transistor threshold voltage as an etching stop layer for the processing of a bottom borderless contact on a control gate electrode.例文帳に追加

浮遊ゲート構造のメモリセルを備えてなる半導体装置において、制御ゲート電極上にボトムボーダレスコンタクト加工用のエッチングストップ層として、トランジスタの閾値電圧変動を抑制しつつ、歩留りの低下を伴わずに窒化珪素膜を形成できる半導体装置の製造方法を提供する。 - 特許庁

To provide a pipeline mechanism that has a refittable structure and ease of fitting, can maintain high airtightness, and has a small amount of flow obstacle, for use in fluid industry, such as liquid transport semiconductor manufacture, medical/drug manufacture, food processing, and chemical industry.例文帳に追加

液体移送の半導体製造や医療・医薬品製造、食品加工、化学工業等の流体産業界では管路機構とは、再装着が可能の構造と装着の容易性を具備した管路機構で、かつ高気密性も維持可能なの流量障害が少ない管路機構が求められる。 - 特許庁

To provide a semiconductor device capable of improving coverage property and shorten the time of data processing of a wiring pattern even when a via hole whose aspect ratio exceeds 1 is formed in an insulating film and a film for flattening on an insulating film in a multilayer film wiring structure.例文帳に追加

多層膜配線構造において絶縁層および絶縁層上の平坦化用の膜にアスペクト比が１を超えるビアホールを形成する場合であってもカバレッジ性の向上を図ることができ、配線パターンのデータ処理の時間を短縮化することができる半導体装置を提供する。 - 特許庁

A shaping amplifier 12B connected with a wiring 14 to each first conductor member provided to the 4 semiconductor detectors 1 in a row performs waveform shaping processing with a shaping time shorter than the shaping time of the shaping amplifier 12A connected with wiring 13 to the second conductor.例文帳に追加

列内の４個の半導体検出器１に設けられる各第１導電部材と配線１４で接続されるシェイピングアンプ１２Ｂは、第２導電部材に配線１３で接続されるシェイピングアンプ１２Ａのシェイピングタイムよりも短いシェイピングタイムで波形整形処理を行う。 - 特許庁

To increases inductor characteristics and reliability by eliminating residue and defect of shape of wiring made of Al or the like, and further to shorten processing time by avoiding problems to become the bottleneck in a process, in a semiconductor device having an inductor of a multiplayer interconnection structure in an on-chip state formed on a double poly-silicon type bipolar transistor.例文帳に追加

ダブルポリシリコン型バイポーラトランジスタ上にオンチップで形成される多層配線構造のインダクタを有する半導体装置において、Ａｌ等の配線の残さや形状不良をなくしてインダクタ特性及び信頼性を高め、プロセスネックとなるような問題を回避して加工時間も短縮する。 - 特許庁

In this way, the connecting terminal 12 of the semiconductor chip and the connecting terminal 22 of the electronic component can be connected to the conductor pad 42, in which the conductive paste is cured on the surface of the wiring board 30, so as not to use Pb-containing solder and without requiring much processing.例文帳に追加

そして、半導体チップの接続端子１２と電子部品の接続端子２２とを、配線基板３０表面に導体ペーストをキュアして硬化させてなる導体パッド４２に、公害の元凶となるＰｂ入りのはんだを用いずに手数を掛けずに容易かつ迅速に接続できるようにする。 - 特許庁

The method for manufacturing a SiC semiconductor device comprises: a step for forming a trench 6 before formation of an n^+ type source region 4; a step for executing rounding processing of the trench 6; an ion implanting and an activation annealing steps for forming the n^+ type source region 4 in a state that a resist 21 covers in the trench 6.例文帳に追加

ｎ^+型ソース領域４を形成する前にトレンチ６を形成すると共に、トレンチ６の丸め処理を行ったのち、トレンチ６内をレジスト２１で覆った状態でｎ^+型ソース領域４を形成するためのイオン注入工程および活性化アニール工程を行う。 - 特許庁

To provide a temperature sensor and thermocouple, where an element is not broken even if an extra-fine thermocouple element wire is used for the temperature sensor of the processing unit of a semiconductor, and also raveling of an end part of a fiber insulator of a thermocouple element wire.例文帳に追加

半導体処理装置の温度センサーに極細熱電対素線を用いても素線が折損しない温度センサー及び熱電対を提供すること、及び熱電対素線の繊維質絶縁体の端部のほつれが発生しない温度センサー及び熱電対を提供する。 - 特許庁

To provide an adhesive sheet for use in processing a product such as a semiconductor wafer and the like and its manufacturing method, capable of minimizing warping of the product due to stresses remaining in the sheet without damaging the wafer on peeling the sheet apart.例文帳に追加

半導体ウエハ等の製品を加工する際に使用される粘着シートであり、加工後、粘着シートを剥離する際に半導体ウエハ等を破損することがなく、かつ、粘着シートの残留応力による製品の反りを小さくすることができる粘着シート及びその製造方法を提供すること。 - 特許庁

To obtain a photopolymerizable composition, having both high sensitivity and processing stability and suitable for use as a planographic printing plate material which can directly make a printing plate from digital data, particularly by recording using a solid-state laser and a semiconductor laser which emit ultraviolet light, visible light or infrared light.例文帳に追加

高感度と現像処理安定性を両立でき、特に紫外光、可視光、赤外光を放射する固体レーザ及び半導体レーザ光を用いて記録することによりデジタルデータから直接製版可能な平版印刷用版材として好適な光重合性組成物を得る。 - 特許庁

To provide a temperature measuring method and a measurement device, capable of precise measuring the surface temperature of an object to be measured and the like and of continuously supervising the measured temperature, concerning the thermometry of an object to be measured, such as a semiconductor wafer under the special environment in a processing chamber.例文帳に追加

処理チャンバ内等の特殊な環境下にある半導体ウェハー等の被測定物の温度測定に関し、被測定物の表面温度等の温度を正確に測定し、その測定温度を連続的に監視できる温度測定方法及びその装置を提供する。 - 特許庁