「semiconductor processing」に関連した英語例文の一覧と使い方(71ページ目) - Weblio英語例文検索

To improve both reliability of processing quality and productivity, reduce a device price and miniaturize a device by maintaining a highly cleaned atmosphere even if an interior of an airtight chamber is in a high temperature state in a semiconductor manufacturing device with an airtight chamber.例文帳に追加

気密室を有する半導体製造装置に於いて、気密室内が高温状態でも高清浄雰囲気に維持し、処理品質の信頼性を向上すると共に生産性の向上、装置価格低減、装置の小型化を図る。 - 特許庁

To improve performance of a super-abrasive grain wheel used for grinding processing of optical glass, ceramics, crystal, magnetic material, semiconductor material, or the like, and a super-abrasive grain cutting wheel used for fine cutting and/or grooving of these work pieces.例文帳に追加

光学ガラス、セラミックス、水晶、磁性材料、半導体材料などの研削加工に用いる超砥粒ホイール、及びこれらの工作物の精密切断・溝入れ加工に用いる超砥粒切断ホイールの性能を更に高める。 - 特許庁

With regard to two adjacent chips of a semiconductor wafer, image signal of a left chip is picked up, at first, by an image pickup means 8 with a specified inspection width and processed by a signal processing circuit 9 before being stored in an image storing section 10.例文帳に追加

半導体ウェハの隣接する２つのチップに対し、撮像手段８により、まず左側のチップの画像信号を所定の検査幅で取り込み、これを信号処理回路９による処理加工の後、画像記憶部１０へ格納する。 - 特許庁

A pressure gage 6 and a vacuum gage 7 measure the supply pressure value of a gas bomb 1-side and a pressure value in the vacuum processing chamber 2 of a semiconductor manufacture device in a state where a stop value 4 is opened and a stop valve 5 is closed.例文帳に追加

開閉弁４が開き開閉弁５が閉じた状態で、ガスボンベ１側の供給圧力値と半導体製造装置の真空処理室２内の圧力値をそれぞれ圧力計６及び真空計７により測定する。 - 特許庁

To provide a method for securing a wafer in which the variations in processing accuracy can be reduced among the wafers, with the wafer protected properly against damages, and to provide a process for manufacturing a semiconductor chip of high productivity.例文帳に追加

ウエハ毎に発生し得る加工精度のバラツキを低減することができ、しかもウエハの破損を良好に防止することが可能なウエハの固定方法、ならびに、生産性の高い半導体チップの製造方法を提供する。 - 特許庁

To provide a focus ring capable of improving an in-surface uniformity of a surface and reducing the occurrence of deposition on a backside surface of a peripheral portion of a semiconductor wafer compared to a conventional case, and to provide a plasma processing apparatus.例文帳に追加

処理の面内均一性を向上させることができるとともに、半導体ウエハの周縁部裏面側に対するデポジションの発生を従来に比べて低減することのできるフォーカスリング及びプラズマ処理装置を提供する。 - 特許庁

To provide a semiconductor integrated circuit capable of preventing a dummy pattern from bending and preventing a part of the dummy pattern from missing even if a mechanical stress is applied to the dummy pattern during CMP processing and the pattern layout method thereof.例文帳に追加

ＣＭＰ処理においてダミーパターンに機械的ストレスが作用しても、ダミーパターンが折れ曲がったり、ダミーパターンの一部が欠落したりすることを抑制できる半導体集積回路およびそのパターンレイアウト方法を提供する。 - 特許庁

To provide a semiconductor testing apparatus capable of reducing a processing time for collecting measurement data of all pin electronics cards into a control unit, without increasing the memory area in which the measurement data of the pin electronics cards are stored.例文帳に追加

ピンエレクトロニクスカードの測定データを格納するメモリ領域を増大させることなく制御ユニットに全ピンエレクトロニクスカードの測定データを収集するための処理時間を短縮できる半導体試験装置を提供する。 - 特許庁

A judging device 32 judges whether the manufacture of the semiconductor device is carried on or quit, or whether corrections are made from the computed yield value, and changes processing parameters of the manufacturing device when it is judged that corrections are to be made.例文帳に追加

判断装置３２は、演算された歩留まり値に基づき、半導体装置の製造を続行するか、終了するか、修正するかを判断し、修正するものと判断された場合、製造装置の処理パラメータを変更する。 - 特許庁

To provide a wafer cleaning method for effectively removing from a wafer surface, organic substances sticking on a semiconductor substrate in a pre-processes, such as CMP process for forming Cu wiring, before moving to a next process, related to a wafer processing process.例文帳に追加

ウェーハ処理工程において、次工程へ移る前に半導体基板上にＣｕ配線を形成するＣＭＰ処理などの前工程で付着した有機物をウェーハ表面から有効に除去するウェーハ洗浄方法を提供する。 - 特許庁

Further, the semiconductor wafer 1 is made thin in the state wherein the dicing tape 4 is stuck on the surface of the insulating layer 3, so grinding swarf in the dicing can be prevented from sticking on the insulating resin layer 3 without requiring any special processing.例文帳に追加

また、絶縁性樹脂層３の表面にダイシングテープ４を貼り付けた状態で半導体ウエハ１の薄化を行うので、特別な処理を要せずにダイシング時の研削屑が絶縁性樹脂層３に付着することを防止できる。 - 特許庁

To improve the adhesion and durability of the film stacks during subsequent elevated temperature processing in a method for forming modulated tantalum/tantalum nitride diffusion barrier stacks on semiconductor device substrate used in interconnect structure.例文帳に追加

配線構造に使用される半導体デバイスの基板上に、調節されたタンタル／窒化タンタルの拡散障壁の積み重ねを形成する方法において、後の高温の加工中における膜の積み重ねの付着性及び耐久性を改善する。 - 特許庁

To provide a semiconductor integrated circuit device in a structure for enabling wiring along the flow of signal processing without requiring any bypass wiring and routing wiring even in horizontal or vertical wiring.例文帳に追加

左右方向及び上下方向のいずれに配線する場合であっても迂回配線や引き回し配線を行うことなく、信号処理の流れに沿って配線を行なうことが可能な構造の半導体集積回路装置を提供すること。 - 特許庁

A holding section 7 for holding a semiconductor wafer in executing heating processing by irradiation of flash light from above is configured by mounting a quartz susceptor 72 on a metallic hot plate 71 having a built-in resistance heating wire 76 as a heater.例文帳に追加

上方からフラッシュ光を照射して加熱処理を行うときに半導体ウェハーを保持する保持部７はヒータたる抵抗加熱線７６を内蔵する金属製のホットプレート７１の上に石英のサセプタ７２を載置して構成される。 - 特許庁

To lower the production cost of semiconductor devices by increasing in use of dummy substrates and controlling scattering of fragments of breakage at the time of substrate processing such as cleaning using a drum type rotating cleaning system.例文帳に追加

ドラム式回転洗浄装置を用いた洗浄等の基板処理の際において、ダミー基板の使用回数を増加させると共に破損した場合の破片の飛散を抑制することにより、半導体装置の製造コストを低減する。 - 特許庁

To provide a memory system for changing bus width of a bus connected to a memory cell in a nonvolatile semiconductor memory device dynamically in accordance with an operation mode from a controller, to improve data processing performance while reducing current consumption.例文帳に追加

不揮発性半導体記憶装置内のメモリセルに接続されるバスのバス幅を、コントローラから動作モードに応じて動的に切り替えることを可能にして、データ処理性能を向上し消費電流を低減するメモリシステム。 - 特許庁

To provide a polishing tool which can remove processing strain existing in backside of a semiconductor wafer by polishing it highly effectively with high polishing quality without generating substances to be disposed as industrial waste in large quantities.例文帳に追加

産業廃棄物として処理すべき物質を大量に生成せしめることなく、半導体ウエーハの裏面を高効率及び高研磨品質で研磨し、そこに存在していた加工歪を除去することができる研磨工具を提供する。 - 特許庁

To provide a semiconductor integrated circuit that enhances a degree of freedom of waveform generation in pulse waveform generation without the need for increasing a circuit scale, lightens a processing load on a CPU even in a periodic modulation operation and causes no response delay.例文帳に追加

回路規模を増大させることなく、パルス波形生成における波形生成の自由度を向上でき、さらに周期変調動作でもＣＰＵの処理負荷が軽く、レスポンスが遅くならない半導体集積回路を提供する。 - 特許庁

To provide a semiconductor integrated circuit device which shortens the download time when data are downloaded from an external memory to an on-chip RAM and never lowers the throughput of a central arithmetic processing unit during the downloading.例文帳に追加

外部メモリからオンチップＲＡＭ上にデータをダウンロードする場合に、ダウンロード時間を短くするとともに、ダウンロード中に中央演算処理ユニットの処理能力を低下させない半導体集積回路装置を提供することにある。 - 特許庁

The method of manufacturing the nitride semiconductor device which has the mesa structure formed by the dry etching includes a stage (A) of plasma-processing a surface exposed by the dry etching in an atmosphere including nitrogen plasma.例文帳に追加

ドライエッチングによって形成されたメサ構造を有する窒化物半導体素子の製造方法であって、窒素プラズマを含む雰囲気中で、前記ドライエッチングにより露出した面を、プラズマ処理する工程（Ａ）を含むことを特徴とする。 - 特許庁

To provide a substrate processing method for forming an opening, which is used for imprinting on etching objective film, on a mask film or an intermediate film while allowing the size of the opening satisfy a requirement for miniaturization of a semiconductor device with respect to a substrate to be processed.例文帳に追加

処理対象の基板に対し、半導体デバイスの小型化要求を満たす寸法の開口部であって、エッチング対象膜に転写するための開口部をマスク膜又は中間膜に形成する基板処理方法を提供する。 - 特許庁

To provide a semiconductor memory provided with a detecting circuit which can obtain a result by processing for a short time, and which can detect at high speed not only that all verified read-out results are valid or not, but the number of fail.例文帳に追加

短時間の処理で結果が得られ、且つベリファイ読み出し結果が全部パスしたかどうかだけでなく、フェイル数を高速に検出できる検知回路を備えた半導体記憶装置を提供することを目的としている。 - 特許庁

A detection time of a γ-ray is determined in a γ-ray signal processing part 60', based on a γ-ray detection signal output from a semiconductor radiation detector for detecting the γ-ray, and energy of the γ-ray is determined therein.例文帳に追加

γ線を検出する半導体放射線検出器から出力されるγ線検出信号に基づいて、γ線信号処理部６０’でγ線の検出時刻を決定すると共に、γ線のエネルギを決定する。 - 特許庁

The optical processing device has an optical input area, an active area 13 formed of a semiconductor, an optical output area, and electrode means 17 and 18 which can control the carrier distribution or electric field distribution of the active area 13.例文帳に追加

光プロセシングデバイスは、光入力領域、半導体から成る活性領域１３、光出力領域および活性領域１３のキャリア分布あるいは電界分布を制御することが可能な電極手段１７、１８を有する。 - 特許庁

In a manufacturing method for a semiconductor device having a device isolating embedded oxide film, after an isolating trench is formed in a silicon semiconductor substrate, the embedded oxide film is embedded using the same plasma CVD apparatus in the isolating trench, by executing successive film formation processings altering processing conditions (deposition/ sputtering ratio) plurality of times.例文帳に追加

素子分離埋め込み酸化膜を有する半導体装置の製造方法において、シリコン半導体基板に分離溝を形成した後に、同一のプラズマＣＶＤ装置を用いて、処理条件（デポジション／スパッタリング比）を変更した複数回の連続した成膜処理を実行することにより、前記分離溝に埋め込み酸化膜を埋設する。 - 特許庁

In this method of manufacturing a semiconductor wafer, when manufacturing a semiconductor wafer having a thin film on one main surface of a substrate, a sacrificial layer is provided on the other surface of the substrate before forming the thin film, and processing with an acid or alkali solution is performed, to substantially dissolve and eliminate the sacrificial layer after forming the thin film.例文帳に追加

本発明による半導体ウエハの製造方法は、基板の一方の主面に薄膜を有する半導体ウエハを製造するにあたり、前記薄膜を形成する前に、前記基板の他方の主面に犠牲層を設け、前記薄膜を形成した後に、酸またはアルカリ溶液で処理して前記犠牲層を実質的に溶解・除去することを特徴とする。 - 特許庁

Further, while using the patterned photo resist 14 as a mask, the reflection prevention film 13 and polymer layer 12 are etched under such a condition that the etching speed of the polymer layer 12 is higher than that of the reflection prevention film 13 and more higher than that of the semiconductor substrate 11, so that a mask for processing the semiconductor substrate 11 is formed.例文帳に追加

続いて、パターニングされたフォトレジスト１４をマスクとして、ポリマー層１２のエッチング速度が反射防止膜１３のエッチング速度よりも速く、半導体基板１１のエッチング速度よりもさらに速くなる条件で、反射防止膜１３及びポリマー層１２をエッチングし、半導体基板１１に処理を施す際のマスクを形成する。 - 特許庁

To provide a method of manufacturing a semiconductor device by which even when a crystal defect included in a polysilicon film is electrically and substantially inactivated, processing temperature is not limited in subsequent processes, and an excellent interface can be formed between an active layer and a gate insulating layer, and to provide a semiconductor device and an electrooptical device.例文帳に追加

、ポリシリコン膜に含まれる結晶欠陥を電気的に略不活性化させた場合でも、その後の工程での処理温度が限定されることがなく、かつ、能動層とゲート絶縁層との間に良好な界面を形成することができる半導体装置の製造方法、半導体装置および電気光学装置を提供すること。 - 特許庁

A BIOS 3 reads the characteristic dispersion information stored on the ROM 5 when it is started, finds the optimal value of the buffer capability of each of semiconductor memories on the basis of that characteristic dispersion information and performs setting processing for suitably controlling the buffer capability of each of semiconductor memories via a local bus to a memory controller 4.例文帳に追加

ＢＩＯＳ３は、起動された際にＲＯＭ５に記憶されている特性ばらつき情報を読み込み、その特性ばらつき情報に基づいて、各半導体メモリのバッファ能力の最適値を求め、各半導体メモリのバッファ能力を適度に調整するための設定処理をローカルバスを通じてメモリコントローラ４に対して行う。 - 特許庁

The method for manufacturing a semiconductor device includes steps of: forming a resist underlay film from the above composition for forming a resist underlay film on a substrate; forming a resist film thereon; forming a resist pattern by exposure and development; etching the underlay film through the resist pattern; and processing the semiconductor substrate through the patterned underlay film.例文帳に追加

基板にレジスト下層膜形成組成物によりレジスト下層膜を形成する工程、その上にレジスト膜を形成する工程、露光と現像によりレジストパタ−ンを形成する工程、レジストパタ−ンにより該下層膜をエッチングする工程、及びパタ−ン化された下層膜により半導体基板を加工する工程を含む半導体装置の製造方法。 - 特許庁

To largely shorten a delay optimization processing time regarding a delay optimizing method of a semiconductor integrated circuit optimizing delay of passes among flip-flops so that passes among flip-flops in the semiconductor integrated circuit designed with a scan pass method do not violate hold in both of a normal motion mode and a test operation mode.例文帳に追加

スキャンパス方式で設計した半導体集積回路内のフリップフロップ間のパスが通常動作モードおよびテスト動作モードの両モードにおいてホールド違反とならないようにフリップフロップ間のパスの遅延を最適化する半導体集積回路の遅延最適化方法に関し、遅延最適化処理時間の大幅な短縮化を図ることができるようにする。 - 特許庁

In the method of producing a semiconductor base material, when an etching mask for forming protrusions and recesses on the surface of a semiconductor base material by photolithography processing of a resist film, a transfer mask 100 where the dimensions of a dot-shaped light-shielding portion 104, i.e. a pattern of protrusions and recesses near the region where the exposure shots overlap, are corrected previously.例文帳に追加

半導体基材を製造する方法において、半導体基材の表面に凹凸部を形成するためのエッチングマスクをレジスト膜のフォトリソグラフィ処理により形成する際、転写用マスク１００として、あらかじめ露光ショットの重なる領域付近にある凹凸パターンであるドット状遮光部１０４の寸法を補正した転写用マスクを使用する。 - 特許庁

To provide a GaN single crystal and a method for producing the same for preventing the occurrence of a crack when growing a GaN single crystal, when processing the grown GaN single crystal into a substrate and the like, and when forming at least a single semiconductor layer on the substrate-like GaN single crystal to produce a semiconductor device.例文帳に追加

ＧａＮ単結晶体を成長させる際および成長させたＧａＮ単結晶体を基板状などに加工する際、ならびに基板状のＧａＮ単結晶体上に少なくとも１層の半導体層を形成して半導体デバイスを製造する際に、クラックの発生が抑制されるＧａＮ単結晶体およびその製造方法を提供する。 - 特許庁

To provide a sheet type adhesive having excellent adhesive force between a semiconductor chip and a lead frame, a package board or the like, and capturing ionic impurities in an adhesive layer, to provide a tape for processing a wafer, the tape produced by using the sheet type adhesive, and to provide a semiconductor device manufactured by using the sheet type adhesive.例文帳に追加

半導体チップとリードフレームやパッケージ基板等との間の接着力に優れ、かつ、接着剤層の内部のイオン性不純物を捕集することが可能なシート状接着剤、及び、該シート状接着剤を用いて作製したウエハ加工用テープ、並びに、該シート状接着剤を用いて作製された半導体装置を提供する。 - 特許庁

To provide an adhesive sheet for processing a semiconductor wafer, which has high storage stability under various kinds of environments; capability of preventing an adherend from contamination even after use; and excellent followability to a level difference formed by a circuit pattern and also great stability of a floating amount over time when attached on a surface where the circuit pattern of the semiconductor wafer is formed.例文帳に追加

種々の環境下における保存安定性に優れ、使用後においても、被着体に対する汚染を防止することができ、また、半導体ウエハの回路パターン形成面に貼り合せた際に、回路パターンが形成する段差への追従性が優れており、かつ経時での浮き量安定性に優れた半導体ウエハ加工用粘着シートを提供する。 - 特許庁

When it is determined that wrong judgment prevention flasher drive conditions are satisfied regardless of whether stopper position detection operation execution conditions are satisfied or not, a control unit 60 performs switching control of on/off of semiconductor switches 52, 54, and does not execute ZPD processing while performing the switching control of on/off of the semiconductor switches 52, 54.例文帳に追加

制御ユニット６０は、ストッパ位置検出動作実行条件の成立・不成立にかかわらず、誤判断防止フラッシャ駆動条件が成立したと判断した場合には、半導体スイッチ５２及び５４のオンオフを切替制御し、これら半導体スイッチ５２及び５４のオンオフを切替制御している間、ＺＰＤ処理を実行しない。 - 特許庁

To provide a novel heat resistant resin used preferably for a substrate for dust removal in a substrate-processing apparatus such as for a semiconductor device which excels in performances of transportability and a vacuum-reaching time, and dust removal properties, and usable under a condition possibly involving the generation of serious disadvantages due to silicone contamination such as for HDD application and some semiconductor applications.例文帳に追加

搬送性、真空到達時間などの性能とともに、除塵性に優れた、半導体装置などの基板処理装置内の除塵用基板に好適に使用され、ＨＤＤ用途や一部半導体用途などシリコーンの汚染により重大な障害が発生し得る状況下においても使用可能な新規な耐熱性樹脂を提供する。 - 特許庁

The manufacturing method of the semiconductor device has a process A for depositing a low dielectric constant insulating film 15 on an upper layer of a semiconductor substrate 11, a process B for laminating a silicon content insulating film 26 having rich silicon on at least the upper layer of the low dielectric constant insulating film 15, and a process C for plasma-processing a surface of the silicon content insulating film 26.例文帳に追加

半導体基板１１の上層に低誘電率絶縁膜１５を積層する工程Ａと、低誘電率絶縁膜１５の少なくとも上層にシリコンリッチなシリコン含有絶縁膜２６を積層する工程Ｂと、シリコン含有絶縁膜２６の表面をプラズマ処理する工程Ｃとを備える半導体装置の製造方法を提供する。 - 特許庁

To provide a pressure-sensitive adhesive sheet to be pasted on the surface of a semiconductor wafer having a patterning thereon to protect the patterning in a process for processing the semiconductor wafer that causes neither "warpage" nor "cracks" of the wafer when exposed to a high temperature even when the wafer having the pressure-sensitive adhesive sheet pasted thereon is ground very thin.例文帳に追加

パターニングを施した半導体ウェハを加工する工程において、半導体ウェハ表面に貼り合わせることによりパターニングを保護することができる粘着シートであって、粘着シートを貼着したウェハを極薄研削しても、高温下に曝した場合にウェハに「反り」や「割れ」が発生することがない粘着シートを提供する。 - 特許庁

In this semiconductor device production method for executing the processing of a series of manufacturing processes in each lot consisting of the prescribed number of semiconductor substrates, a vacancy Le is formed in the leading lot L1 of plural lots standing by before respective manufacturing processes, and a preferential substrate Wa is successively shifted to the vacancy Le and processed.例文帳に追加

所定の複数枚の半導体基板を１ロットとして、ロット単位で一連の製造工程における処理が行なわれる半導体装置の生産方法において、各製造工程の前に待機しているロットのうちの先頭ロットＬ1 に空席Ｌｅを設け、優先基板Ｗａをこの空席Ｌｅに順次移し替えて処理を行なう。 - 特許庁

Accordingly, since an individual semiconductor chip 21 on a mounting substrates 22 can be mounted at a temperature lower than that of a conventional method, a processing time of a mounting process can be shortened, and the thermal interaction in the junction process between the adjacent semiconductor chips 21 can be reduced, and thus, the reliability of the junction portion can be improved.例文帳に追加

従って、実装基板２２に対する個々の半導体チップ２１のマウントを従来よりも低温で行うことができるので、マウント工程の処理時間短縮を図ることができるとともに、隣接する半導体チップ２１間での接合工程における熱的な相互作用を低減して接合部の信頼性を高めることができる。 - 特許庁

To provide an adhesive sheet for semiconductor wafer processing, by which the adhered state of the adhesive sheet after adhering the adhesive sheet to a wafer is recognized, and adjustment of various processors such as a sheet adhesion device and a grinder is performed; and to provide the adjustment method of the semiconductor wafer processor using the same, and the evaluation method of the adhesive sheet.例文帳に追加

ウエハに接着シートを貼付した後の当該接着シートの貼付状態を把握できるようにし、シート貼付装置や研削装置等の各種処理装置の調整を行うことができる半導体ウエハ処理用接着シートと、それを用いた半導体ウエハ処理装置の調整方法並びに接着シートの評価方法を提供すること。 - 特許庁

The degasification processing is performed by performing heat treatment on the semiconductor wafer 21 under a predetermined condition and a time condition, under an atmosphere where a nitrogen concentration is increased, for example, and in a state of facing the top face side (device surface side) of the semiconductor wafer 21, on which wiring 15, an external connection electrode 16 and the like are formed, downward (reversed).例文帳に追加

脱ガス処理は、例えば、窒素濃度を高くした雰囲気下で、かつ、配線１５や外部接続用電極１６などが形成された半導体ウエハ２１の上面側（デバイス面側）を下方に向けた状態（裏返した状態）で、半導体ウエハ２１を所定の温度条件及び時間条件で加熱処理することにより行われる。 - 特許庁

To provide a substrate for semiconductor devices, which is used for manufacturing a thin-type semiconductor device subjected to back grinding machining and back CMP processing, and in which adequate backgrinding is performed, a grinding speed is increased, and the efficiency of a productivity is improved.例文帳に追加

裏面研削加工および裏面ＣＭＰ処理が施されて製造される薄型半導体デバイスに用いられる半導体デバイス用基板であって、裏面研削を過不足なく行うことが可能であるとともに、研削加工の高速化を図ることができて、生産効率を向上させることができる半導体デバイス用基板を提供することである。 - 特許庁

To provide a power supply voltage drop simulation method for a semiconductor integrated circuit, capable of simulating the drop of power supply voltage due to resistance of a power supply wire in a semiconductor integrated circuit before layout design in a short time so as to reduce the design processing cost and heighten the accuracy of estimating the chip size at the initial stage of design.例文帳に追加

レイアウト設計前に半導体集積回路内部の電源配線の抵抗による電源電圧のドロップを短時間でシミュレーションすることができ、設計処理コストの低減化と、設計初期段階でのチップサイズの見積りの高精度化を図ることができる半導体集積回路の電源電圧ドロップ・シミュレーション方法を提供する。 - 特許庁