「buffer from」に関連した英語例文の一覧と使い方(99ページ目) - Weblio英語例文検索

In compression processing, a rotation processing section 12 applies rotation processing to image data by reading the image data from an input block buffer 13 in a read sequence according to a rotation angle, a compression processing section 14 applies compression processing to the image data in the unit of bands to generate compression codes, and a memory 15 stores the compression code.例文帳に追加

圧縮処理に際して、回転処理部１２で回転角度に応じた読み出し順序で入力用ブロックバッファ１３から画像データを読み出すことによって回転処理を行い、次いで圧縮処理部１４でバンド単位に圧縮処理して圧縮コードを生成し、その圧縮コードをメモリ１５に記憶する。 - 特許庁

This disk drive reads data from a disk at an initial rotation speed to store in a temporary buffer memory (S2) when the reproduction of the disk is started, reads the sequential sound signal data to decode it (S3), applies digital processing by a DSP for adjusting volume, and sound quality (S4), and outputs it to the audio output circuit (S5).例文帳に追加

デリスクの再生が開始されると、初期設定の回転速度でディスクからデータを読み取って一時記憶用のバッファメモリに保存し（Ｓ２）、順次音声信号データを読み出してデコードし（Ｓ３）、ＤＳＰにより音量調整や音質調整その他のデジタル処理を施し（Ｓ４）、オーディオ出力回路に出力する（Ｓ５）。 - 特許庁

By setting the designated number of bits to a small number, the display of large size is achieved when reading still picture data from the display memory 20 and displaying a still picture on the display panel 140, while part of a plurality of buffer circuits in a gradation voltage generation circuit 36 is controlled to be in a non-active state.例文帳に追加

指定ビット数を小さなビット数とすることによって、表示メモリ２０から静止画データを読み出して表示パネル１４０に静止画を表示する際に、大きなサイズの表示を可能とする一方、階調電圧生成回路３６の複数のバッファ回路の一部を非活性状態に制御する。 - 特許庁

As a player beat the drum head 30 with a stick, the pedestal member 42 equipped with the impact sensor 41 is supported by the impact buffer devices 43-1 to 43-3 and not in contact with a drum part 10, so only an impact transmitted from the drum head 30 through the cushion material 40 reaches the impact sensor 41.例文帳に追加

演奏者がドラムヘッド３０をスティックで打撃すると、衝撃センサ４１を備える台座部材４２は衝撃緩衝装置４３−１〜４３−３によって支持されており胴部１０には接触していないため、衝撃センサ４１にはドラムヘッド３０からクッション材４０を介して伝わった衝撃のみが伝わることとなる。 - 特許庁

A reproducing speed control part 1564 reads PCM data stored in a PCM data buffer 1562 and outputs the PCM data to a D/A converting part 1565 after applying time base compressing/extending processing corresponding to the differential value reported from the timestamp comparing processing part 1563 thereto, and the PCM data are converted to analog audio signals.例文帳に追加

再生速度制御部１５６４は、ＰＣＭデータバッファ１５６２に蓄積されるＰＣＭデータを読み出して、これに、タイムスタンプ比較処理部１５６３から通知される差分値に応じた時間軸圧縮伸張処理を施して、Ｄ／Ａ変換部１５６５に出力し、アナログ音声信号に変換させるようにしたものである。 - 特許庁

In this damping force adjustable hydraulic buffer 10 which can adjust the damping force by the solenoid damping valve 28, a discharge flow passage A continuous to a discharge port 41 of the solenoid damping valve 28 is separated from a suction flow passage B continuous to a second valve 33 of a first communication passage 31 at a bulkhead 80 inside a reservoir 25.例文帳に追加

電磁減衰弁２８により減衰力を調整可能にしてなる減衰力調整式油圧緩衝器１０において、リザーバ２５の内部で、電磁減衰弁２８の吐出口４１に連なる吐出流路Ａを、第１連通路３１の第２バルブ３３に連なる吸込流路Ｂに対し隔壁８０で分離してなるもの。 - 特許庁

The controller 3 stores a part of the information to be transferred in any one buffer memory 6 of the memories 6, or stores a part of the other information to be transferred in another one memory 6 of the memories 6 during a period in which the part of the information is transferred from the memory 6.例文帳に追加

画像制御部３は、複数のバッファメモリ６のいずれか１個のバッファメモリ６にある転送すべき画像情報の一部を格納しているか又は当該バッファメモリ６からこれを転送している期間中に、複数のバッファメモリ６の少なくとも他の１個のバッファメモリ６に他の転送すべき画像情報の一部を格納する。 - 特許庁

When starting playback of a TS from a recording medium and when switching between trick play and normal play, a playback system for outputting a stream at the timing similar to input timing in recording, and a playback system for monitoring the amount of data stored in a buffer of a decoder to control the stream output in accordance with the amount of data are appropriately selected.例文帳に追加

記録媒体からのTS再生開始時、および特殊再生と通常再生を切り換える際に、記録時の入力タイミングと同様なタイミングでストリーム出力を行う再生方式と、デコーダのバッファに蓄積されたデータ量を監視し、それに合わせてストリーム出力を制御する再生方式とを適宜使い分ける。 - 特許庁

The drive apparatus (10) provided with at least one synchronous motor (12), a power converter (16), and a mechanical energy buffer (14) including a primary asynchronous machine (24) and allowing supply power from a power supply system to convert mechanical energy to electric current and an operation method for the drive apparatus (10) are supplied.例文帳に追加

少なくとも１つの同期電動機（１２）と、電力変換装置（１６）と、機械エネルギーを電流に変換するために第１の非同期機（２４）を含み電源系統から給電可能である機械的なエネルギーバッファ（１４）とを備えた駆動装置（１０）ならびにこのような駆動装置（１０）の運転方法が提供される。 - 特許庁

In the bias circuit built-in switch IC 10, a gate control signal of FETs 2, 4 connected in parallel with FETs 1, 3 in series connection between a signal input terminal IN and a couple of output terminals OUT1, OUT2 is supplied from a control signal input section 40 via a buffer section 30 consisting of two couples of FETs 5-8.例文帳に追加

信号入力端ＩＮと１対の出力端ＯＵＴ１、ＯＵＴ２間に直列接続されたＦＥＴ１、ＦＥＴ３と並列接続されたＦＥＴ２、ＦＥＴ４のゲート制御信号を２対のＦＥＴ５〜ＦＥＴ８より成るバッファ部３０を介してコントロール信号入力部４０から供給する。 - 特許庁

The output signal of a color picture frame buffer 2 is inputted to a color/monochrome picture signal converting circuit 3 to be disassembled into three routes of 8-bit digital picture signals and vertical and horozontal syncbronizing signals and picture signals from frame memories 11, 12 among them are inputted to a LUT(line unit) 17 to be converted into 8-bit picture data.例文帳に追加

カラー画像フレームバッファ２の出力信号はカラー／モノクローム画像信号変換回路３に入力されて３系統の８ビットディジタル画像信号と垂直、水平同期信号に分解され、このうちフレームメモリ１１と１２からの画像信号がＬＵＴ１７に入力され、８ビットの画像データに変換される。 - 特許庁

A DTS generator 17 generates decoding time stamp information showing the timing of a read of compressed data from a decoding-side input buffer 22a according to predictively encoded data by the channels and a formatting circuit 19 formats a packet header including the decoding time stamp information and user data including the compressed data into a packet.例文帳に追加

ＤＴＳ生成器１７はチャネル毎の予測符号化データ量に応じて、復号側の入力バッファ２２ａ内の圧縮データを読み出すタイミングを示すデコーディング・タイム・スタンプ情報を生成し、フォーマット化回路１９はデコーディング・タイム・スタンプ情報を含むパケットヘッダと、圧縮データを含むユーザデータを有するパケットにフォーマット化する。 - 特許庁

When receiving the prize ball BUSY signal, the game control means carries out the processing of subtracting the number designated by the prize ball control signal from the contents of a total prize ball buffer for memorizing the number of prize balls to be put out and then outputs the subsequent prize ball control signal when the number of prize balls yet to be put out is memorized.例文帳に追加

遊技制御手段は、賞球ＢＵＳＹ信号を受信すると、賞球払出数を記憶する総賞球数バッファの内容から賞球制御信号で指定した数を減算する処理を行った後に、未払出の賞球数が記憶されていたときには、次の賞球制御信号を出力する。 - 特許庁

Since a buffer controller 9 adds padding data to an MPEG stream outputted from a video encoder/decoder 8 as shown on the top stage of the figure according to GOP data amount adjustment processing as shown in the middle stage of the figure, the head of each GOP is recorded while the head of each GOP is surely made to coincide with the boundary of a cluster.例文帳に追加

ＧＯＰデータ量調整処理によれば、図１０の上段に示すようにしてビデオエンコーダ／デコーダ８から出力されるＭＰＥＧストリームに対し、図１０中段に示すように、バッファコントローラ９によりパディングデータが追加されるので、各ＧＯＰの先頭は、必ずクラスタの境界と一致して記録されることになる。 - 特許庁

Since the buffer layer containing the plasticizer such as glycerol absorbs the stress (shock) burdened on the coloring-matter layer, the falling off of the coloring-matter layer from the inside of a wrapping material is effectively prevented even in the case where friction force or the like is burdened on the wrapping material, and the coloring matter is smoothly transferred onto the surface of food by heat cooking.例文帳に追加

グリセリンなどの可塑剤を含む緩衝層が色素層に負荷されるストレス(衝撃)の吸収体になるため、包材に摩擦力などが負荷されたとしても、色素層が包材内面から脱落することが有効に防止され、加熱調理によって色素が食品の表面にスムーズに転写される。 - 特許庁

When a reset operation or a power-off operation is performed from a control panel (or a host computer) (902), a job stored in a page buffer is recognized according to a job management table (905), and the transmission source (host computer) of the print job stored in the table is notified that the print job is to be eliminated (canceled) (908).例文帳に追加

操作パネル（またはホストコンピュータ）からリセット操作または電源オフ操作が行なわれると（９０２）、ページバッファに格納されたジョブをジョブ管理テーブルにより認識し（９０５）、該テーブルに格納されている印刷ジョブの送信元（ホストコンピュータ）に、当該印刷ジョブが削除（キャンセル）されることを通知する（９０８）。 - 特許庁

The scattered light, generated on the rear surface of the InP substrate 1, is prevented from reaching the light receiving section adjoining that to which light is made incident by absorbing the light by inserting an InGaAs scattered light preventing layer 7 sandwiched between InP buffer layers 9 and 10 between the substrate 1 and an InGaAs light-absorbing layer 5.例文帳に追加

ＩｎＰ基板１とＩｎＧａＡｓ光吸収層５の間に、ＩｎＰバッファー層９、１０間に挟まれたＩｎＧａＡｓ散乱光防止層７を挿入し、ＩｎＰ基板の裏面で生じた散乱光を吸収させ、光が入射した受光部に隣接する受光部へ散乱光が到達しなくした。 - 特許庁

In this image formation device having a controller part 1 that processes image data from a host 28 and carrys out a sequence control and a plurality of expansion slots 6-8 connected to the same system bus as the code ROM 4 that stores the program for the controller part 1, all the expansion slots 6-8 are connected through one buffer 10.例文帳に追加

ホスト２８からの画像データ処理、シーケンス制御を行うコントローラ部１を有し、該コントローラ部１のプログラムを格納するコードＲＯＭ４と同一システムバスに接続される複数の拡張スロット６〜８を有する画像形成装置において、全ての拡張スロット６〜８を１つのバッファ１０を介して接続する。 - 特許庁

A semiconductor integrated circuit is provided with: a DLL circuit 101a for outputting n pieces of clock signals CKi (i is 1 to n) delayed from a reference signal RCLK by a delay time of i×T; a DCMP circuit 103a; and a buffer insertion circuit 102a provided with n pieces of buffers B1 to B16 corresponding to n pieces of the clock signals CKi.例文帳に追加

基準信号ＲＣＬＫから遅延時間ｉ×Ｔだけ遅れたｎ個のクロック信号ＣＫｉ（ｉは１〜ｎ）を出力するＤＬＬ回路１０１ａと、ＤＣＭＰ回路１０３ａと、ｎ個のクロック信号ＣＫｉに対応したｎ個のバッファーＢ１〜Ｂ１６を備えたバッファー挿入回路１０２ａとを有する。 - 特許庁

The data driving integrated circuit device includes a gamma decoding section which receives differential gamma data transmitted from a timing control section 500 at its input and decodes and outputs the data, a digital/analog conversion section which converts the decoded differential gamma data into an analog voltage value, and a buffer section which amplifies and outputs the analog voltage value.例文帳に追加

データ駆動集積回路装置は、タイミング制御部５００から伝えられる差動ガンマデータを入力に受けてデコーディングして出力するガンマデコーディング部、前記デコーディングされた差動ガンマデータをアナログ電圧値に変換するデジタル／アナログ変換部、及び前記アナログ電圧値を増幅して出力するバッファー部を含む。 - 特許庁

A buffer layer 12 made of a metal oxide and a lower electrode layer 13 made of a conductive oxide having a perovskite structure are epitaxially grown on an Si single crystal substrate 11. a ferroelectric layer 14 made of SBT is further grown epitaxially with its (c) axis tilted to 45-55° from a direction perpendicular to the substrate.例文帳に追加

Ｓｉ単結晶基板１１上に、金属酸化物からなるバッファ層１２、ペロブスカイト構造の導電性酸化物からなる下部電極層１３をエピタキシャル成長させ、さらにＳＢＴからなる強誘電体層１４を、そのｃ軸を基板に垂直な方向から４５〜５５°傾けてエピタキシャル成長させる。 - 特許庁

A processor, when converting the address of a memory access instruction, checks a page border detection flag read out of the address conversion table 340 or an address conversion buffer (TLB) 350 and initiates and interrup when memory access is performed to a certain area from the head or tail of a page whose flag value is true.例文帳に追加

プロセッサは、メモリアクセス命令におけるアドレス変換時に、アドレス変換テーブル３４０あるいはアドレス変換バッファ（ＴＬＢ）３５０から読み出されるページ境界検出フラグをチェックし、該フラグの値が真であるページの先頭または終端から一定領域に対するメモリアクセスが発生した場合に割り込みを発生する。 - 特許庁

Initialization commands (NR) given from a command input buffer 2 are decoded, initialization operation mode indicating signals are generated by an initialization command decoding circuit 3a, when all of these initialization operation mode indicating signals are made active states in the prescribed sequence, a normal command decoding circuit 3b is activated by an initial setting control circuit 3c.例文帳に追加

コマンド入力バッファ（２）から与えられる初期化コマンド（ＮＲ）をデコードし、初期化動作モード指示信号を初期化コマンドデコード回路（３ａ）から発生し、この初期化動作モード指示信号が所定のシーケンスですべて活性状態とされたときに、初期設定制御回路（３ｃ）により、通常コマンドデコード回路（３ｂ）を能動化する。 - 特許庁

Memories 34a to 34c which stores RGB data supplied in parallel from an image source (22) by respective color components, a multiplexer 36 which reads the RGB data stored in the memories out in series and supplies them to the liquid crystal element, a mode changeover switch 38, a D/A converter 39, and a buffer 40 are integrated in the same integrated circuit.例文帳に追加

画像ソース(22)からパラレルに与えられるＲＧＢデータを各色成分毎に記憶するメモリ34ａ〜34ｃと、これらメモリに記憶したＲＧＢデータをシリアルに読出して液晶表示素子に供給するマルチプレクサ36、モード切換スイッチ38、Ｄ／Ａ変換器39及びバッファアンプ40とを同一集積回路内に具備する。 - 特許庁

Further, a frame position decision means 37 decides a frame position to be processed on the basis of the number of frame data acquired from the number of stored data detection means 36 and storable furthermore in the frame buffer 33, and a frame position update means 34 instructs the frame separate means 31 on the decided frame position to be processed next.例文帳に追加

また、データ蓄積数検出手段３６から取得したフレームバッファに更に保持可能なフレームデータの数に基づいて次に処理するフレーム位置をフレーム位置決定手段３７により決定し、フレーム位置更新手段３４によりフレーム分離手段３１に対して決定された次に処理するフレーム位置を指示する。 - 特許庁

Soft buffer members 12 are stuck to both surfaces of a claw of a drive motor-side fitting section 11 that comes into contact with a claw of a measuring object motor-side fitting section 10 so as to be less susceptible to transmit vibration from a drive motor and suppress resonance of the mutual claws, thus highly accurately measuring the cogging torque.例文帳に追加

被測定モータ側嵌合部１０の爪部に当接する駆動モータ側嵌合部１１の爪部の両面に、柔らかい緩衝部材１２を貼り付けることにより、駆動モータからの振動を伝え難くし、互いの爪同士の共振を抑えることができ、精度の高いコギングトルクの測定ができる。 - 特許庁

An output buffer circuit 110 is provided with an inverter 112, that inverts the output data from an internal circuit 20 and outputs the inverted data to an intermediate node ni, a gate connected to the intermediate node ni, and output transistors(TRs) QP1, QN1, QN2, QN3, that are connected in series between a power wire 80 and a ground wire 90.例文帳に追加

出力バッファ回路１１０は、内部回路２０からの出力データを反転して中間ノードｎｉに出力するインバータ１１２と、中間ノードｎｉと接続されるゲートを有し、電源配線８０と接地配線９０との間に直列に接続される出力トランジスタＱＰ１，ＱＮ１，ＱＮ２，ＱＮ３を備える。 - 特許庁

An input sound signal s1 of ((maximum pitch period)×2)-number of samples out of sound signals recorded and held in a data recording part 1 is read out from a processing start position P and has high-band components suppressed by a low pass filter 7 and is properly down-sampled by a thinning processing part 8 and is read into a signal buffer part 9.例文帳に追加

データ記録部１に記録保持された音響信号のうち、処理開始位置Ｐより（最大ピッチ周期×2）サンプルの入力音響信号s1が読み出され、ローパスフィルタ７において高域成分が抑圧された後、間引き処理部８により適当にダウンサンプリングされ、信号バッファ部９に読み込まれる。 - 特許庁

The system is provided with a buffer memory 14 for temporarily storing the image data inputted from the device 17, an affine transformation circuit 13 performing affine transformation processing of the image data of the memory 14, a compression circuit 12 performing compression processing of the image data after the affine transformation and an image bus 5 transmitting compressed data.例文帳に追加

イメージ入力機器１７から入力したイメージデータを一時格納するバッファメモリ１４と、このバッファメモリ１４のイメージデータをアフィン変換処理するアフィン変換回路１３と、アフィン変換後のイメージデータを圧縮処理する圧縮回路１２と、圧縮データを伝送するイメージバス５とを具備する。 - 特許庁

The readout position designation circuit 109 specifies, in a frame buffer 106, a first readout region including object data and a second readout region which includes the object data and is different from the first readout region, on the basis of positional information of a plane object in first and second images.例文帳に追加

読出位置指定回路１０９は、第１及び第２の画像における平面オブジェクトの位置情報に基づいて、オブジェクトデータを含む第１の読み出し領域と、当該オブジェクトデータを含み、第１の読み出し領域とは異なる領域である第２の読み出し領域と、をフレームバッファ１０６において指定する。 - 特許庁

An undoped AlGaN layer 13 is formed on a buffer layer composed of a GaN series material formed on a semiconductor substrate, and a drain electrode 15 and a source electrode 16 forming ohmic junction with the undoped AlGaN layer 13 are formed separately from each other on the undoped AlGaN layer 13.例文帳に追加

半導体基板上に形成されたＧａＮ系の材料からなるバッファ層上にアンドープＡｌＧａＮ層１３が形成され、このアンドープＡｌＧａＮ層１３上に、アンドープＡｌＧａＮ層１３とオーミック接合されたドレイン電極１５及びソース電極１６が、互いに離間して形成されている。 - 特許庁

The registering of the adapter 220 in the buffer 120 is set by the adapter 220 itself for calling the server object 210 at the time of completing its preparation for accepting a request from a client program, or set by an operating system 110 by considering the user program which requests the setting of a connection queue as the adapter 220.例文帳に追加

バッファ１２０へのアダプタ２２０の登録は、サーバオブジェクト２１０を呼び出すアダプタ２２０がクライアントプログラムからの要求受付準備を完了したときに自ら設定するか、あるいは接続待ち行列の設定を要求したユーザプログラムをアダプタ２２０とみなして、オペレーティングシステム１１０が設定する。 - 特許庁

The input terminal 10a is connected with the photodiode PD, and this interface conversion device 10 inputs the electric current generated by the photodiode PD to the input terminal 10a, and outputs the signal of a frequency corresponding to the amplitude of the input electric current from the buffer amplifier 18 to the counting unit 19.例文帳に追加

このＩ／Ｆ変換装置１０は、入力端１０ａがフォトダイオードＰＤと接続されており、フォトダイオードＰＤで発生した電流を入力端１０ａに入力して、その入力した電流の大きさに応じた周波数の信号をバッファアンプ１８から計数部１９へ出力する。 - 特許庁

A jitter flow control 302 conducts recovery or scale revision processing and a decoder 304 reads voice data of a corresponding packet from the reception buffer 41 in the order of pointers of the jitter queue 303 in a read timing in response to the jitter amount, decodes the data and the recovered voice signal is sent to a reception signal line 305.例文帳に追加

ジッタ量制御３０２により再生又は定規変更処理がなされ、復号器３０４によりジッタ量に応じた読み出しタイミングでジッタキュー３０３のポインタの順に受信バッファ４１から対応するパケットの音声データが読み出され、復号化され、再生された音声信号が受信信号線３０５に送出される。 - 特許庁

Resin particles or composite particles resulting from composing resin particles with inorganic particles and a chelating agent are contained in the chemical mechanical polishing slurry composition to form composite particles, by allowing the soft resin particles to hold the hard inorganic particles and acting the resin particles like a buffer member to avoid the occurrence of scratch.例文帳に追加

化学機械研磨用スラリー組成物に、樹脂粒子又は樹脂粒子と無機粒子が複合化した複合粒子およびキレート剤を含有させ、硬い無機粒子を柔らかい樹脂粒子に保持させて複合粒子を形成し、樹脂粒子が緩衝材として機能するようにして、スクラッチが生じないようにした。 - 特許庁

When the writing section B is informed to this effect, a connection shape/end shape writing means E does not perform writing of the end shape with final one of a series of line information delivered from the buffer C for storing line information but performs writing of the connection shape with line information being delivered next.例文帳に追加

そして、前記描画処理部Ｂがその通知を受けたとき、接続形状／終端形状描画手段Ｅは、ライン情報格納用バッファＣから渡される一連のライン情報の最後のライン情報で終端形状の描画処理を行わず、次に渡されるライン情報とによって接続形状の描画処理を行う。 - 特許庁

Then the part 8 stores the designate one of shown abbreviated characters, converts the stored abbreviated character into the corresponding character string among those abbreviated characters included in the said directory data by referring to a dictionary 7 and then outputs the directory data from the buffer 5.例文帳に追加

出力制御部８は、表示部３に表示させた省略文字から指定された省略文字を記憶し、バッファ５に展開した住所録データに含まれる省略文字の内、前記記憶した省略文字を、辞書７を参照して、対応する文字列に変換した後、バッファ５の住所録データを出力する。 - 特許庁

When one of the objects in one lower layer of the above-mentioned object is selected by the operation section 101, the main thread 103 does not access the server 152 at that timing, but reads the list of the object names in one lower layer of the corresponding object and the attribute information from the processing result buffer 122, and displays them on a display 102.例文帳に追加

操作部１０１により、上述したオブジェクトの一下位層のいずれかのオブジェクトが選択されると、メインスレッド１０３は、そのタイミングでサーバ１５２にはアクセスせず、対応するオブジェクトの一下位層のオブジェクト名の一覧と属性情報を処理結果バッファ１２２より読み出してディスプレイ１０２表示する。 - 特許庁

A process for selecting a data unit from a buffer, a process for deciding whether the data unit is the last data of the transmission window, and a process for transmitting polling information together with the data unit when the data unit is decided to be the last data of the transmission window, are sequentially performed to transmit a signal of the communication system.例文帳に追加

バッファーからデータユニットを選択する過程と、前記データユニットが送信ウインドーの最後のデータであるかを判断する過程と、前記データユニットが送信ウインドーの最後のデータと判断された時、前記データユニットと共にポーリング情報を伝送する過程と、を順次行って通信システムの信号を伝送する。 - 特許庁

To provide a D/A conversion circuit whose conversion precision can be enhanced without the need for a buffer circuit for weighting purpose where a deviation due to weighting of an output voltage in low-order bits produced resulting from parallel connection between a resistance array for low-order bits and resistors for generating a reference voltage is avoided.例文帳に追加

重み付けするためのバッファ回路を設ける必要がなく、かつ、下位ビット用の抵抗列を基準電圧発生用の抵抗と並列接続することから発生する下位ビットの出力電圧の重み付けによるズレをなくすことにより、ＤＡ変換精度を向上させることができるＤＡ変換回路を提供する。 - 特許庁

When the detected amount of data is equal to a predetermined amount or larger, the stream output control part 205A determines recording to the 1st recording device as abnormal, and changes the recording destination to a separate 2nd recording device 107, and records the digital signal read from the temporary write buffer 204 to the 2nd recording device 107.例文帳に追加

ストリーム出力制御部２０５Ａは、前記検出したデータ量が所定量以上である場合、第１の記録装置１０５への書込みが正常でないと判定して、記録先を別の第２の記録装置１０７へ振り替え、一時書込みバッファ２０４から読み出したデジタル信号を第２の記録装置１０７に記録する。 - 特許庁

When image data is supplied from the host PC 110, the image data is supplied to the laser driver 19 through the buffer memory 36, a control part 16, a FIFO memory 34, and a driving pulse generation part 35, and laser light is radiated in accordance with the image data to form a visible image on the thermosensitive face of the optical disk D.例文帳に追加

一方、ホストＰＣ１１０から画像データが供給された場合、その画像データがバッファメモリ３６、制御部１６、ＦＩＦＯメモリ３４および駆動パルス生成部３５を介してレーザドライバ１９に供給され、画像データに対応したレーザ光照射が行われ、光ディスクＤの感熱面に可視画像が形成される。 - 特許庁

The monitor object apparatus 1 measures a time required to transmit a data group to a monitor terminal 2 when receiving a monitoring request to inform the monitor terminal 2 about variations in the required time, and the monitor terminal 2 reads the data from a reception buffer 21 after awaiting a wait time when receiving the first data group and starts display processing.例文帳に追加

モニタ対象装置１は、モニタリング要求を受ければデータ群をモニタ端末２に送るのにかかる時間を計測して所要時間の揺らぎをモニタ端末２に通知し、モニタ端末２は、最初のデータ群を受信した時に待機時間だけ待ってから受信バッファ２１からデータを読み出して表示処理を開始する。 - 特許庁

A communication controlling part 16 for receiving integrated printing data from a host unit 30, a header separating part 17 for separating header data and printing data, a printing controlling part 26 for analyzing the separated header data and executing a printing preliminary process, and a data transfer part 18 for transferring the printing data to a printing buffer 27 are provided.例文帳に追加

ホスト装置３０からの統合印刷データを受信する通信制御部１６と、ヘッダデータと印刷データとに分離するヘッダ分離部１７と、分離したヘッダデータを解析して印刷準備処理を行う印刷制御部２６と、印刷データを印刷バッファ２７に転送するデータ転送部１８を設ける。 - 特許庁

The method has a step of detecting a pattern matching each lane based on a specific pit string, a step of determining a delay quantity to be added to one or more lanes which have detected the pattern matching, and a step of reading a received signal from a received signal buffer of one or more lanes according to the delay quantity.例文帳に追加

当該方法は、前記レーン毎に特定のビット列に基づきパターンマッチングを検出する段階、前記パターンマッチングが検出された１又は複数のレーンに付加すべき遅延量を定める段階、及び前記遅延量に従い、前記１又は複数のレーンの受信信号バッファから受信信号を読み出す段階、を有する。 - 特許庁