「memory pattern」に関連した英語例文の一覧と使い方(21ページ目) - Weblio英語例文検索

During exposure operation, vector data of a peculiar pattern PB is converted to raster data in accordance with a relative position of an exposure area, and fixed form raster data for exposure corresponding to the relative position of the exposure area is read out from the memory.例文帳に追加

露光動作のとき、露光エリアの相対位置に応じて固有パターンＰＢのベクタデータをラスタデータに変換するとともに、露光エリアの相対位置に応じた露光用定形ラスタデータをメモリから読み出す。 - 特許庁

The field image in the image buffer 32 is updated with the binary image data of the frame line area in the frame binary memory 29b, a character pattern is segmented from the updated field image and is recognized as a character.例文帳に追加

枠２値メモリ３９ｂ中の枠線エリアの２値のイメージデータによって、イメージバッファ３２中のフィールドイメージが更新され、更新されたフィールドイメージから文字パターンが切り出されて文字認識される。 - 特許庁

When a monitoring circuit 26 detects that a pattern of the detection member 25 is cut, power supply from a battery is stopped and data stored in a memory (S-RAM) is deleted, thereby unauthorized modification is prevented.例文帳に追加

監視回路２６が検知部材２５パターンの切断を検出した場合には、バッテリからの電源供給を停止させ、メモリ（Ｓ−ＲＡＭ）の記憶データを消去することにより、不正改造の防止を図る。 - 特許庁

In this process, a control is made to forbid the execution of the processing of determining the performance for successive advance notices during the period from the reception of a varying pattern command and the reception of the reservation memory counts subtraction designation command.例文帳に追加

ただし、変動パターンコマンドを受信してから保留記憶数減算指定コマンドを受信するまでの期間、連続予告演出の決定処理の実行を禁止するように制御する。 - 特許庁

Consequently, since unique data is not held in the BB memory 7, by merely copying the wiring pattern of the motherboard 10 and the product BIOS of the EEPROM 5, normal operation is not performed.例文帳に追加

従って、単にマザーボード１０の配線パターンとＥＥＰＲＯＭ５の製品ＢＩＯＳをコピーしただけでは、ＢＢメモリ７に固有のデータが保持されていないので、正常な動作が行われない。 - 特許庁

A hardware switch group 18 for setting a serial number proper to an antenna element 2 is arranged in the antenna element 2, and the antenna pattern data corresponding to this serial number can be recorded in a memory 14.例文帳に追加

アンテナ素子２内にアンテナ素子２に固有のシリアル番号を設定しておくハードウェアスイッチ群１８を設け、このシリアル番号に対応するアンテナパターンデータをメモリ１４に記録しておくことができる。 - 特許庁

A protective insulating film 13 is formed on a semiconductor substrate 11 and a first resist pattern 51 opening the memory circuit 1A of the semiconductor substrate 11 is formed on the formed protective insulating film 13.例文帳に追加

半導体基板１１上に保護絶縁膜１３を形成し、形成した保護絶縁膜１３の上に、半導体基板１１の記憶回路部１Ａを開口する第１のレジストパターン５１を形成する。 - 特許庁

The term, bit pattern representing a sequence of bits in a memory, a communications channel or some other device, is used to contrast with some higher level interpretation of the bits such as an integer or an image. 例文帳に追加

ビットパターンという用語は,メモリ,通信チャネル,または何かほかのデバイスにおけるビット順序を表すが,これは整数や画像など,さらに高いビット概念の使用と対照させて使われる． - コンピューター用語辞典

To provide an image forming device or the like capable of adjusting an image by suppressing the influence of an optical memory on a detection pattern formed in a non-image-formation region during image forming operation.例文帳に追加

画像形成動作中における非画像形成領域に形成される検知用パターンに、光メモリーが与える影響を抑制して画像調整可能な画像形成装置等を提供すること。 - 特許庁

The voice rhythm of a word is inputted by a rhythm button 5a, and the inputted voice rhythm is compared with preliminarily defined voice pattern data table stored in a memory 2a so that the pertinent word can be detected.例文帳に追加

単語の音声リズムをリズムボタン５ａによって入力し、入力した音声リズムを予め定義しメモリ２ａに記憶した音声パターンデータテーブルと比較して該当する単語を検出する。 - 特許庁

When a direction for taking a single shot of an object is issued, a similar image retrieving unit, first of all, retrieves an image memory for similar image data whose image pattern is similar to that of image data formed by a signal processing circuit.例文帳に追加

単写撮影指示がなされると、類似画像検索部は、まず、信号処理回路によって生成された画像データに画像パターンが類似する類似画像データを画像メモリから検索する。 - 特許庁

The system and method includes a step 205 for counting function defective elements in at least one instance of a geometric pattern defined by the memory segment, a step 209 for declaring a fault state within the memory segment when the number of the counted function defective elements is equal at least to a fault threshold, and a step 214 for re-mapping the memory segment in response to the declared fault state.例文帳に追加

メモリセグメントの定義された幾何学的パターンの少なくとも１つのインスタンスにおける機能不良素子をカウントするステップ２０５と、カウントされた機能不良素子の数が、故障閾値と少なくとも等しい場合、メモリセグメント内の故障状態を宣言するステップ２０９と、宣言された故障状態に応答して、メモリセグメントを再マッピングするステップ２１４と、を含む。 - 特許庁

When one of the projection surface pattern stored in the memory is chosen or it detects the moving user's viewing points, it drives the actuator 3 with the actuator controller 5 to deform the elastic screen 1 following the moving viewing points and the projection surface pattern.例文帳に追加

メモリ部に記憶された投影面形状パターンが選択された場合や、ユーザの視点位置の変化を検知した場合には、当該投影面形状パターンまたはユーザの視点位置の変化に応じて伸縮性スクリーン１の形状を変化させるために、アクチュエータ制御装置５によりアクチュエータ３を駆動制御する。 - 特許庁

In this analysis method, a semiconductor wafer is measured for every chip by measuring means 1, and wafer map data 6 of the semiconductor wafer are formed based on the data resulting from the measurement for every chip, and the pattern of this wafer map data 6 of the semiconductor wafer is compared with the image pattern formed for every defective factor and stored in a memory part.例文帳に追加

半導体ウエハを測定手段１でチップ毎に測定し、その測定によるチップ毎の測定結果のデータによって、半導体ウエハのウエハマップデータ６を作成し、この作成したウエハマップデータ６のパターンと予め不良要因毎に作成されて記憶部に格納されている画像パターンとを比較する。 - 特許庁

As the electronic pen 1 is used by a user to write characters, draw figures and specify a destination on a form, a small camera reads a special dot pattern on the form, and an image processing processor finds nib position information from the dot pattern, generates handwriting information from a series of position information and stores it in a built-in memory.例文帳に追加

電子ペン１は、利用者が帳票に文字や絵図を書き、送信先を指定するために使用されるのに伴って、小型カメラが帳票上の特殊なドットパターンを読み取り、画像処理プロセッサがそのドットパターンからペン先の位置情報を割り出し、一連の位置情報から筆跡情報を生成し、内蔵メモリに記憶する。 - 特許庁

Then, the wiring width concerned is compared with a wiring width at a reference position corresponding to the measurement position of a confirming pattern that becomes a comparison reference being stored in a reference image memory 7 by a comparison circuit 8, and the presence or absence of a defect in the pattern to be inspected is judged based on a compared result by a judgment circuit 9.例文帳に追加

そして、比較回路８にて当該配線幅と基準画像メモリ７に記憶されている比較基準となる良品パターンの前記測定位置と対応する基準位置での配線幅とが比較され、判定回路９で比較結果に基づいて被検査パターンにおける欠陥の有無が判定される。 - 特許庁

The variable display corresponding to a reserved memory display part 12g is executed in special pattern display parts 12d-12f from the time when it is indicated to a player that patterns displayed in left and center special pattern display parts 12a and 12b among currently varying special patterns are determined and will not be in the ready-for-win state.例文帳に追加

現在変動中の特別図柄のうち左及び中特別図柄表示部１２ａ及び１２ｂに表示される図柄図柄が確定しリーチ状態にならないことが遊技者に示された時点から保留記憶表示部１２ｇに対応する変動表示が特別図柄表示部１２ｄ〜１２ｆで実行される。 - 特許庁

On the other hand, the main CPU determines the frequency of granting the time shortening state as each special pattern game is carried out based on the specified special pattern variation patterns P1-P4 under the normal state and accumulates the frequency of granting the time shortening state into the RAM to be stored as the time shortening accumulation memory number (JR)(moments F0-F4).例文帳に追加

その一方、メインＣＰＵは、通常状態時に、特定の特図変動パターンＰ１〜Ｐ４に基づき特図ゲームが行われる毎に、時短状態を付与する時短付与回数が決定し、ＲＡＭに当該時短付与回数を累積して、時短累積記憶数（ＪＲ）として記憶する（時点Ｆ０〜Ｆ４）。 - 特許庁

The one chip microcomputer 10 has a starting register 18 starting a test operation and a built-in self test starting pattern generator 19 setting initial values in test control circuits (a pseudo random number generator 14, a logic circuit inspection compressor 15, a pattern generator 16 and a memory inspection compressor 17) for a built-in self test function.例文帳に追加

１チップマイクロコンピュータ１０は、組み込み自己検査機能のために、テスト動作を起動する起動レジスタ１８と、テスト制御回路（疑似乱数発生器１４、論理回路検査用圧縮器１５、パターン発生器１６、メモリ検査用圧縮器１７）に初期値を設定する組み込み自己検査起動パターン発生器１９とを備えている。 - 特許庁

The mobile-body battery system includes, among others, memory means (10) for storing operation information, estimation means (15) which estimates a power consumption pattern during an operation cycle based on the operation information, and control means (15) which controls switching of the power control circuit so as to meet the power consumption of the load device according to the power consumption pattern.例文帳に追加

特に、運用情報を記憶する記憶手段（１０）と、運用情報に基づいて運用サイクルにおける電力消費パターンを推定する推定手段（１５）と、当該電力消費パターンに従って負荷装置による消費電力を賄うように電力制御回路を切り替え制御する制御手段（１５）とを備える。 - 特許庁

In a pattern inspection device with which patterns of a plurality of dies 22 formed on the test piece 2 for inspection are inspected, the pattern inspection device is equipped with a memory device 36 for a stream image to store the stream image of the test piece 2 for inspection, and a DD comparing section 51 to DD compare the patterns of the respective dies 22 in the stream image with one another.例文帳に追加

検査対象試料２に形成された複数のダイ２２のパターンを検査するパターン検査装置において、検査対象試料２のストリーム画像を記憶するストリーム画像用メモリ装置３６と、ストリーム画像内の各ダイ２２のパターンを相互にＤＤ比較するＤＤ比較部５１と、を備える、パターン検査装置。 - 特許庁

The recorder part 13 compares the condition pattern to recognize vehicle action as a dangerous action with the action actually detected by the sensor part 11, and records only information related to the action matching the condition pattern for each dangerous action in the memory card 20, so this is statistically analyzed by the action analysis device 30.例文帳に追加

レコーダ部１３は、車両の挙動を危険挙動と認識するための条件パターンとセンサ部１１で実際に検出した挙動とを比較し、条件パターンに適合する挙動に関わる情報のみを危険挙動別にメモリカード２０に記録し、これを挙動解析装置３０で統計的に解析できるようにする。 - 特許庁

A pattern prepared on the basis of shared picture information by plural pixels before conversion for one pixel after conversion is stored in an operation data selection part 23 and it is decided which pattern pixel data inputted to the operation data selection part 23 by way of an A/D conversion part 21 and a frame memory 22 are coincident to.例文帳に追加

演算データ選択部２３には、変換後の１画素に対する変換前の複数の画素との共有画像情報を基に作成されたパターンが記憶されており、Ａ／Ｄ変換部２１、フレームメモリ２２を介して演算データ選択部２３に入力された画素データは、どのパターンと一致するか判断される。 - 特許庁

In accordance with a bit shift quantity outputted from a pattern judging block 10 and data S16 to S18, the average of the image data of the object boundary pixel positioned in one direction or image data of the object boundary pixel positioned in both of the directions is written as image data in an image area excepting for an object in a pattern in the memory.例文帳に追加

パターン判定ブロック１０が出力するビットシフト量と、Ｓ１６乃至Ｓ１８のデータとに応じて、一方向に位置するオブジェクト境界画素の画像データまたは両方向に位置するオブジェクト境界画素の画像データの平均値を、メモリにおけるパターン内のオブジェクト外の画像領域に画像データとして書き込む。 - 特許庁

The method comprises the following practice: Using a production machine where a front roller and a back roller constituting a draft part are driven by separate variable-speed motors respectively, the front roller is speed-varied based on a design pattern DP indicating the variation in the thickness of spun yarn memorized in a memory to produce the objective special yarn SY corresponding to the design pattern DP.例文帳に追加

ドラフトパートを構成するフロントローラとバックローラとがそれぞれ別の可変速モータで駆動される製造装置を使用して、記憶装置に記憶された紡出糸の太さの変化を示すデザインパターンＤＰに基づいてフロントローラの変速を行ってデザインパターンＤＰに対応する特殊糸ＳＹを製造する。 - 特許庁

The integrated circuit has, on one hand, a RAM(random access memory) for the purpose of storing the pattern, and has, on the other hand, an extraction means (PE) for the purpose of extracting the pixels as a function indicating the number of bit per pixel from a selected pattern, and supplying a coding means(CM) with the extracted pixels.例文帳に追加

集積回路は、一方では、パターンを保存することを目的とするＲＡＭ（ランダム・アクセス・メモリ）を備え、また他方では、選択されたパターンからピクセル当りのビット数を示す関数としてピクセルを抽出し、それらの抽出されたピクセルを符号化手段（ＣＭ）に供給することを目的とする抽出手段（ＰＥ）を備える。 - 特許庁

The wiring path 40a is formed as a duplicated pattern including signal lines L1, L2 where the wiring pattern is duplicated in order to propagate a couple of signals in the complementary relationship of the inverted signal obtained by inverting an output signal from a memory circuit 10 with an inverter 44 and the non-inverted signal.例文帳に追加

配線経路４０ａは、メモリ回路１０からの出力信号をインバータ４４によって反転した反転信号と、反転されていない非反転信号との相補関係となる２つの信号を伝搬するように、信号線Ｌ１，Ｌ２とを有する、配線パターンが二重化された二重化パターンとして形成される。 - 特許庁

This method for manufacturing a semiconductor memory device includes: a step (a) of sequentially laminating a TMR film 5 and a cap layer 6 on base layers 1, 2, 3 and 4; and a step (b) of patterning the TMR film 5 and the cap layer 6 to form a normal laminate structure pattern 13 and a dummy laminate structure pattern 16 thereof.例文帳に追加

本発明に係る半導体記憶装置は、（ａ）下地層１，２，３，４上にＴＭＲ膜５、キャップ層６を順に積層する工程と、（ｂ）ＴＭＲ膜５、キャップ層６をパターニングして、それらの正規積層構造パターン１３およびダミー積層構造パターン１６を形成する工程とを備える。 - 特許庁

In order to test a memory 105 operated by a first clock CK1, this circuit is provided with a first test pattern generation section 101 operated by a second clock CK2 to generate test data, and a second test pattern generation section 102 operated by a third clock CK3 which is the inverted clock of the second clock CK2 to generate test data.例文帳に追加

第１のクロックＣＫ１で動作するメモリ１０５をテストするために、第２のクロックＣＫ２で動作し、テストデータを生成する第１のテストパターン生成部１０１と、第２のクロックＣＫ２の反転クロックである第３のクロックＣＫ３で動作し、テストデータを生成する第２のテストパターン生成部１０２とを設ける。 - 特許庁

The semiconductor memory device is provided with: a wiring pattern 6 having an impedance element 7 as well as a usual wiring pattern 4 on lines between an output section for output buffers 1, 2 and an output pad 3 for leading a signal from the output section to an external device; and transfer gates 5, 8 for selecting one of the wiring patterns.例文帳に追加

出力バッファ１、２の出力部と、その出力部の信号を外部に導くための出力パッド３との間の線路に、通常の配線パターン４以外に、インピーダンス素子７を付した別の配線パターン６を備え、それらの配線パターンの中から一方を選択するためにトランスファゲート５、８を備える。 - 特許庁

When printing data is input from a printing data input device 10, an area which has a high density of printing data is detected by a dot counter 13, and only the dot same as the examination pattern memorized in an examination pattern storage memory 14 from the printing data in the area is extracted and printed in the printing medium.例文帳に追加

印刷データが印刷データ入力装置１０から入力された場合に、ドットカウンター１３で印刷データの濃度の高い領域を検出し、その領域内の印刷データから検査パターン記憶メモリ１４に記憶された検査パターンと同じドットのみを抽出して印刷媒体に印刷を行う。 - 特許庁

Then, a conductive film 14 is formed on the semiconductor substrate 1, on which the capacitance insulating film 12a is formed and by processing the conductive film 14, a second conductor pattern 14b arranged on an upper electrode 14a and the first conductor pattern 11b of the memory cell capacitor is formed.例文帳に追加

そして、当該容量絶縁膜１２ａが形成された半導体基板１上に導電膜１４が形成され、導電膜１４を加工することにより、メモリセルキャパタの上部電極１４ａおよび第１の導電体パターン１１ｂ上に配置された第２の導電体パターン１４ｂが形成される。 - 特許庁

The decoration unit 30 has a receiving terminal equipment of various type signals and can change the pattern according to the various type signals transmitted via a communication means by an internet or the like or can change the pattern according to a program recorded in a recording medium such as a memory stick or the like.例文帳に追加

この電飾装置３０は各種信号の受信端末を有しており、インターネット等の通信手段を介して送信される種々の信号にしたがって電飾模様を変化させたり、あるいはメモリースティック等の記録媒体に記録されているプログラムにしたがって電飾模様を変化させたりすることができる。 - 特許庁

In a learning signal storing part, a pattern boundary setter prepares a boundary signal around an initial learning input signal belonging to the same category on the basis of an initial learning signal written in an initial learning input signal memory and writes the prepared boundary signal in a learning input signal memory together with the initial learning input signal.例文帳に追加

学習信号保持部は、パターン境界設定器が初期学習入力信号メモリに書き込まれた初期学習入力信号に基づいて、同一カテゴリーに属する初期学習入力信号の周囲の境界信号を作成し、初期学習入力信号とともに学習入力信号メモリに書き込む。 - 特許庁

A plurality of test patterns is set to a test device 6 of a semiconductor memory, a different test pattern is applied to a plurality of semiconductor memories 1 to be tested, while it is discriminated whether test result output of each semiconductor memory 1 to be tested is in the prescribed tolerance or not.例文帳に追加

半導体記憶装置の試験装置６に複数のテストパターンを設定し、試験装置に接続された複数個の被試験半導体記憶装置１に異なるテストパターンを適用すると共に、各被試験半導体記憶装置１の試験結果出力が所定の許容範囲内にあるか否かを判定するようにした方法。 - 特許庁

Furthermore, in an address setting unit 157, addition/subtraction of an initial value is repeated in accordance with the output pattern of the pixel data from the analog front end IC, thereby calculating a pixel position of each of pixel data, and a memory address corresponding to the pixel position is set to an address register RR as a memory address of the destination to write the pixel data.例文帳に追加

また、アドレス設定部１５７は、アナログフロントエンドＩＣによる画素データの出力パターンに合わせて、初期値に対し加減算を繰り返すことにより、各画素データの画素位置を算出し、画素位置に対応するメモリアドレスを、その画素データの書込先メモリアドレスとして、アドレスレジスタＲＲに設定する。 - 特許庁

In the notification chance presentation, when the combination of a plurality of times of operation of a stick controller 122 (including the operation of a trigger button 121) is determined to be coincide with the combination of a right operation pattern, it is determined whether a credit memory for a jackpot exists in credit memory, and the player is notified of the determination results.例文帳に追加

報知チャンス演出ではスティックコントローラ１２２（トリガボタン１２１の操作を含む）による複数回の操作の組み合わせが正解操作パターンの組み合わせと一致する判定された場合に、保留記憶内に大当りとなる保留記憶が存在するか否かを判定し、その判定結果を遊技者に報知する。 - 特許庁

To solve such a problem that, although a memory capacity of mask data used when printing an image while dividing it into passes of multiple times has been desired to be reduced heretofore, compression depends on the mask pattern of each pass in the case that the mask for each pass is only compressed by a predetermined compressing method, so that the memory capacity cannot necessarily be reduced efficiently.例文帳に追加

従来、複数回のパスに分けて画像を印字する際に使用するマスクデータの記憶容量を減らしたいという課題があったが、単に所定の圧縮方法でパスごとのマスクを圧縮した場合、圧縮率が各パスのマスクパターンに依存するため、必ずしも効率よく記憶容量を減らせるわけではない。 - 特許庁

When a stored memory to select a specific variation pattern including a super ready-to-win combination B is included when a jackpot or miss is determined, a prediction advance notice is announced with the display of an icon in a special symbol stored memory display part 11a in a display mode different from a normal display mode.例文帳に追加

大当たりが決定されるとき、またはハズレが決定されるときでスーパーリーチＢを含む特定の変動パターンが選択される保留記憶が含まれているとき、特別図柄保留記憶表示部１１ａに表示されるアイコンの表示態様を通常とは異なる表示態様として先読み予告を行う。 - 特許庁

A CPU 8 as a test data storing means detects a block failure by checking the test data stored in the test data storing memory 6 against the failure occurrence patterns stored in the memory 5 for storing failure occurrence patterns and determining a block failure in the case that test data similar to a failure occurrence pattern is present.例文帳に追加

テストデータ格納手段としてのＣＰＵ８は、テストデータ格納メモリ６に格納されたテストデータと不良発生パターン記憶メモリ５に格納された不良発生パターンとを照合し、不良発生パターンと相似のテストデータが存在する場合にブロック不良と判定し、これによりブロック不良を検出する。 - 特許庁

A control part 1 counts the number of frequently used operation buttons extracted by the user, refers to a table memory 16 based on the counted number of operation buttons, and rearranges the operation buttons on a display screen according to a button size and an arrangement pattern for each operation button number which are preliminarily registered in the table memory 16.例文帳に追加

制御部１が、ユーザにより抽出された使用頻度の高い操作ボタンの数をカウントし、カウントされた操作ボタン数に基づきテーブルメモリ１６を参照し、テーブルメモリ１６にあらかじめ登録された操作ボタン数毎のボタンサイズ、および配置パターンに従い、操作ボタンを表示画面上に再配置する。 - 特許庁

A CPU data reading controller 104 for reading out data from a memory 103 in accordance with a block access request from a CPU 101 converts the block access data on the basis of a specific method when a specific pattern '1111' is included in the data read out from the accessed memory and supplies the converted data to the CPU 101.例文帳に追加

ＣＰＵ１０１からのブロック・アクセス要求に応じてメモリ１０３からデ−タを読出すＣＰＵ用デ−タ読出し制御装置１０４において、アクセスしたメモリからのリード・データに特殊パタ−ン１１１１があるときは、そのブロック・アクセス・データを特定の方式に従って変換しＣＰＵ１０１に供給する。 - 特許庁

Further, an address setting section 157 repeats addition and subtraction for an initial value in matching with an output pattern of the pixel data by the analog front end IC to calculate a pixel position of each of the pixel data and sets a memory address corresponding to the pixel position to an address register RR as a write destination memory address of the pixel data.例文帳に追加

また、アドレス設定部１５７は、アナログフロントエンドＩＣによる画素データの出力パターンに合わせて、初期値に対し加減算を繰り返すことにより、各画素データの画素位置を算出し、画素位置に対応するメモリアドレスを、その画素データの書込先メモリアドレスとして、アドレスレジスタＲＲに設定する。 - 特許庁

Further, it has an extension address input pin to input the extension address to allow the operation of the semiconductor memory, a logic circuit to enable/disable reading/writing in the inner memory circuit depending on the pattern of the inputted extension address, and a set-up circuit to set up the logical contents in the logic circuit.例文帳に追加

また、半導体メモリに動作許可を与えるための拡張アドレスを入力する拡張アドレス入力ピンと、入力された拡張アドレスのパターンに応じて内部の記憶回路へのリード・ライトを許可・非許可に制御する論理回路と、この論理回路の論理の内容を設定する設定回路とを備えている。 - 特許庁

The first memory cell array 110, in which memory cells are arranged in a matrix pattern, comprises a first signal electrode 112, a second signal electrode 116 arranged in the direction in which the first signal electrode 112 intersects, and at least a ferroelectric layer 114 arranged between the first signal electrode 112 and the second signal electrode 116.例文帳に追加

第１メモリセルアレイ１１０は、メモリセルがマトリクス状に配列され、第１信号電極１１２と、第１信号電極１１２が交差する方向に配列された第２信号電極１１６と、少なくとも第１信号電極１１２と第２信号電極１１６との間に配置された強誘電体層１１４とを含む。 - 特許庁