「Interlayer」に関連した英語例文の一覧と使い方(113ページ目) - Weblio英語例文検索

To improve reliability by forming an interlayer dielectric film having as uniform film thickness as possible and a small stepwise difference, and over coming problems such as an increase in a sheet resistance of a source electrode due to the difference, a decrease in a processing accuracy, a residue in a resist or another contamination or the like.例文帳に追加

トレンチゲート型半導体装置において、膜厚がなるべく均一で段差の小さい層間絶縁膜を形成し、段差に起因するソース電極のシート抵抗増大、加工精度の低下、レジストやその他の異物の残留等の問題を解決し、信頼性を向上させる。 - 特許庁

Coil conductors 11, 12 and 15, 16 are electrically connected together through the intermediary of interlayer insulating layers 13 and 14 where viahole electrodes are provided to form a first coil unit 3 and a second coil unit 4 on the first and second main surface, 2a and 2b, of a board 2 respectively for the formation of an inductor 1.例文帳に追加

基板２の第１，第２の主面に２ａ，２ｂのそれぞれにおいて、ビアホール電極が形成された層間絶縁層１３，１４を介してコイル導体１１，１２，１５、１６が電気的に接続されている第１，第２のコイル部３，４が構成されている、チップインダクタ１。 - 特許庁

The lower-layer wiring 12 has a surface covered with a protective layer 15, and the upper-layer wiring 14 directly contacts the lower-layer wiring 12 via a contact hole 17 formed in a way of penetrating through the interlayer insulating film 13 and the protective layer 15 and cutting away the surface of the lower-layer wiring 12.例文帳に追加

下層配線１２は表面が保護層１５により覆われており、上層配線１４は、層間絶縁膜１３及び保護層１５を貫通し且つ下層配線１２の表面部分を削り取る形で形成されたコンタクトホール１７を介して下層配線１２と直接接触している。 - 特許庁

To provide a method for manufacturing a tunnel type magnetic detecting element capable of reducing the value of product of resistance R and element area A than that of conventional one and of obtaining an interlayer coupling magnetic field Hin equal to or less than that of conventional one by especially optimizing a place where plasma treatment is applied.例文帳に追加

特に、プラズマ処理を施す場所を適正化することで、従来よりもＲＡを低減でき、ひいては、従来と同等以下の層間結合磁界Ｈｉｎを得ることができるトンネル型磁気検出素子の製造方法を提供することを目的としている。 - 特許庁

To provide an aqueous dispersion for chemical mechanical polishing, which reduces a polishing speed for a low-permittivity insulation film, achieves both high polishing speed and high planarization characteristics for an interlayer insulation film (a cap layer) such as a barrier metal film and TEOS film, and prevents metallic contamination of a wafer.例文帳に追加

低誘電率絶縁膜に対する研磨速度を低減して、バリアメタル膜およびＴＥＯＳ膜などの層間絶縁膜（キャップ層）に対する高研磨速度と高平坦化特性を両立でき、かつ、ウエハの金属汚染の少ない化学機械研磨用水系分散体を提供する。 - 特許庁

To provide an insulating film, more specifically, an insulating film which is suitably used as an interlayer insulating film of a semiconductor element device and formed to a proper uniform thickness, and has superior film characteristics of a dielectric constant, a Young's modulus, etc.例文帳に追加

本発明は、絶縁膜、さらに詳しくは、半導体素子デバイスなどにおける層間絶縁膜として使用するのに適した、適当な均一な厚さを有する膜が形成可能な、しかも誘電率、ヤング率などの膜特性に優れた絶縁膜を提供することを目的とする。 - 特許庁

A plurality of bumps 6 are formed directly or via an etching barrier layer 8 on the surface portion of a wiring layer 10, and an interlayer insulating film 4 is formed on a portion where the bumps 6 are not formed on the bump forming surface of the wiring layer 10, and a solder ball 12 is directly formed on the top of each of the solder balls 6.例文帳に追加

配線層１０の表面部に直接に又はエッチングバリア層８を介して複数のバンプ６を形成し、配線層１０のバンプ形成面のバンプ６の形成されていない部分に層間絶縁膜４を形成し、バンプ６の頂面に直接に半田ボール１２を形成してなる。 - 特許庁

The manufacturing method of a multilayer wiring substrate comprises a bump forming process of forming bumps for interlayer connection on a substrate, an insulating layer formation process of forming an insulating layer on the substrate, wherein the bumps are formed, a thermocompression bonding process for bonding copper foil by thermocompression on an insulating layer, and a patterning process of patterning copper foil.例文帳に追加

基材上に層間接続のためのバンプを形成するバンプ形成工程と、バンプが形成された基材上に絶縁層を形成する絶縁層形成工程と、絶縁層上に銅箔を熱圧着する熱圧着工程と、銅箔をパターニングするパターニング工程とを有する。 - 特許庁

A lower electrode film 31', a ferroelectric film 33', and an upper electrode film are successively formed on an interlayer insulating film 20 provided on a silicon substrate 10, and the upper electrode film is patterned into a specified shape, to form an upper electrode 35 for a ferroelectric capacitor 50.例文帳に追加

シリコン基板１０上に形成された層間絶縁膜２０上に下部電極膜３１´と強誘電体膜３３´と上部電極膜とを順次形成し、この上部電極膜を所定形状にパターニングして強誘電体キャパシタ５０の上部電極３５を形成する。 - 特許庁

On a second interlayer insulating film 30, a wiring layer 33 is formed, which has a first wire 33a to be connected to the control gate electrode 24 and a second wire 33b to be connected to the intermediate electrode 22 of the ferroelectrics FET and is connected to the gate electrode 14 of the CMOS.例文帳に追加

第２の層間絶縁膜３０の上に、制御ゲート電極２４に接続される第１の配線３３ａと、強誘電体ＦＥＴの中間電極２２に接続される第２の配線３３ｂとを有し、ＣＭＯＳのゲート電極１４に接続される配線層３３を形成する。 - 特許庁

A contact hole 103 and a recessed groove 104 for wiring are formed on an interlayer insulation film 102 being deposited on a semiconductor substrate 101, and a TiN/Ti film 105 being used as a diffusion prevention film is formed on the wall surfaces of the contact hole 103 and the recessed groove 104.例文帳に追加

半導体基板１０１の上に堆積された層間絶縁膜１０２にコンタクトホール１０３及び配線用凹状溝１０４を形成した後、コンタクトホール１０３及び配線用凹状溝１０４の壁面に拡散防止膜となるＴｉＮ／Ｔｉ膜１０５を形成する。 - 特許庁

The manufacturing method of an EVA film roll 13 for an interlayer of a laminated glass is characterized by rotationally driving a winding shaft 11, while controlling to set a winding tensile force approximately constant, to roll round an ethylene-vinyl acetate copolymer resin film 10 around the outer circumference of a winding shaft 11.例文帳に追加

巻取軸１１を回転駆動させることにより、略一定の巻取張力となるように制御しながら、前記巻取軸１１の外周にエチレン−酢酸ビニル共重合体樹脂フィルム１０を巻き取ることを特徴とする合わせガラス中間膜用ＥＶＡフィルムロール１３の製造方法。 - 特許庁

To provide a manufacturing method of a semiconductor memory element wherein deterioration of characteristics of a ferroelectric capacitor which is to be caused by increase of electron density and ion density can be prevented in a process, in which an interlayer insulating film which covers an upper part of the ferroelectric capacitor is etched by using a plasma.例文帳に追加

本発明は、プラズマを利用して強誘電体キャパシタ上部を覆う層間絶縁膜をエッチングする過程において、電子密度及びイオン密度増加による強誘電体キャパシタ特性低下を防止できる、半導体メモリ素子の製造方法を提供することを課題とする。 - 特許庁

To provide an excellent electrophotographic developing roller having high interlayer adhesion between a conductive shaft body and a cover layer, preventing peeling of the cover layer even when a large number of sheets (for instance, 5,000 sheets) are printed and providing a high-quality print image without an image defect in a halftone image part.例文帳に追加

導電性軸体と被覆層との層間接着性が良好で、多数枚（例えば、５０００枚）プリントを行っても被覆層の剥がれが発生せず、ハーフトーン画像部に画像欠陥の無い高品質のプリント画像が継続して得られる優れた電子写真用現像ローラの提供。 - 特許庁

Through-holes 100 are provided to a glass board 1 by sandblasting, a wiring pattern 120 and an interlayer insulation layer 110 are formed on the glass board 1, a plating wiring 101 is formed on the inner surface of the through-holes 100, or the through-holes are filled up with conductive matter for the formation of a multilayered wiring board.例文帳に追加

ガラス基板１にサンドブラストにより貫通孔１００を形成し、該ガラス基板の上に配線パターン１２０および層間絶縁層１１０を形成し、該貫通孔１００の内面にめっき配線１０１または導電性物質を充填して、多層配線基板を形成する。 - 特許庁

As at least a part of a light which deviates from an intrinsic incident course to the light receiving element 3 and is incident on an interlayer insulating film 9 can be reflected on the light receiving element 3 side by the reflection film 11, the condensing efficiency on the light receiving element 3 can be increased.例文帳に追加

受光素子３への本来の入射コースから外れて、層間絶縁膜９に入射してしまうような光の少なくとも一部を、反射膜１１によって受光素子３側へ反射させることができるので、受光素子３への集光効率を高めることができる。 - 特許庁

To provide a superconductive device in which a film thickness is about 300 nm or more and a flat epitaxial growth with an oxide superconductive layer is possible, and which has an interlayer insulating layer having ε_r 40 or less at operating temperatures of about 40 K or less and is suitable for a high-speed operation with small wiring capacity.例文帳に追加

膜厚が約３００ｎｍ以上で酸化物超電導層との平坦なエピタキシャル成長が可能であり、かつ約４０Ｋ以下の動作温度においてε_rが４０以下である層間絶縁層を有し、配線容量が小さく高速動作に適した超電導素子を提供する。 - 特許庁

A charge accumulator 22, a CCD embedded channel 23, and a channel stop layer 24 are formed on the front surface of a p-type silicon substrate 21; a transfer electrode 25 that also works as a signal charge reader, and an interlayer insulating film 26 are formed thereon; and a pixel electrode 27 is then formed thereon.例文帳に追加

ｐ型シリコン基板２１の表面部に、電荷蓄積部２２、ＣＣＤ埋め込みチャネル２３、チャネルストップ層２４が形成され、その上に信号電荷読出し部を兼ねた転送電極２５、層間絶縁膜２６が形成され、その上に画素電極２７が形成されている。 - 特許庁

An inductor is made of the second metallic wiring 14b in vortex form, and right below it, a polysilicon 5b where a metallic silicide 8b is made is provided across the first and second interlayer insulating films 9 and 12, and the polysilicon 5b is provided with a cut 15, constituting a first shield pattern.例文帳に追加

インダクタは渦巻き形状の第２層金属配線１４ｂで形成され、その直下には、第１および第２層間絶縁膜９、１２を挟んで、金属シリサイド８ｂが形成されたポリシリコン５ｂが設けられ、ポリシリコン５ｂには切り込み１５が設けられて第１のシールドパターンを構成している。 - 特許庁

Furthermore, the display device includes a first light shielding film and a second light shielding film, in which the first light shielding film is provided so as to overlap a first electrode of the monitor element and the second light shielding film is electrically connected to the first light shielding film through a contact hole formed in an interlayer insulating film.例文帳に追加

また、第１の遮光膜及び第２の遮光膜を有し、第１の遮光膜がモニター素子の第１の電極と重なるように設けられているとともに、層間絶縁膜に形成されたコンタクトホールを介して第２の遮光膜が第１の遮光膜と電気的に接続されている。 - 特許庁

Although a serious line defect appears on a picture display in the case the interlayer short circuit takes place between the drain wire and the shield common electrode, the line defect can be repaired or made to disappear by cutting off both sides of the slit on which the short circuit has taken place with the laser repair etc. and separating the place where the short circuit has taken place.例文帳に追加

ドレイン配線とシールド共通電極との層間ショートが発生した場合、画面表示上は重大な線欠陥となるが、ショート発生部のスリットの両脇をレーザーリペア等で切断し、ショート箇所を分離することで、線欠陥をリペア・消滅することができる。 - 特許庁

The interlayer insulating films 5, 7 are obtained, for example, by applying the borazine-based resin composition, which comprises an organic silicon borazine polymer and a high boiling aromatic solvent and has a non-volatile component concentration of at least 1mass% and a non-gelling time of at least 6 hr, by a spin-coating method and drying the coated film.例文帳に追加

層間絶縁膜５，７は、例えば有機ケイ素ボラジン系ポリマーと高沸点の芳香族系溶媒とを含んでおり、不揮発性成分濃度が１質量％以上であり、且つ、非ゲル化時間が６時間以上であるボラジン系樹脂組成物をスピンコートで塗布し乾燥させて得られる。 - 特許庁

Metal pins 30 as interlayer connecting members are inserted into through-holes, formed so as to be passed through the memory module 28, and they are electrically connected respectively to connecting lands at wiring layers 16 of the respective interposers 14 via solder pastes 26 filled into the through-holes.例文帳に追加

そして、このメモリモジュール２８を貫通して設けられた貫通孔に層間接続部材としての金属ピン３０が挿入され、貫通孔に充填された半田ペースト２６を介して、各インターポーザ１４の配線層１６の接続用ランドにそれぞれ電気的に接続している。 - 特許庁

To correct a movement error of an optical component occurring due to driving deviation in a mobile mechanism which occurs upon interlayer movement in a multi-layer disk, with a simple means, and to achieve accurate correction of spherical aberration in a high-accuracy, at high speed, by using an small apparatus, at low cost and with low power consumption.例文帳に追加

多層ディスクでの層間移動の際に発生する移動機構における駆動偏差により発生する光学部品の移動誤差を、簡単な手段で補正し、高精度かつ高速、小型の装置、低価格、低消費電力での正確な球面収差の補正を実現する。 - 特許庁

Further, in the state where such a crack 24 is generated by sticking an expanding tape on the rear side 4b of the substrate 4, it is made possible to cut accurately the laminate 16 on the prescribed cutting line, namely, interlayer insulating films 17a and 17b along the prescribed cutting line in addition to the substrate 4.例文帳に追加

そして、このような亀裂２４が生じている状態で、エキスパンドテープを基板４の裏面４ｂに貼り付けて拡張させると、基板４だけでなく、切断予定ライン上の積層部１６、すなわち層間絶縁膜１７ａ，１７ｂを切断予定ラインに沿って精度良く切断することができる。 - 特許庁

To provide an interlayer insulation material with a high resistance to heat and a low expansion coefficient, and excellent in peel-resistance at a low surface roughness after a roughening process adapted to a (semi)additive process, and well-balanced resin properties such as a coefficient of elasticity, a strength at break and an elongation at break.例文帳に追加

高耐熱で低膨張係数であり、(セミ)アディティブ工法に適合した粗化後の表面粗さが小さいところでの引きはがし強さに優れ、かつ弾性率、破断強度、破断伸びなどのバランスのとれた樹脂物性の層間絶縁材料を提供することである。 - 特許庁

In this manufacturing method, stop of a via hole 6 and stacking of an inner layer circuit board and an outer layer circuit board are concluded at the same time, using an interlayer stacking adhesive material 7 in vacuum degassing atmosphere at stacking of the inner layer circuit board which has the inner via hole 6 and the outer layer circuit board.例文帳に追加

インナ−・ビアホ−ル６を有する内層回路基板と外層回路基板との積層時に真空脱気雰囲気中で層間積層接着材７を用いてインナ−・ビアホ−ル６の孔埋め及び内層回路基板と外層回路基板との積層処理を同時に行う。 - 特許庁

The backing paper comprises an acrylic resin having ≥20°C and ≤100°C glass transition temperature in paper, has a Stockigt sizing degree of ≥20 seconds and ≤120 seconds and ≥20N/m and ≤35N/m paper interlayer strength measured according to B method of JIS P 8139 (peel strength test method of combination board layer).例文帳に追加

紙中にガラス転移温度が20℃以上100℃以下のアクリル系樹脂を含有させ、ステキヒトサイズ度が20秒以上120秒以下で、かつＪＩＳ Ｐ ８１３９（板紙のすき合わせ層の剥離強さ試験方法）のＢ法に準じて測定した紙層間強度が20Ｎ／ｍ以上35Ｎ／ｍ以下の範囲とする。 - 特許庁

By bending the substrate surface while heating it up, the adhesive layer 13 gets softened, and the substrate formation unit layers 11 are deformed while maintaining their adhesion property and sliding to a curving direction, thus being constructed so that the deformation of the interlayer connecting part 14 may be tolerated in the deformation area 14c.例文帳に追加

基板を加熱しながら曲面化させることにより、接着層１３が軟化して、基板構成単位層１１間が密着性を維持しつつ曲面方向に沿って滑りを伴って変形し、変形領域１４ｃ内で層間接続部１４の変形が許容されるように構成される。 - 特許庁

The auxiliary capacitance elements 27 are formed by laminating, in the following order, an interlayer insulting layer (2nd insulating layer) 29 formed by laminating a lower electrode 28, an inorganic insulating film 30 and an organic insulating film 31 on the insulating layer 24, and an upper electrode which is a pixel electrode 26.例文帳に追加

補助容量素子２７は絶縁層２４上に下部電極２８、無機絶縁膜３０と有機絶縁膜３１とを積層して構成される層間絶縁層（第２の絶縁層）２９および画素電極２６である上部電極をこの順番に積層して構成される。 - 特許庁

A gate electrode 104ab of a driving transistor and a contact hole 109a, reaching an N-type diffusion layer 106b are formed in an interlayer film 108 covering a memory cell and a silicide layer 110, are formed selectively by silicidation, prior of forming a high resistance load thereon by growing polysilicon.例文帳に追加

メモリセルを覆う層間膜１０８に、駆動用トランジスタのゲート電極１０４ａｂと、Ｎ型拡散層１０６ｂに達する接続孔１０９ａを形成し、シリサイデーションを行って選択的にシリサイド層１１０を形成し、その上にポリシリコンを成長して高抵抗負荷を形成する。 - 特許庁

To provide a cross-point type ferroelectric memory of high quality, wherein a memory cell array constituted of ferroelectric capacitors in the cross-point type ferroelectric memory in which lamination of a plurality of layers is performed, and memory cell array arranged in each layer via an interlayer insulator prevents noise from adjacent memory cell array.例文帳に追加

強誘電体キャパシタからなるメモリセルアレイが、複数層積層されたクロスポイント型強誘電体メモリにおいて、層間絶縁層を介して各層に配置されたメモリセルアレイが、隣接するメモリセルアレイから受けるノイズを防止して、高品質なクロスポイント型強誘電体メモリを提供する。 - 特許庁

To provide a method of forming a photosensitive resin film with which a silica-based coating film usable as an interlayer dielectric is relatively easily formed and which is excellent in process margin and makes a formed silica-based film excellent in resolution and heat resistance, and to provide a method of forming a silica-based coating film using the same.例文帳に追加

層間絶縁膜として用いることのできるシリカ系被膜の形成が比較的容易であり、プロセスマージンに優れ、形成されるシリカ系被膜が解像性及び耐熱性に優れる感光性樹脂膜の形成方法及びそれを用いたシリカ系被膜の形成方法を提供すること。 - 特許庁

The respective interlayers are electrically connected to each other via contact holes appropriately opened in the respective interlayer insulating films; and thereby a TFT 30, a storage capacitance 70, and a pixel electrode 9a, etc., are formed in a pixel region 10a, and TFT 30p, 30n, etc., are formed in a peripheral region 10b.例文帳に追加

各層間絶縁膜に適宜開孔されるコンタクトホールを介して各層間が電気的に接続されることにより、画素領域１０ａには、ＴＦＴ３０、蓄積容量７０、及び画素電極９ａ等が形成され、周辺領域１０ｂには、ＴＦＴ３０ｐ，３０ｎ等が形成される。 - 特許庁

The whole winding capacity of a secondary winding 10 is reduced by reducing the electrostatic energy stored in the winding 10 by dividing the winding 10 into many block winding sections 12a-12n, and making lower the voltage per one round across electric wires faced oppositely to each other through an interlayer insulating distance.例文帳に追加

２次巻線１０を多数のブロック巻線部１２ａ〜１２ｎに分割し、かつ層間絶縁距離を隔てて対向する電線間の１巻当たりの電圧を小さくすることで、巻線に蓄積する静電エネルギーを小さくすることにより、２次巻線全体の巻線容量を低減化する。 - 特許庁

To provide a photosensitive siloxane composition which has such properties as high heat resistance, high transparency and a low dielectric constant, and which is for use in formation of a planarizing film for a TFT substrate or an interlayer insulation film having a pattern of good resolution or a core or cladding material of an optical waveguide.例文帳に追加

高耐熱性、高透明性、低誘電率性の特性を併せ持ち、かつ良好な解像度のパターンを有する、ＴＦＴ基板用平坦化膜、層間絶縁膜、あるいは光導波路のコアやクラッド材の形成に用いられる感光性シロキサン組成物を提供する - 特許庁

A semiconductor device having a metal-insulator-semiconductor (MIS) structure in which each deuterium concentration near interfaces between a semiconductor substrate and a film or a layer formed in the semiconductor device such as a gate insulation film, an interlayer insulation film, a wiring layer and a protective insulation film is 1x1019 cm-3 and over.例文帳に追加

半導体基板とゲート絶縁膜、層間絶縁膜、配線層、保護絶縁膜等の半導体装置に形成される膜又は層の界面近傍での重水素元素濃度が1x1019cm-3以上であることを特徴とする金属−絶縁膜−半導体（MIS）構造を有する半導体装置。 - 特許庁

The thickness of an electrode film 7 of the semiconductor chip 100 is made 3.5-10 μm, thus preventing cracks in an interlayer insulating film 6 and an n semiconductor substrate 1 for ultrasonic bonding even if the diameter of the bonding wire (aluminum wire 12) is increased to 300 μm or larger.例文帳に追加

半導体チップ１００の電極膜７の厚みを３．５μｍから１０μｍにすることで、ボンディングワイヤ（アルミワイヤ１２）の直径を３００μｍ以上に太線化しても、層間絶縁膜６やｎ半導体基板１にクラックを発生させることなく、超音波ボンディングできる。 - 特許庁

The interference type filter layers 31, 32 and 33 for B, R and G are respectively pattern-formed corresponding to a pixel electrode 41b for B, a pixel electrode 41r for R and a pixel electrode 41g for G and laminated each other through light transmissive interlayer films 35, 36 and 37.例文帳に追加

Ｂ，Ｒ，Ｇ用の干渉型フィルタ層３１，３２，３３を、それぞれＢ用の画素電極４１ｂ，Ｒ用の画素電極４１ｒ，Ｇ用の画素電極４１ｇに対応してパターン形成し、これらをそれぞれ透光性の層間膜３５，３６，３７を介して互いに積層する。 - 特許庁

To prevent a thin-film transistor(TFT) from deteriorating in characteristics due to the occurrence of recesses or gaps on an interlayer insulating film, owing to a step difference caused by the thickness of an active layer and to provide a display device which provides a satisfactory display using the above TFTs as switching devices.例文帳に追加

能動層の厚みに起因する段差によって生じる層間絶縁膜の窪みあるいは空隙が生じることによるＴＦＴ特性の劣化を防止するとともに、そのＴＦＴをスイッチング素子として用いた良好な表示を得ることができる表示装置を提供する。 - 特許庁

The solar cell is also provided with a compound layer 20 containing a group Ia element and Al in at least one interlayer selected from among the interlayers between the substrate 11 and the first conductive layer 13, between the first conductive layer 13 and the light absorbing layer 14, and between the light absorbing layer 14 and the second conductive layer 17.例文帳に追加

基板１１と第１の導電層１３との間、第１の導電層１３と光吸収層１４との間、および光吸収層１４と第２の導電層１７との間から選ばれる少なくとも１つの層間に、Ｉａ族元素とＡｌとを含む化合物層２０を備える。 - 特許庁

The multilayer wiring board is provided with a single wiring layer formed by using a thin film metal 11, the other wiring layer different from the single wiring layer and an interlayer insulating film which is installed between the single wiring layer and the other wiring layer and is formed of a prescribed insulating material.例文帳に追加

多層配線基板は、少なくとも、薄膜金属１１を用いて形成される単独配線層と、この単独配線層とは異なる他の配線層と、単独配線層と他の配線層との間に介在する所定の絶縁材からなる層間絶縁膜とを備える。 - 特許庁

A decoupling capacitor 8 is formed between an input side electrode layer S1 and an output side electrode layer S2 via interlayer insulating layers 16, 23, 27, and the decoupling capacitor 8 is formed by providing a dielectric layer 24 between a ground layer 17 and a power supply layer 25.例文帳に追加

入力側電極層Ｓ１と出力側電極層Ｓ２との間に層間絶縁層１６、、２３、２７を介しデカップリングキャパシタ８を形成するとともに、このデカップリングキャパシタ８を、接地層１７および電源層２５の間に誘電体層２４を設けることにより形成する。 - 特許庁

CURABLE RESIN COMPOSITION, ITS CURED PRODUCT, METHOD FOR PRODUCING PHOSPHORUS ATOM-CONTAINING PHENOL COMPOUND, RESIN COMPOSITION FOR PRINTED WIRING BOARD, PRINTED WIRING BOARD, RESIN COMPOSITION FOR FLEXIBLE WIRING BOARD, RESIN COMPOSITION FOR SEMICONDUCTOR SEALING MATERIAL, AND RESIN COMPOSITION FOR INTERLAYER INSULATION MATERIAL FOR BUILDUP BOARDI例文帳に追加

硬化性樹脂組成物、その硬化物、リン原子含有フェノール化合物の製造方法、プリント配線基板用樹脂組成物、プリント配線基板、フレキシブル配線基板用樹脂組成物、半導体封止材料用樹脂組成物、及びビルドアップ基板用層間絶縁材料用樹脂組成物 - 特許庁

Then, after connection holes 32 and 34 respectively corresponding to the source and drain regions 24 and 26 are formed in the interlayer insulating film 28 by photolithography and dry etching, fluorine ions F^+ are injected into the source and drain regions 24 and 26 respectively through the connection holes 32 and 34.例文帳に追加

ホトリソグラフィ及びドライエッチング処理によりソース領域２４及びドレイン領域２６にそれぞれ対応する接続孔３２及び３４を絶縁膜２８に形成した後、接続孔３２及び３４をそれぞれ介してソース領域２４及びドレイン領域２６にフッ素イオンＦ^＋を注入する。 - 特許庁