「LATCH」に関連した英語例文の一覧と使い方(101ページ目) - Weblio英語例文検索

According to the structure of the push latch device, a hook member 12 has an engaging recess 12a formed in an upper surface thereof, and the hook receiving member 7 has an engaging claw 73 for fitting into the engaging recess 12a and engaging with the same.例文帳に追加

フック部材１２の上面に係止凹部１２ａが形成され、フック受け部材７には係止凹部１２ａに嵌合して係止され係止爪部７３が設けられる。 - 特許庁

The ECU resets a pulse count when detecting that both the latch SW and the ratchet SW are turned on and the sliding door is in the full closure position by the pulse count.例文帳に追加

そして、ＥＣＵはラッチＳＷとラチェットＳＷが共にＯＮとなり、且つ、パルスカウントによりスライドドアが全閉位置となったことが検出されたときにパルスカウントをリセットするようになっている。 - 特許庁

Since the beam block part leaves the latch beam in the lateral direction at a first temporary locking position of the CPA, the beam can bend in the lateral direction along an arclike path crossing the direction of fitting.例文帳に追加

ビームブロック部は、ＣＰＡの第１仮係止位置でラッチビームから横方向に離隔するので、嵌合方向に対して横断する弧状路に沿ってビームが横方向に撓むことができる。 - 特許庁

An end part on a step shaft 3 side of the latch 21 has a tip part 21a, a curved part 21b formed by a curved surface, and a holding part 21c for holding the step shaft 3.例文帳に追加

また、掛け金２１の踏段軸３側の端部は、先端部２１ａと、表面が湾曲した湾曲部２１ｂと、踏段軸３を保持するための保持部２１ｃとを有している。 - 特許庁

A support section 12 holding a solenoid 14 is held by a package 3 via a blade spring 31, and a projecting mandrel 15 is pushed, to move by a latch plate 11 and hit to stop against a stopper 13.例文帳に追加

ソレノイド１４を保持する支持部１２は板バネ３１を介して筐体３に保持されており、突出した心棒１５はラッチ板１１で押され移動し、ストッパ１３に当たり停止する。 - 特許庁

The latch 100 includes: a latch unit 120 equipped with a first input terminal for receiving a first input signal and a first output terminal for outputting a first output signal; and a first current source coupled with the first output terminal for providing a first current to the first output terminal when the operation corresponds to a logic state where the first output signal and the first input signal are different from each other.例文帳に追加

ラッチは、第一入力信号を受信する第一入力端と第一出力信号を出力する第一出力端を備えるラッチユニットと、第一出力端にカップリングされ、第一出力信号と第一入力信号が相違するロジック状態に対応するときに第一電流を第一出力端に提供する第一電流源とを含む。 - 特許庁

This receptacle connector 100 with a latch arm is equipped with a receptacle connector body 110 having a groove 111 to be inserted with the plug connector 200, a contact 120 provided in the receptacle body, and a pair of latch arms 130 which extends toward one side in the depth direction from two positions spaced in the width direction and which can elastically deform in the width direction, in the receptacle connector body.例文帳に追加

プラグコネクタ２００が挿入される溝１１１を有するリセプタクルコネクタ本体１１０と、リセプタクルコネクタ本体に設けられたコンタクト１２０と、リセプタクルコネクタ本体において幅方向に間隔をあけた二つの部位からそれぞれ奥行き方向の手前に延びて幅方向への弾性変形が可能な一対のラッチアーム１３０とを備えたラッチアーム付きリセプタクルコネクタ１００。 - 特許庁

In a data driver 4, wherein video data DA which are fetched to a data register 12 and indicate gradation are latched by a data latch 13 and converted by a D/A converter 15 into a gradation voltage to be outputted, the data latch 13 has resetting function and outputs a previously circuit-designed desired fixed-gradation data signal FDA, in response to input of a reset signal RP.例文帳に追加

データレジスタ１２に取り込まれた階調を指示する映像データ信号ＤＡがデータラッチ１３でラッチされ、ＤＡコンバータ１５で階調電圧に変換されて出力されるデータドライバ４において、データラッチ１３はリセット機能を有し、リセット信号ＲＰの入力により予め回路設計された所望の固定階調データ信号ＦＤＡを出力する。 - 特許庁

This device includes: a memory cell array; a plurality of data input/output terminals; a plurality of signal paths for writing data supplied to the data input/output terminals to the memory cell array in parallel; a plurality of latch circuits for temporarily holding the data on the signal paths respectively; and a selector for selectively supplying the data to the latch circuits from a test data terminal during a test operation.例文帳に追加

メモリセルアレイと、複数のデータ入出力端子と、データ入出力端子に供給されたデータをメモリセルアレイに対して並列に書き込むための複数の信号経路と、複数の信号経路上のデータをそれぞれ一時的に保持するラッチ回路と、テスト動作時においてテストデータ端子からラッチ回路へデータを選択的に供給するセレクタとを備える。 - 特許庁

This microcomputer comprises an output buffer 2 temporarily storing debug information outputted to an input terminal 5 to which a fixed potential is applied from the outside; a latch circuit 3 fetching the fixed potential to be applied to the input terminal 5, and latching and outputting it for an internal circuit; and a control circuit 4 exclusively controlling the output operation of the output buffer 2 and the fetching operation of the latch circuit 3.例文帳に追加

外部から固定電位が印加される入力端子５に対して出力するデバッグ情報を一時記憶する出力バッファ２と、入力端子５に印加される固定電位を取り込み内部回路向けにラッチ出力するラッチ回路３と、出力バッファ２の出力動作とラッチ回路３の取り込み動作とを排他的に制御する制御回路４とを備えている。 - 特許庁

In addition, the integrated circuit device has the latch circuit 14 connected to the virtual power source wiring VVdd and composed of a low threshold voltage transistor, and a ferroelectric capacitor for storing data held by the latch circuit.例文帳に追加

通常電源配線Ｖｄｄとバーチャル電源配線ＶＶｄｄとの間に設けられ、高い閾値電圧トランジスタで構成され、スリープモード時に非導通になるスリープスイッチＳＳＷを有する集積回路装置において、更に、バーチャル電源配線ＶＶｄｄに接続され、低い閾値電圧トランジスタで構成されるラッチ回路１４と、ラッチ回路が保持するデータを記憶する強誘電体キャパシタとを有する。 - 特許庁

The transom catch 10 is configured to change the turning operation of the operating lever member 18 around a connection part between the fixed member 16 and the operating lever member 18 as a fulcrum, into the moving operation of the movable member 21 together with the latch arm 22 in a vertical direction Y and an oblique direction along the cam groove hole 27 through a link member 80, thereby releasing the engagement of a latch part 61 and a keeper 15.例文帳に追加

キャッチ錠１０は、固定部材１６と操作レバー部材１８との連結部を支点とする操作レバー部材１８の旋回動作を、リンク部材８０を介して、可動部材２１をカム溝孔２７に沿ってラッチアーム２２とともにそれらの縦方向Ｙかつ斜め方向への移動動作に変え、これにより、ラッチ部６１とキーパ１５との係合を解除するように構成されている。 - 特許庁

One of the free ends of the clasp pieces has a latch lever 12 fixed to a latch hook 17 to conduct the joint movement around a joint shaft 10 parallel to an articulation shaft 3 of the branches, and the other of the free ends of the branches has a coupling element 4 formed to engage with a hook to hold the branches in the folded position.例文帳に追加

留め金片の自由端の一方が留め金片同士の関節シャフト３に対して平行な関節シャフト１０回りに関節動作をなすようにラッチフック１７に固定されたラッチレバー１２を有し、留め金片の自由端の他方が留め金片を折り畳まれた位置に保持するためにフックに係合することができるように形成された連結要素４を有する。 - 特許庁

To provide a document reading apparatus which accurately detects that a peripheral member such as a platen glass is charged to cause latch-up in a semiconductor integrated circuit such as a lamp lighting control IC, thereby preventing a lighting failure of a light source due to latch-up of the lighting control IC caused by charging of the platen glass.例文帳に追加

原稿台ガラス等の近傍部材がランプ点灯制御ＩＣ等の半導体集積回路にラッチアップを近々生じさせるような帯電状態にあることを精度よく検知可能な帯電検知装置を開発し、原稿台ガラスの帯電を原因とした点灯制御ＩＣのラッチアップによる光源の点灯不良の発生を未然に防ぐことが可能な原稿読取装置を提供する。 - 特許庁

To provide a door operation device for a double hinged door capable of lightly opening/closing the door by disconnecting a latch bolt lockable on the fixing side by operating door operation part bodies selectively installed on the door from either one side of the door while stably holding a door closing state of the door by the latch bolt lockable on the fixing side.例文帳に追加

固定側と係止可能としたラッチボルトにより、扉の閉戸状態を安定して保持することができるようにしながら、扉のいずれか一方側から選択的に扉に取り付けた扉操作部本体を操作することにより、固定側と係止可能としたラッチボルトを外し、扉を軽快に開閉できるようにした両開き扉用扉操作装置を提供すること。 - 特許庁

In response to a read request signal RRQ or write request signal WRQ, a latch signal LAT of a predetermined pulse width is generated and fed to latches 15 and 25, write requests and read requests generated within the duration of the latch signal LAT are captured by FFs 11 and 21, and the captured requests are output from the latches 15 and 25 as signals S15 and S25 at the same timing.例文帳に追加

読み出し要求信号ＲＲＱまたは書き込み要求信号ＷＲＱにより、所定のパルス幅のラッチ信号ＬＡＴを発生してラッチ１５，２５に与え、このラッチ信号ＬＡＴの時間内に発生した書き込み要求と読み出し要求をＦＦ１１，２１で取り込み、取り込んだ要求を、同一のタイミングでラッチ１５，２５から信号Ｓ１５、Ｓ２５として出力させる。 - 特許庁

The connection confirming test for the multibit in the A/D converter circuit can be performed with high accuracy and at low cost using logic tester, by inputting a digital expected value control signal from outside to the input of a latch circuit on the output side of an A/D converter circuit, and inputting this expected value control signal from the latch circuit into an internal system circuit so as to perform a connection test.例文帳に追加

この発明は、Ａ／Ｄコンバーター回路の出力側のラッチ回路の入力に外部からデジタルの期待値制御信号を入力して、この期待値制御信号をラッチ回路から内部のシステム回路に入力して結線テストを行うことによって、Ａ／Ｄコンバーター回路における多ビットの結線確認テストをロジックテスターにより高精度で且つ安価に行うことができる。 - 特許庁

A counter 73 updates the counted value C in response to the starting edge of a reference clock signal SO inputted from a first selector 71, and a latch signal output circuit 78 synchronizes a start winning signal SS inputted from a start winning hole switch 70 with the starting edge of the reference clock signal SO and outputs a latch signal SL to a random number value storage circuit 79.例文帳に追加

カウンタ７３は、第１のセレクタ７１から入力される基準クロック信号Ｓ０の立ち上がりエッヂに応答して、カウント値Ｃを更新し、ラッチ信号出力回路７８は、始動入賞口スイッチ７０から入力される始動入賞信号ＳＳを、基準クロック信号Ｓ０の立ち下がりエッヂに同期させて、ラッチ信号ＳＬを乱数値記憶回路７９に出力する。 - 特許庁

To provide a latch circuit which has a clear function of clearing an output signal and is capable of high-speed operation, a flip-flop circuit with the same and logic circuit regarding the latch circuit comprising the clear function capable of clearing the output signal, without depending on an external signal inputted from the outside, the flip-flop circuit with the same and the logic circuit.例文帳に追加

本発明は、外部から入力する外部信号に依存されずに出力信号をクリアできるクリア機能を備えたラッチ回路及びそれを備えたフリップフロップ回路並びに論理回路に関し、出力信号をクリアするクリア機能を備え、高速動作が可能なラッチ回路及びそれを備えたフリップフロップ回路並びに論理回路を提供することを目的とする。 - 特許庁

In the semiconductor testing device for logically comparing the plurality of outputs of a DUT with each expected value at the same timing and testing them, a solving means is provided with a latch means to latch and output the plurality of output of the DUT, a multiplexeer means for receiving the latched outputs and selectively output them, and a logical comparison means to logically compare the selected output with the expected value.例文帳に追加

ＤＵＴの複数出力と、各期待値とを同一タイミングで論理比較して試験する半導体試験装置において、ＤＵＴの複数出力をそれぞれラッチ出力するラッチ手段と、該ラッチ出力を受けて選択出力するマルチプレクサ手段と、該選択出力と期待値とを論理比較する論理比較手段とを設けた解決手段。 - 特許庁

The flash memory device includes a memory cell array comprising memory cells arranged in rows and columns, a page buffer circuit having a single latch structure and configured to read data from a selected memory cell in the memory cell array, and a controller controlling the page buffer circuit having the single latch structure so as to detect a memory cell in which electric charges loss is caused out of memory cells of the selected row.例文帳に追加

フラッシュメモリ装置は、行と列で配列されたメモリセルを含むメモリセルアレイと、前記メモリセルアレイの選択されたメモリセルからデータを読み出すように構成されたページバッファ回路と、前記選択された行のメモリセルのうち、電荷損失が生じたメモリセルを検出するように前記単一のラッチ構造を有する前記ページバッファ回路を制御する制御器と、を含む。 - 特許庁

The flip-flop circuit includes: a clocked amplifier which is a master latch for outputting first and second signals having mutually complementary relationship and third and fourth signals having mutually complementary relationship in accordance with a differential input signal and a differential clock signal; and a symmetric slave latch for outputting two output signals in accordance with the first to fourth signals.例文帳に追加

フリップフロップ回路は、差動入力信号及び差動クロック信号に応じて互いに相補関係にある第１の信号及び第２の信号と互いに相補関係にある第３の信号及び第４の信号とを出力するマスターラッチであるクロックドアンプと、第１乃至第４の信号に応じて２つの出力信号を出力するシンメトリックスレーブラッチとを含むことを特徴とする。 - 特許庁

The input circuit further includes a plurality of latches configured to selectively latch a plurality of external signals and output a latched signal or signals, depending on a control signal; and a latch control unit configured to determine the operation mode of the semiconductor storage device using the latched signal and generate the control signal, depending on the determined operation mode.例文帳に追加

また、制御信号に応じて複数の外部信号を選択的にラッチし、ラッチされた信号を出力するように構成された複数のラッチ；および前記ラッチされた信号を用いて半導体記憶装置の動作モードを判断し、前記判断した動作モードによって前記制御信号を生成するように構成されたラッチ制御部を備えることを他の特徴とする。 - 特許庁

This semiconductor memory has a bus section and a latch section, the bus section and the latch section are coupled to a corresponding block sense amplifier in the block sense amplifier array to reduce the required number of main data line, plural cell data provided respectively from the block sense amplifier are received in parallel, and they are transmitted in series to a corresponding one main data line in time division manner.例文帳に追加

この半導体メモリ装置は、パス及びラッチ部を有し、該パス及びラッチ部は、前記メインデータラインの必要個数を減らすため、前記ブロックセンスアンプアレイ内の対応するブロックセンスアンプと連結されており、前記ブロックセンスアンプからそれぞれ提供される前記複数個のセルデータを並列に受信し、対応する一つのメインデータラインに時分割的に直列伝送する。 - 特許庁

Even if there are adjacent write requests and read requests during the output of the latch signal LAT from a latch control part 40, the same timing of the signals S15 and S25 enables a stable output of write control signals WT or read control signals TR in order of priority predetermined by a delay part 30.例文帳に追加

これにより、ラッチ制御部４０からラッチ信号ＬＡＴが出力されている間に、近接した間隔で書き込み要求と読み出し要求があった場合でも、信号Ｓ１５，Ｓ２５のタイミングが一致するので、遅延部３０によって予め定められた優先順位に従って書き込み制御信号ＷＴまたは読み出し制御信号ＴＲを安定して出力することができる。 - 特許庁

The slam unit for slamming a globe box latch comprises a housing 53, a paddle structure connected with the housing turnably above the housing, a rotary pawl 57 attached on the housing turnably within the housing, and a latch plate 59 to be selectively engaged with the rotary pawl when being carried by the paddle structure for inhibiting movement of the pawl.例文帳に追加

グラブボックス用ラッチを閉じる強打式閉じ器を、ハウジング53と、ハウジング上で回転するようにハウジングに対して接続されたパドル構造体と、ハウジング内で回転するようにハウジングに対して取付けられた回転式止め歯57と、パドル構造体により担持されることで回転式止め歯に対して選択的に係合して止め歯の移動を阻止する係止プレート59で構成する。 - 特許庁

The display driver 30 includes: a data fetching start indication signal generating circuit 140 for generating a prescribed data fetching starting indication signal; a data latch 100 for fetching the display data at data fetching timing whose fetching start timing is prescribed by the data fetching starting indication signal; and a data line driving circuit 130 for driving a plurality of data lines based on the display data fetched by the data latch 100.例文帳に追加

表示ドライバ３０は、所与のデータ取込開始指示信号を生成するデータ取込開始指示信号生成回路１４０と、データ取込開始指示信号により取込開始タイミングが規定されるデータ取込タイミングで、表示データを取り込むデータラッチ１００と、データラッチ１００に取り込まれた表示データに基づいて複数のデータ線を駆動するデータ線駆動回路１３０とを含む。 - 特許庁

The latch member 30 and the auxiliary member 40 are connected and integrated by a flexible elastic connection part 50, and an operating part 44 of the auxiliary member 40 does not project from a front wall 20FW of the case 20.例文帳に追加

ラッチ部材３０と補助部材４０とは、可撓性弾性連結部５０で連結されて一体化され、補助部材４０の操作部４４は、ケース２０の前面壁２０ＦＷから突出していない。 - 特許庁

A redundancy control circuit includes a plurality of latch circuits equipped with the function of prestoring a defective memory block in a nonvolatile manner and the function of storing the defective memory block based on an external signal.例文帳に追加

冗長制御回路は、予め不良のメモリブロックを不揮発的に記憶する機能および外部信号に基づいて不良のメモリブロックを記憶する機能を備えた複数のラッチ回路を有する。 - 特許庁

The CPU 26 sets a latch canceling signal in the on-state for a prescribed period of time according to the release of the reset from a power supply device after executing the backup process because of the abnormality in the external power supply.例文帳に追加

ＣＰＵ２６は、外部電源の異常発生によりバックアップ処理を実行した後に、電源装置からのリセット解除に応じて、ラッチ無効信号を、所定時間の間、オン状態に設定する。 - 特許庁

This detection device comprises a door opening/closing detection switch 140 having a first body 143 and a leaf plate 142 and a latch switch 150 having a second body 151 and a second detection element 152.例文帳に追加

検出装置は、第１本体１４３およびリーフ板１４２を備えるドア開閉検出スイッチ１４０と、第２本体１５１および第２検出子１５２を備えるラッチスイッチ１５０とを備えている。 - 特許庁

CPU 103, in response to the first and second start winning detecting signals SSA and SSB, reads storage data from the latch circuit 1205, processes them as the big winning random number values and controls a special symbol game.例文帳に追加

第１と第２の始動入賞検出信号ＳＳＡ，ＳＳＢに応答して、ＣＰＵ１０３は、ラッチ回路１２０５から、記憶データを読み出し、大当り乱数値として処理して、特図ゲームを制御する。 - 特許庁

A frame synchronizing signal is frequency divided by a frequency divider 34 to 1/N frequency division by a predetermined frequency demultiplying number N in response to a zoom state signal indicating the moving speed of a zoom lens, and output to the latch register 33.例文帳に追加

分周器３４によって、フレーム同期信号を、ズームレンズの移動速度を示すズーム状態信号に応じた所定の分周回数Ｎで１／Ｎ分周させてラッチレジスタ３３に出力させる。 - 特許庁

To solve a problem in which neither external equipment controlling a hard disk drive (HDD) nor a user can easily know whether a head is at a specified position on a lamp and a magnet latch is effective.例文帳に追加

ハードディスクドライブ（ＨＤＤ）において、ヘッドがランプ上の特定位置にあって、マグネットラッチが有効であるかどうかということを、ＨＤＤをコントロールする外部機器及びユーザは容易に知ることができない。 - 特許庁

When a mask signal MASK is set to a low level prior to a power interruption of a circuit block 10 is shut off, a node N1 is kept in the low level by a latch circuit 24 consisting of a NAND 24a and an inverter 24b.例文帳に追加

回路ブロック１０の電源切断に先立ってマスク信号ＭＡＳＫが“Ｌ”にされると、ＮＡＮＤ２４ａとインバータ２４ｂで構成されるラッチ回路２４によってノードＮ１が“Ｌ”に保持される。 - 特許庁

When the phase delay detecting signal S is impressed to a reset input, an RS latch 22 turns DOUT to '1' and when the phase advance detecting signal R is impressed to the reset input, the DOUT is turned to '0'.例文帳に追加

ＲＳラッチ２２は、リセット入力に位相進み検出信号Ｓが印可されると、ＤＯＵＴを”１”に、リセット入力に位相進み検出信号Ｒが印可されると、ＤＯＵＴを”０”とする。 - 特許庁

The noise generated by voltage fluctuation of the second signal line 13 is shielded with the power line 14, and the malfunction of the latch circuit can be prevented; and a shield wiring need not be provided separately from the power line 14.例文帳に追加

第２の信号線１３の電圧変動によるノイズを電源配線１４によりシールドしてラッチ回路の誤動作を防止でき、電源配線１４とは別にシールド配線を設ける必要がない。 - 特許庁

A door 40 or 140 may be opened to expose the open throat of a power door, and has a planar latch surface formed from arcuate groove 58 for receiving an arcuate boss 90.例文帳に追加

ドア４０、１４０を、動力ドアの開放のどを露出するために開放することができ、アーチ形のボス９０を受け入れるためのアーチ形の溝５８から形成された平面状ラッチの面を有する。 - 特許庁

The latch lock mechanism is released by operation of retracting the horizontal door stopper 13 from the door body 11 and the left and right longitudinal door stoppers 12, 12 are pivotably moved in the direction of retraction from the door body 11.例文帳に追加

ラッチロック機構は、横戸当り桟１３を扉体１１から退避させるように操作することによって解除され、左右の縦戸当り桟１２，１２も扉体１１から退避する向きに回動可能となる。 - 特許庁

Before the latch member 22 goes over an eccentric cam face 26 of the cam shaft 19 and reaches an engaging face 27, the pusher 37 pushes a piston rod 33 toward a cylinder 32, so that the damper 31 can start working.例文帳に追加

ラッチ部材２２がカム軸１９の偏心カム面２６を乗り越えて係合面２７に至る手前から、プッシャ３７がピストンロッド３３をシリンダ３２側に押し込んでダンパ３１が効きはじめる。 - 特許庁

A comparator 25 compares the data stored in the bank 19 at present with the upper four bits of newly inputted input voice data, and when both the data do not coincide with each other, an 'H' level is sent to a latch element 24.例文帳に追加

比較回路２５は、現在の上位レジスタバンク１９の保持データと新たに入力された入力音声データの上位４ビットを比較し、不一致の場合に“Ｈ”レベルをラッチ素子２４に送出する。 - 特許庁

When numerical value data being random numerical values are read from the random numerical value register at the read-out timing of the random numerical value, the corresponding random value latch flag is brought into an off-state, and the storage of the new numerical value data is permitted.例文帳に追加

乱数値の読出タイミングにて乱数値レジスタから乱数値となる数値データが読み出されたときには、対応する乱数ラッチフラグがオフ状態になり新たな数値データの格納が許可される。 - 特許庁

Each I/O card slot 150 has a related latch 165 for providing the management processor 130 with an indication of generation of a platform event (an insertion/removal of an I/O card into/from the card slot 150, and opening of an access panel 170.例文帳に追加

各I/Oカードスロット150はプラットフォームイベント（カードスロット150へのI/Oカードの挿入／取り外し及びアクセスパネル170の開放）が発生したことの指示を管理プロセッサ130へ提供する関連するラッチ165を有する。 - 特許庁

A closing action brings the sliding door 2 into contact with a side board body 3, so that a hook part 52 of a latch body 29, which is mounted on the sliding door 2, can be engaged with an engaging groove part 9 of an engaging tool 6 which is mounted on the body 3.例文帳に追加

閉動作による引戸２の妻板体３への接触で、引戸２に取り付けたラッチ体29のフック部52が、妻板体３に取り付けた係合具６の係合溝部９に係合する。 - 特許庁

A contact 1 to be brought into contact with the object to be connected is held by a housing 2, and a small base 11 is brought into contact with the contact, by holding it engagedly with a latch arm 3 combined with the housing.例文帳に追加

接続対象物に接触するためのコンタクト１をハウジング２に保持させ、このハウジングに結合したラッチアーム３により小型基板１１を係合により保持してコンタクトに接触させる。 - 特許庁