「LATCH」に関連した英語例文の一覧と使い方(124ページ目) - Weblio英語例文検索

A plurality of weights 20 connected at roughly equal intervals by respective cords 23 are movably provided inside the hollow inside part 18 of the stick body 3, and in the state that the weight 20A at the top part is positioned at the upper part, it is held by the pawl 29 of the latch 25 for the weight.例文帳に追加

杖本体３の中空内部１８内に、各々紐２３によりほぼ等間隔に連結した複数の重錘２０を移動可能に設け、最上部の重錘２０Ａが上方に位置する状態で、重錘用ラッチ２５の爪２９によりこれを保持可能とする。 - 特許庁

Upon reception of a line address signal A<m+n:0>, a determination circuit A performs a coincidence comparison operation between its higher-order address signal A<m+n:m+1> and the higher-order address FA<m+n:m+1> of a defective memory cell stored in a fuse latch group A to determine the selection/nonselection of a spare row block A.例文帳に追加

判定回路Ａは、外部からの行アドレス信号Ａ＜ｍ＋ｎ：０＞を受けると、その上位アドレス信号Ａ＜ｍ＋ｎ：ｍ＋１＞と、ヒューズラッチ群Ａの記憶する不良メモリセルの上位アドレスＦＡ＜ｍ＋ｎ：ｍ＋１＞との一致比較動作を実行して、スペアロウブロックＡの選択／非選択を判定する。 - 特許庁

Due to the time-staggered driving-out of the latch-type needles 9 and 10 of a first group and a second group, and due to the alternating arrangement of the needles of the first group and the second group, the rising of the knit fabric while the needles are driven out is prevented without the assistance of holding-down/knock-over sinkers.例文帳に追加

第１のグループおよび第２のグループのべら型針９および１０の時間差を伴った送り出しと、第１のグループおよび第２のグループの針が交互に配置されていることにより、針が送り出されている間の編み地の上昇は、ホールドダウン／ノックオーバ・シンカの助けなしで防止される。 - 特許庁

The trunk confinement releasing device of a vehicle is provided with a pyroelectric sensor 30 for detecting the behavior of a person confined inside the trunk, a detecting device 40 for detecting the confinement of the person inside the trunk on the basis of the detection signal from the pyroelectric sensor 30, and a trunk opener 80 for releasing that latch condition of the trunk.例文帳に追加

トランク内に閉じ込められた人の振る舞いを検出する焦電センサ３０と、焦電センサ３０からの検出信号に基づいて、トランク内に人が閉じ込められていることを判定する検出装置４０と、トランクのラッチ状態を解除するためのトランクオープナ８０とを備える。 - 特許庁

The display panel driver 100 is provided with latch circuits Ld(1) to Ld(m) and Lf(1) and Lf(n) for latching the signals outputted from the respective receivers Ra(1) to Ra(m) and Rb(1) to Rb(n) in accordance with the common clock transmitted by clock transmission lies L(1) and L(2).例文帳に追加

表示パネル駆動装置１００は、クロック伝送ラインＬ１およびＬ２により伝送された共通クロックに基づいてレシーバＲａ１〜ＲａｍおよびＲｂ１〜Ｒｂｎ各々から出力される信号をラッチするラッチ回路Ｌｄ１〜ＬｄｍおよびＬｆ１〜Ｌｆｎを備える。 - 特許庁

A delay circuit 22 controlled by a microcomputer 23 is provided in the processor 18 and predetermined delay quantity is applied to the reference clock signal supplied from the electronic endoscope 10 and the image signal is accurately latched by a latch pulse based on the clock signal from the delay circuit.例文帳に追加

そして、上記プロセッサ装置１８内にマイコン２３により制御される遅延回路２２を設け、上記電子スコープ１０から供給された基準クロック信号に所定の遅延量を与え、この遅延クロック信号に基づいたラッチパルスで映像信号を正確にラッチする。 - 特許庁

To prevent the substrate potential of a substrate bias object circuit from fluctuating at the end of a reset period by a power-on reset function and a semiconductor integrated circuit device from malfunctioning due to latch-up occurrence for a semiconductor device having a substrate bias control method.例文帳に追加

基板バイアス制御手法を備えた半導体装置について、パワーオンリセット機能によるリセット期間終了時において基板バイアス対象回路の基板電位が変動し、ラッチアップ発生により半導体集積回路装置が誤動作を起こすのを防ぐことを目的とする。 - 特許庁

As a result, the program B compared with the program B of the latch circuit 3 by the coincidence detecting circuit 4 on the assumption that the ROM 2 correctly outputs the program B, the programs are coincident so that the CPU 1 regards the program B as the correctly read one and performs the instruction.例文帳に追加

その結果、ＲＯＭ２がプログラムＢを正しく出力したとすると、このプログラムＢとラッチ回路３のプログラムＢとが一致検出回路４で比較され、一致するので、ＣＰＵ１はこのプログラムＢを正しく読み出されたＲＯＭデータとして、その命令を実行する。 - 特許庁

A state change detection circuit 1002 sequentially compares pulse signals with each other among pulse signals latched by a lower latch circuit 9, which are output from two delay elements among a plurality of delay elements and outputs a state change detection signal when states of the two pulse signals are different from each other.例文帳に追加

状態変化検出回路1002は、下位ラッチ回路9によってラッチされたパルス信号のうち、複数の遅延素子のうちの２つの遅延素子から出力されたパルス信号を順に比較し、２つのパルス信号の間で状態が異なるときに状態変化検出信号を出力する。 - 特許庁

The potential of a bit line in the current mirror type amplifier is received and amplified, and further is amplified by the next stage latch type amplifier.例文帳に追加

メモリアレイ（１０）内のビット線（ＢＬ，／ＢＬ）の電位を増幅するセンスアンプ回路を、カレントミラー型アンプ（Ｃ−ＡＭＰ）とその次段に接続されたラッチ型アンプ（Ｌ−ＡＭＰ）とで構成し、先ずカレントミラー型アンプでビット線の電位を受けて増幅した後、次段のラッチ型アンプでさらに増幅するようにした。 - 特許庁

A resistor R2 dropping a voltage by a current of the detection transistor Q1, a comparator 16 comparing a voltage generated by a voltage drop with constant voltage B1 and a latch 14 inverting a Q terminal output when an output of the comparator 16 is inverted are arranged.例文帳に追加

さらに，検出用トランジスタＱ１の電流により電圧降下を起こす抵抗Ｒ２と，その電圧降下による電圧を定電圧Ｂ１と比較するコンパレータ１６と，コンパレータ１６の出力が反転するとＱ端子出力を反転させるラッチ１４とを設けた。 - 特許庁

This illumination control circuit 1 is equipped with a latch preventing circuit 5 which is connected to the multivibrator circuit 3 and turns off one of 1st and 2nd transistors TR1 and TR2 of the multivibrator circuit 3 when the transistors TR1 and TR2 both are turned on.例文帳に追加

マルチバイブレータ回路３に接続され、マルチバイブレータ回路３の第１、第２のトランジスタＴＲ１、ＴＲ２のいずれもがオン状態になった際に、第１、第２のトランジスタＴＲ１、ＴＲ２のいずれか一方をオフするラッチ防止回路５を備えているイルミネーション制御回路１。 - 特許庁

The 1st latch circuit 103 latches the pixel data for one line fed from the main-scan direction shift register 101 in synchronizing with a line synchronizing signal and feeds the latched pixel data to a sub-scan direction shift register 105 installed for every sub-scan line, respectively.例文帳に追加

第１のラッチ回路１０３は、ライン同期信号に同期して、主走査方向シフトレジスタ１０１から供給された１ライン分のピクセルデータをラッチして、副走査ライン毎にそれぞれ設けられた副走査方向シフトレジスタ１０５に対して、ラッチしたピクセルデータを供給する。 - 特許庁

To prevent the occurrence of a metastable state in a latch circuit, to improve system performance and to improve the reliability of the system with respect to a semiconductor integrated circuit which includes a synchronization type circuit and to which an asynchronous signal is inputted externally.例文帳に追加

同期式回路を内蔵した半導体集積回路であって外部から非同期の信号が入力される半導体集積回路において、ラッチ回路におけるメタステーブル状態の発生を防止してシステムパフォーマンスの向上を図るとともにシステムの信頼性を向上させる。 - 特許庁

To solve the problem that a plurality of PLL circuits, serial-parallel conversion circuits and latch circuits of different frequencies are required in transmitter and receiver sides for serially transmitting/receiving row data signals different in frequency from column data signals based on clock signals generated from different PLL circuits.例文帳に追加

列側データ信号と周波数の異なる行側データ信号を異なるＰＬＬ回路から生成したクロック信号でシリアル送受信するために、周波数の異なるＰＬＬ回路、直列−並列変換回路、及びラッチ回路を送受信側で複数個使用しなければならない。 - 特許庁

The semiconductor storage device includes: a sense amplifier 3a which reads data and threshold voltage information, data latches DL0-DL2 which hold data and threshold voltage information, and a data latch DLX which holds and outputs data and threshold voltage information to the outside.例文帳に追加

半導体記憶装置は、データとしきい値電圧情報とを読み出すセンスアンプ３ａと、データとしきい値電圧情報を保持するデータラッチＤＬ０〜ＤＬ２と、データとしきい値電圧情報を保持するとともに、外部に出力することのできるデータラッチＤＬＸを備える。 - 特許庁

The fluid collecting device also includes a ventilation part actuation-communicating with the first vacuum line and the second vacuum line, and a valve frame 90 having a latch means for fixing the first valve 87 and the second valve 89 to each other, and detachably connecting them to the surgical device.例文帳に追加

さらに流体収集装置は、第１の真空ラインおよび第２の真空ラインと作動的に連通する通気部と、第１のバルブおよび第２のバルブを互いに固定し、外科機器に取り外し可能に連結するためのラッチ手段を有するバルブフレーム９０とを含む。 - 特許庁

The semiconductor memory device is provided with memory cells MC, sense amplifier SA for amplifying data read out from the memory cells MC, and first to third latch circuits LC1-LC3 connected in parallel to the sense amplifier SA.例文帳に追加

メモリセルＭＣとメモリセルＭＣから読み出されたデータを増幅するセンスアンプＳＡとを備えた半導体記憶装置であって、センスアンプＳＡに対して並列接続された第一から第三のラッチ回路ＬＣ１〜ＬＣ３を備えたことを特徴とする半導体記憶装置を提供する。 - 特許庁

In the semiconductor integrated circuit, during a predetermined normal operation a clock signal is supplied to each of flip-flop circuit not through a delaying element, and during a test operation a clock signal is supplied to each of latch circuit and is supplied to each of flip-flop circuit through the delaying element.例文帳に追加

クロック信号供給手段によって、所定動作時には各フリップフロップ回路に遅延素子を介さずにクロック信号を供給し、テスト動作時には各ラッチ回路にクロック信号が供給されると共に各フリップフロップ回路に遅延素子を介してクロック信号を供給する。 - 特許庁

The input selecting circuit 310 includes timing control circuits 310-0 to 310-7 allocated to each of the signal paths La0-La7, and the timing control circuits include SR latch circuits 311 that are set by the internal command and are reset in response to deactivation of a corresponding count value.例文帳に追加

入力選択回路３１０は、信号経路Ｌａ０〜Ｌａ７にそれぞれ割り当てられたタイミング制御回路３１０−０〜３１０−７を有し、これらは内部コマンドによってセットされ、対応するカウント値の非活性化に応答してリセットされるＳＲ型ラッチ回路３１１を含んでいる。 - 特許庁

The configuration of a simple voltage detector and an ordinary latch allows easy entry into the test and trimming mode when the integrated circuit is not in the intended application, but prohibits entry into the test and trimming mode when the integrated circuit operates in the intended application.例文帳に追加

簡単な電圧検出器と通常のラッチの構成により、集積回路が意図された用途にないときには試験とトリミング・モードに容易に入ることができるが、集積回路が意図された用途で動作しているときには試験とトリミング・モードに入ることが禁止される。 - 特許庁

To provide a protection circuit that protects a semiconductor integrated circuit from the eddy current noise of an ESD and eddy current noise in a latch-up test and can enhance the degree of flexibility in the arrangement of wiring from a power terminal to a protective element, and to prevent a chip area from increasing.例文帳に追加

半導体集積回路をＥＳＤの過電流ノイズ及びラッチアップ試験の過電流ノイズから保護する保護回路であって、電源端子から保護素子への配線の配置の自由度を高めることができ、チップ面積の増大とはならない、保護回路を提供する。 - 特許庁

To provide a non-feedback type class-D amplifier capable of making a circuit compact, in which effects of noise or switching noise caused by an oscillator can be reduced, output waveform distortion is eliminated and output buffer latch-up is prevented, thereby suppressing power consumption.例文帳に追加

回路の小型化が可能な無帰還型のＤ級増幅器において、発振器に由来するノイズやスイッチングノイズの影響の低減化を可能にして、出力波形の歪みをなくし、出力バッファのラッチアップを防止し、消費電力を抑制したＤ級増幅器を提供する。 - 特許庁

The instantaneous current detection circuit 20 comprises photo-diodes PD1 and PD2 capable of emitting light with discharge current, a photo-transistor PT capable of conducting between a collector and an emitter on receiving the light, and a latch circuit Ltch capable of holding a logic signal due to the photo-transistor PT.例文帳に追加

瞬間電流検出回路２０では、放電電流により発光可能なフォトダイオードＰＤ１，ＰＤ２とこれを受光するとコレクタ−エミッタ間を導通可能なフォトトランジスタＰＴとこのフォトトランジスタＰＴによる論理信号を保持可能なラッチ回路Ｌtch とを備える。 - 特許庁

To provide a high breakdown voltage semiconductor device capable of increasing dV/dt resistance and preventing malfunctions because of the latch-up of a parasitic element structure within a high potential island even in the case of using an insulation separation structure even when using a high breakdown voltage junction terminating structure which can be manufactured inexpensively.例文帳に追加

安価に製造できる高耐圧接合終端構造による絶縁分離構造を用いる場合においても、ｄＶ／ｄｔ耐量が高く、高電位島内の寄生素子構造のラッチアップによる誤動作を防止することができる高耐圧半導体装置の提供。 - 特許庁

In the driving circuits of the respective stages, the control data inputted from the previous stage is held in a first data holding means in synchronization with a clock signal CLK and further the data held in the first data holding means is held in a second data holding means in synchronization with a latch signal XLAT.例文帳に追加

各段の駆動回路では、前段より入力される制御データが、クロック信号ＣＬＫに同期して第１のデータ保持手段に保持され、さらに第１のデータ保持手段の保持データが、ラッチ信号ＸＬＡＴに同期して第２のデータ保持手段に保持される。 - 特許庁

A connector 10 for a flexible printed circuit board has a housing 15, and between the housing 15 and board 11, a latch means 30 is interposed to cause them 15 and 11 to be in mutual engagement when a slider 17 is moved horizontally and inserted into a board insert hole 16.例文帳に追加

フレキシブル印刷配線基板用コネクタ１０のハウジング１５とフレキシブル印刷配線基板１１とに、スライダー１７を水平に移動させて基板挿入口内１６に嵌挿させると、ハウジング１５とフレキシブル印刷配線基板１１とが互いに係合するラッチ手段３０を介在させるようにした。 - 特許庁

A 16-bit shift register for blue color 33 to which blue-color data signal is inputted is provided inside a G control circuit 29 in an RG-three- color LED display module electrically independently of an NPN driver 30, a latch circuit 31 and a 16-bit shift register for green color 32.例文帳に追加

ＲＧ３色ＬＥＤ表示モジュールにおけるＧ制御回路２９の内部に、青色データ信号BDATAが入力される青色用１６ビットシフトレジスタ３３を、ＮＰＮドライバ３０,ラッチ回路３１及び緑色用１６ビットシフトレジスタ３２とは電気的に独立して設けている。 - 特許庁

Here, when determining that start command is generated, the CPU 102 carries out the processing for subtracting till the value of a delay counter becomes 0, and outputs latch signals for latching count values to the basic random number generator 150 after the value of the delay counter becomes 0.例文帳に追加

ここで、ＣＰＵ１０２は、開始指令が発生したと判定した場合、遅延カウンタの値が０となるまで減算する処理を行い、遅延カウンタの値が０となった後に、カウント値をラッチするためのラッチ信号を基礎乱数生成器１５０に対して出力するようになっている。 - 特許庁

A shaft member 11b on the fixed side member 11 side abutting on the one end 21 of the torsion spring 20 to latch the end 21 is connected to a link member 14, and a relative position in relation to the fixed side member 11 is moved by interlocking with rising up rotation of the seat 1.例文帳に追加

捩りばね２０の一端２１と当接してこれを掛着させている固定側部材１１側の軸部材１１ｂは、リンク部材１４と連結されていて、シート１の起こし上げの回動に連動して固定側部材１１に対する相対位置を移動させるようになっている。 - 特許庁

When an uncoupling signal is outputted from a trigger signal generation circuit 6 and inputted to a clock terminal of a storage cell (latch), the logical level of a contact pin 2 at that moment is stored in the storage cell 5, and an uncoupling signal causes the contact pin 2 to be uncoupled by a mechanism not shown here.例文帳に追加

離脱信号がトリガ信号発生回路６より出力され、記憶素子（ラッチ）５のクロック端子に入力されると、その時点でのコンタクトピン２の論理レベルが記憶素子５に記憶され、また離脱信号に対応して不図示の機構によりコンタクトピン２が離脱する。 - 特許庁

And, a pin 18 for driving an element connected to the substrate 16 is taken out from the liquid crystal display unit 12, a project 18a is formed at the part of the pin 18 for driving the element, and an engagement is performed to a latch 22b formed in the part of the display unit holder 14.例文帳に追加

そして、液晶表示部１２からは基板１６に接続される素子駆動用ピン１８が延出され、その素子駆動用ピン１８の一部には、突起部１８ａが形成され、表示部ホルダ１４の一部に形成された係止部２２ｂと係合するようになっている。 - 特許庁

A latch circuit part 105 performs drive control of a transistor M5 which supplies a start current to a constant current circuit part 12, according to a potential rise of a node N4 which is a junction of a diode-connected transistor M7 with a capacitance element C1 into which a current from the transistor M7 flows.例文帳に追加

ラッチ回路部１０５は、ダイオード接続されたトランジスタＭ７と、そのトランジスタＭ７からの電流が流入する静電容量素子Ｃ１との接続点であるノードＮ４の電位上昇に応じて、定電流回路部１２へ起動電流を供給するトランジスタＭ５を駆動制御する。 - 特許庁

A pixel bus latch 1 latches two pieces of 32-bit image data supplied in parallel; color multiplexers 2-1, 2-2 convert the respective 32-bit image data into 24-bit image data; and a data selector 3 alternately select each image data by changing them over to each other at every one frame time.例文帳に追加

ピクセルバスラッチ１は並列して供給される２本の３２ビットの画像データをラッチし、色多重化器２−１，２−２はその各３２ビットの画像データを２４ビットの画像データにそれぞれ変換し、データセレクタ３は１フレーム時間毎に切り替えて各画像データを順番に選択する。 - 特許庁

Continuous torque of an electric motor 14 for driving a latch member 168 to be displaced against recovery force spreads through magnetic induction between a permanent magnet 36 for induction and an induction ring 62, and friction at a contact surface between a rotor 24 and an output gear 66.例文帳に追加

係止部材１６８を復元力に抗して駆動変位せしめるための電気モータ１４の連続回転力が、誘導用永久磁石３６と誘導リング６２の間での磁気誘導と、ロータ２４と出力歯車６６の重ね合わせ面間での摩擦とを介して及ぼされるようにした。 - 特許庁

A specified delay time of an address fed from a microprocessor 11 to a memory 12 is increased at the time of normal operation, and the microprocessor 11 determines a critical delay time at which it becomes impossible to read out data corresponding to the address appropriately from the memory 12 through a latch circuit 14.例文帳に追加

マイクロプロセッサ１１からメモリ１２に供給されるアドレスに通常の動作時における所定の遅延時間を増大させ、マイクロプロセッサ１１が前記アドレスに対応するデータをメモリ１２からラッチ回路１４を経て適正に読み込むことができなくなる臨界遅延時間を求める。 - 特許庁

In a fixed shift redundancy circuit of a semiconductor memory, the address latch circuits CFDLTC<0>-<3> provided corresponding to each of the relief areas <0>-<3> to store the defective column address share a read side switch and a write side switch.例文帳に追加

半導体メモリの固定式シフトリダンダンシ回路において、複数の救済エリア<0> 〜<3> にそれぞれ対応して不良カラムアドレスを記憶するために設けられているアドレスラッチ回路CFDLTC<0> 〜<3> が、読み出し側スイッチおよび書込み側スイッチを共有することにより、複数の救済エリアでデータバッファ２１の共有を実現する。 - 特許庁

In the liquid crystal driving device, suppression of power consumption of the data bus and high-speed data transfer become possible by providing a selector for separating the data latch bus and the data transfer bus and making only a bus being in operation to operate and by keeping a bus being in a standby in an operation stopping state while fixing the bus to an L state or to an H state.例文帳に追加

本発明では、データラッチ用バスとデータ転送用バスを分離するセレクタを設けることで、動作時のバスのみ動作させ、待機中のバスはＬ固定もしくはＨ固定にして動作停止状態にすることで、低消費電力化と高速データ転送が可能となる。 - 特許庁

The vehicular hood mechanism includes a hood lock mechanism 30 constituted of a striker 32 provided on a hood and a latch 34 provided on a vehicle body, a sensor 50 for detecting a collision impact on the vehicle body, a hood opening/closing button 54 provided in a cabin, and a control unit 60.例文帳に追加

車両用フード機構は、フードに設けられるストライカ３２と車体に設けられるラッチ３４から構成されるフードロック機構３０と、車体に対する衝突衝撃を検出するセンサ５０と、車室内に設けられるフード開閉ボタン５４と、制御部６０とを含んで構成される。 - 特許庁

The basic configuration of this frequency oscillation device consists of a voltage- controlled oscillator (11), the GPS (12), an FPGA (13) and a filtering part (14), and the FPGA (13) further consists of a deviation counter (15), a deviation quantity latch circuit (16), a proportional control arithmetic circuit (17) and a PWM arithmetic circuit (18).例文帳に追加

周波数発振装置の基本構成は、電圧制御発振器（１１）、ＧＰＳ（１２）、ＦＰＧＡ（１３）フィルタ部（１４）よりなり、さらに、ＦＰＧＡ（１３）は、偏差カウンタ（１５）、偏差量ラッチ回路（１６）、比例制御演算回路（１７）、それにＰＷＭ演算回路（１８）から構成される。 - 特許庁

In this terminal network controller, when a telephone set is disconnected from a telephone line due to a malfunction of a latch relay 1 in a normal condition, the voltage of the telephone line is applied to voltage division resistors R1, R2 via diode OR circuits D1a, D1b and this divided voltage is applied to an input port P01 of a CPU 7.例文帳に追加

通常時にラッチングリレー１の誤動作で電話回線と電話機とが切り離された状態になると、電話回線の電圧がダイオードオア（ＯＲ）回路Ｄ１ａ，Ｄ１ｂを介して分圧抵抗Ｒ１，Ｒ２に印加され、この分圧電圧がＣＰＵ７の入力ポートＰ０１に入力される。 - 特許庁

To provide a precision substrate housing case which is capable of properly fitting a positioning pin into a positioning recess without causing wear and damage to them even if they are in such a relation where they are at an upper and a lower tolerance limit respectively and preventing an excess load from being imposed on a latch mechanism when it is in operation.例文帳に追加

位置決め凹部と位置決めピンの寸法が公差の上限・下限の関係にある場合でも、これらを適切に嵌合して摩耗や損傷等を抑制防止することができ、ラッチ機構の操作に余計な負荷が作用するのを防げる精密基板収納容器を提供する。 - 特許庁

Provided is a knitting needle 18 which has a needle bole part 12 freely rotatably supporting a latch 14, and a hook 16 extended at the tip of the needle bole 12 and bent almost U letter-like, wherein, on the needle top part 18, a diamond-like carbon film is precisely covered on a part or the whole of the surface thereof.例文帳に追加

ベラ１４を回動自在に軸支する針幹部１２と、針幹部１２先端に延設され略Ｕ字状に折曲したフック１６とを含む針頭部１８を有する編針において、針頭部１８に、その表面の一部又は全部にダイヤモンドライクカーボン膜を的確に被覆させた。 - 特許庁

Therefore, the amount of idle from pulling of the wire to actual rotation of the latch plate 19 is decreased, and a drive unit for driving the wire can be miniaturized, whereby automobile body weight can be reduced and usability of space inside a door can be enhanced.例文帳に追加

従って、ワイヤを引っ張ってから実際にラッチプレート１９が回動するまでの空動量が減少すると共に、ワイヤを駆動するための駆動ユニットを小型化することができるため、車体重量の軽減化を図ることができ、且つドア内部のスペース利用性を向上させることができる。 - 特許庁

When slave data corresponding to the count of an input setting counter 6 are selected by an input selector 1, the selected slave data are latched by an input latch 2 synchronously with a transfer clock and the latched slave data are loaded to a shift register 3 synchronously with the transfer clock.例文帳に追加

入力設定カウンタ６のカウント値に対応する従属データが入力セレクタ１により選択されると、選択された従属データは転送クロックに同期して入力ラッチ２にラッチされ、ラッチされた従属データは転送クロックに同期してシフトレジスタ３にロードされる。 - 特許庁