「buffer load」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

To provide a tone generation apparatus in which waveform data are stored in a NAND-type flash memory, and read out from the flash memory to a waveform memory through a buffer and simultaneously reproduced, lightening load to a CPU, and achieving well-balanced design.例文帳に追加

ＮＡＮＤ型フラッシュメモリに波形データを格納しておき、そこから波形データをバッファ経由で波形メモリに読出しつつ再生を行う楽音生成装置において、ＣＰＵにかかる負荷を軽減し、バランスの良い設計が実現できるようにすること。 - 特許庁

Even when a transfer processing rate to the second buffer group 43 is slowed down in order to avoid increase in the communication load on a communication system 12 of the relay destination, data of a part of data kinds are not lost by many amounts of data from a high speed communication system 11.例文帳に追加

中継先の通信系１２で通信負荷が増大しないように第２のバッファ群４３への転送処理速度を遅くしても、高速の通信系１１からの多量のデータで、一部のデータ種類のデータが消失しないようにする。 - 特許庁

The body 32 of the load lock chamber 30 is attached to/detached from an internal surface 22 of the buffer chamber 1, so that the opening 1a of the chamber 1 is closed from the inside, and has an annular groove 35 into which an O-ring is fitted on a part facing the internal surface 22.例文帳に追加

ロードロック室３０の本体３２は、バッファー室１の開口部１ａを内側から塞ぐようにバッファー室１の内面２２に着脱し、かつ内面２２に面する部分に、Ｏリングが嵌め込まれるリング状の溝３５を有する。 - 特許庁

The switching regulator further has: a battery 11; a switching transistor 12; a coil 13; a capacitor 14; a load 15; resistors 16, 17; a diode 18; a reference voltage circuit 19; a soft starting circuit 20; an error amplifier 21; a PWM control circuit 22; and a buffer 23.例文帳に追加

また、スイッチングレギュレータは、電池１１、スイッチトランジスタ１２、コイル１３、容量１４、負荷１５、抵抗１６〜１７、ダイオード１８、基準電圧回路１９、ソフトスタート回路２０、エラーアンプ２１、ＰＷＭ制御回路２２及びバッファ２３を有する。 - 特許庁

In data processing of the detection waveform, real-time processing is performed relative to processing from A/D conversion to buffer processing and data addition processing, and interruption processing is performed following the A/D conversion relative to the buffer processing and the data addition processing, to thereby reduce a data quantity to be processed in the real-time processing, and thereby the processing load of the digital processing device is reduced.例文帳に追加

検出波形のデータ処理において、Ａ／Ｄ変換からバッファ処理およびデータ加算処理までの処理についてはリアルタイム処理を行うとともに、バッファ処理およびデータ加算処理についてはＡ／Ｄ変換に続いて割り込み処理を行うことによって、リアルタイム処理で処理するデータ量を低減させ、これによってデジタル処理装置の処理負担を低減する。 - 特許庁

The device is equipped with a line buffer section which stores the data inputted from the outside by each of the horizontal lines in synchronization with a horizontal synchronizing signal, at least one comparison section which compares the loads included in the horizontal lines stored into the line buffer section, and a data conversion section which corrects the data supplied to the horizontal lines by the load difference compared by the at least one comparison section.例文帳に追加

本発明は、外部から入力されるデータを水平同期信号に同期して水平ライン別に格納するラインバッファー部と、前記ラインバッファー部に格納された水平ラインに含まれたロードを比較する少なくとも一つの比較部と、前記少なくとも 一つの比較部により比較されたロード差により前記水平ラインに供給されるデータを補正するデータ変換部とを備える。 - 特許庁

With the vacuum buffer tank 30 connected to the suction tank 24 and the vacuum pump 28, the pressure fluctuation in the suction tank 24 can be lessened by the vacuum buffer tank 30, which prevents a load caused by a pressure fluctuation in the suction tank 24 from giving a direct effect on the vacuum pump 28.例文帳に追加

このように、真空バッファタンク３０を介して吸引タンク２４を真空ポンプ２８と接続することで、吸引タンク２４内の圧力変動を真空バッファタンク３０で吸収することができるため、吸引タンク２４内の圧力変動による負荷が真空ポンプ２８に直接掛かることはなく、真空バッファタンク３０を設けてない場合と比較して真空ポンプ２８を小型化することができる。 - 特許庁

To provide an output signal for an LSI that can automatically and properly adjust a leading time/a trailing time of an output waveform and avoid an operation defect with respect to interface timing with an external component even when an external load capacity of an output buffer circuit is increased more than an expected capacity.例文帳に追加

出力バッファ回路の外部負荷容量が予想以上に大きくなった場合でも、出力波形の立上がり時間／立下がり時間の値を自動的に適正に調整し、外部部品とのインターフェースタイミングに関する動作不具合を回避する。 - 特許庁

To prevent generation of unevenness of exposure by suppressing transmission of load variation or the like generated at formation of loop to an exposure portion in an image forming device A in which the loop is formed on a part of paper P and is functioned as a buffer after exposure.例文帳に追加

ペーパーＰの一部にループを形成して、露光後バッファとして機能させるようにした画像形成装置Ａにおいて、そのループの形成の際に生じる負荷変動等の露光部分への伝達を抑制して、これによる露光ムラの発生も防止する。 - 特許庁

To provide a tone generation apparatus in which waveform data are stored in a NAND-type flash memory, and read out from the flash memory to a waveform memory through a buffer and simultaneously reproduced, lightening load to a CPU, and achieving well-balanced design.例文帳に追加

ＮＡＮＤ型フラッシュメモリに波形データを格納しておき、そこから波形データをバッファ経由で波形メモリに読出しつつ再生を行う楽音生成装置において、ＣＰＵにかかる負荷を軽減し、バランスの良い設計が実現できるようにすることを目的とする。 - 特許庁

An output buffer 150 is the load which need not use all the voltages applied for this voltage boosting system as the driving voltage and its low-potential side electrification end which should normally be grounded is connected to the voltage supply end of the system power source 500.例文帳に追加

出力バッファ１５０は、この昇圧システムにとって印加される電圧の全てを駆動電圧として利用する必要のない負荷であり、通常は接地電位とされるべきその低電位側給電端は、システム電源５００の電圧供給端に接続される。 - 特許庁

Accordingly, the gap 10 is securely formed by the spacer, the air layer in the gap 10 exhibits thermal buffer action, and rapid temperature fluctuation in the heat transfer pipe 3 and the plate fins 1 can be suppressed, even if a load to be heated such as a fluid fluctuates.例文帳に追加

したがって、スペーサによって間隙１０が確実に形成されて、その間隙１０の空気層が熱緩衝作用を発揮し、加熱すべき流体などの負荷が変動しても、伝熱パイプ３およびプレートフィン１の急激なる温度変動を抑制できるものである。 - 特許庁

In one embodiment, a method is provided including steps of storing a buffer flag busy indicator data value within a first cacheable memory location and setting a load/store operation reservation on the first cacheable memory location via the store and reserve instructions.例文帳に追加

ある実施形態においては、第１のキャッシュ可能メモリ・ロケーション内にバッファ・フラグ・ビジー標識データ値を格納するステップと、ストア及び予約命令を介して、第１のキャッシュ可能メモリ・ロケーション上にロード／ストア・オペレーション予約を設定するステップを含む方法が提供される。 - 特許庁

This output buffer circuit delays an input signal IN by connecting in series delay circuits 11 to 14 with feedback which vary in delay time according to the load placed on an output terminal 2 on the basis of an output signal OUT obtained through a feedback path L1.例文帳に追加

フィードバック経路Ｌ１を介して得られる出力信号ＯＵＴの電位基づき、出力端子２にかかる負荷に応じて各々の遅延時間が変化するフィードバック付遅延回路１１〜１４は直列に接続されて入力信号ＩＮを遅延させる。 - 特許庁

As the buffer device 3, it is pref. to employ a device having such a structure that the end parts of two rotary shafts to which the rotary power to the load 4 is transmitted are mutually connected by a deformable elastomer within the plane crossing the axial line of the rotary shafts at a right angle.例文帳に追加

緩衝器３としては、負荷４への回転動力が伝達される二つの回転軸の端部同士を、該回転軸の軸線に直交する平面内において変形可能な弾性体で連結した構造を有するものを採用することが好ましい。 - 特許庁

To solve the problem that a current clamp circuit constituted such that a diode is connected in parallel to the series circuit of a buffer and a resistance and the output of an amplifier to which an input signal is input is input to the circuit, can not hold a clamp potential at a constant value when the potential of a load varies.例文帳に追加

バッファと抵抗の直列回路に並列にダイオードを接続し、この回路に入力信号が入力される増幅器の出力を入力する構成の電流クランプ回路は、負荷の電位が変動するとクランプ電位を一定値に保つことができなくなるという課題を解決する。 - 特許庁

A vector instruction issuing part sorts a plurality of elements comprising the vector data to an element group and controls to start the tranferring the element group with all element out of the plurality of element groups read from the main memory by the memory access control part from the load buffer to the vector processing part.例文帳に追加

ベクトル命令発行部は、ベクトルデータを構成する複数の要素を複数の要素群に分け、複数の要素群のうちで全ての要素がメモリアクセス制御部によりメインメモリから読み出された要素群に対して、ロードバッファからベクトル処理部への転送を開始するように制御する。 - 特許庁

A first phase comparison circuit 20a compares a first intermediate signal X1 set to a target phase state with an Hϕ1 signal via an inverter 24a and strengthens the load drive capability of an output buffer 9a when the Hϕ1 signal is delayed.例文帳に追加

目標とする位相状態に設定された第１中間信号Ｘ１と、インバータ２４ａを介したＨφ１信号とを第１の位相比較回路２０ａで比較を行なって、Ｈφ１信号が遅延している場合には出力バッファ９ａの負荷駆動能力を強める。 - 特許庁

Further, a second phase comparison circuit 20b compares a second intermediate signal X2 set to a target phase state with an Hϕ2 signal via an inverter 24b and strengthens the load drive capability of an output buffer 9b when the Hϕ2 signal is delayed.例文帳に追加

また、目標とする位相状態に設定された第２中間信号Ｘ２と、インバータ２４ｂを介したＨφ２信号とを第２位相比較回路２０ｂで比較を行なって、Ｈφ２信号が遅延している場合には出力バッファ９ｂの負荷駆動能力を強める。 - 特許庁

To achieve the measurement of the processing time for an image processing module without increasing a load when no measurement is made and requiring the need to change a program, in an image processing unit configured by connecting the image processing module and a buffer module in the form of a pipeline, etc.例文帳に追加

画像処理モジュール及びバッファモジュールがパイプライン等の形態で連結されて成る画像処理部において、画像処理モジュールの処理時間の計測を、計測を行わない場合の負荷が増大したり、画像処理モジュールを実現するプログラムの変更を必要となったりすることなく実現する。 - 特許庁

To provide a semiconductor integrated circuit having an output buffer circuit which rises or falls an output signal on an output terminal up or down to a specific voltage at a desired through-rate, without depending on the value of capacitance of a load connected to the output terminal.例文帳に追加

出力端子に接続された負荷の静電容量の大きさに依存することなく、所望のスルーレートで出力端子の出力電圧を所定の電圧に立ち上げ、または立ち下げることができる出力バッファ回路を有する半導体集積回路を提供する。 - 特許庁

To provide an output buffer circuit that can reduce the level of a through current in simultaneous switching, reduce necessary current capacity of a power source, and suppress the through current irrelevantly to an external load when applied to a plurality of output buffers connected in parallel between a power supply terminal and a reference potential point.例文帳に追加

電源端子と基準電位点間に並列接続される複数の出力バッファに適用した場合、同時スイッチング時における貫通電流の大きさを減少でき、電源の電流容量が少なくて済み、また外部負荷によらず貫通電流を抑制可能とする。 - 特許庁

To provide a piston-cylinder-type shock absorbing device using a viscous fluid, which has a structure of forming to enlarge a cross section of a bottom in a resin-made cylinder thereby reducing buffer load at a stroke end of a piston and permitting the piston to slide surely to the stroke end.例文帳に追加

粘性流体を利用したピストン・シリンダ型の緩衝装置に関し、樹脂製のシリンダ内部の底部の断面積を拡大して形成する構造とすることで、ピストンのストロークエンドでの緩衝荷重を減少させ、ピストンがストロークエンドまで確実にスライドするようにしたものである。 - 特許庁

To provide an interface controller, a read access control method, and an information processor having the interface controller capable of memory read access avoiding an overflow of a receiving buffer, while maintaining versatility as the processor without applying a load to an issuer of a read request.例文帳に追加

リードリクエストの発行者に負荷を与えることなく、かつ、装置としての汎用性を維持するとともに、受信バッファのオーバーフローを回避したメモリリードアクセスを可能とするインタフェースコントローラ、リードアクセス制御方法及び該インタフェースコントローラを備える情報処理装置を提供することである。 - 特許庁

Therefore, if the output terminal is inspected in such the state that the load current of the inspection condition flows through an output buffer 2, it becomes unnecessary to draw current from a tester, and no voltage drop due to an equivalent resistance component 8 such as wiring or the like is generated, thereby enabling an accurate measurement.例文帳に追加

それにより、出力バッファ２に検査条件の負荷電流が流れる状態を作り出して、出力端子の検査を行えば、テスターからの電流引き込みは不要になり、配線等の等価抵抗成分８による電圧降下は発生せず、正確な計測が可能となる。 - 特許庁

When the ordinary electric load 40 is provided with a detecting device 45 inside thereof, spring-back of the game balls in the ball passage 40c can be appropriately prevented and the chattering can be prevented by forming the ball passage 40 of the buffer member 49 in a downstream side of the ball passage 40.例文帳に追加

また、内部に検出装置４５を設けた場合、特に球通路４０ａの検出センサ４５ａよりも下流側を緩衝部材４９で構成することにより、球通路４０ａ内で遊技球の跳ね返りを好適に防止し、チャタリングまでも好適に防止することができる。 - 特許庁

An earthquake-resistance reinforcing tool body 13 is constituted linealy by inserting one end section of supporting members 14 formed in a pair of cylindrical shapes into each inserting recessed section 16 recessed at both end sections of a load buffer 15 formed of an elastic material in a columnar shape.例文帳に追加

耐震補強具本体１３は、一対の円筒状をなす支持部材１４の一端部が、弾性材料により円柱状に形成されている負荷緩衝部材１５の両端部に凹設された各挿入凹部１６に挿入されることにより、直線状に構成されている。 - 特許庁

To provide an image processing apparatus and an image processing method for reducing a load of processing of displaying image information on a display section imposed on a control section so as to enhance the processing efficiency of the control section in providing an image buffer area to a storage section for storing the image information.例文帳に追加

画像情報を記憶する記憶部にイメージバッファ領域を設ける場合に、表示部に画像情報を表示させる処理による制御部の負荷を低減し、制御部の処理効率を向上させることができる画像処理装置および画像処理方法を提供すること。 - 特許庁

This buffer circuit commonly drives a load by an operational amplifying means for buffering an input voltage and outputting the voltage, and an output accelerating means for outputting current larger than current from the amplifying means when the voltage difference of a predetermined offset voltage or higher exists between its input and output voltages.例文帳に追加

入力電圧をバッファして出力する演算増幅手段と、その入・出力電圧間に所定のオフセット電圧以上の電圧差がある時に演算増幅手段からの電流より大きな電流を出力する出力加速手段とにより、負荷を共通に駆動する。 - 特許庁

This buffer 6 for the cask has the first impact absorber B1 arranged on the periphery of a shell body of the cask, and when an impact load F is applied to the cask, the first impact absorber B1 is collapsed and deformed, to thereby absorb impact to the cask.例文帳に追加

キャスク用緩衝体６は、キャスクの胴本体の周囲に配置される第１衝撃吸収体Ｂ１を有しており、キャスクに衝撃荷重Ｆが作用した場合には、第１衝撃吸収体Ｂ１が圧潰して変形することによりキャスクに対する衝撃を吸収する。 - 特許庁

To reduce the load on a CPU, detect and correct the error using hardware in a tone generator, and replace the page undergoing the error by a new page, in a tone generation apparatus in which waveform data is stored in an NAND flash memory and is read out to a waveform memory via a buffer and simultaneously reproduced.例文帳に追加

ＮＡＮＤ型フラッシュメモリに波形データを格納し、波形データをバッファ経由で波形メモリに読出しつつ再生を行う楽音生成装置において、ＣＰＵの負荷を軽減し、エラー検出と訂正を楽音生成部内のハードウェアを利用して実現し、またエラーが発生したページを新たなページで代替できるようにする。 - 特許庁

To provide inexpensive tolerance specification by interposing a slip ring between a steering shaft and a key lock member so as to buffer a large destructive load generated instantaneously at a theft and to reduce the size and cost of a device by constituting the key lock member by sheet metal and constituting a pipe in swelling integral forming.例文帳に追加

ステアリングシャフトとキーロック部材の間に滑りリングを間挿させ、盗難時に瞬間的に発生する大きな破壊荷重を緩衝させることで、トレランス仕様を安価に提供するとともに、キーロック部材を、板金物で構成したり、パイプの膨出一体成形で構成し、装置の軽量化およびコスト削減を図ることにある。 - 特許庁

When the transmission load of the port connecting a LAN terminal 22 is high and the relay of a frame is disabled by the overflow of the frame buffer, the transmission of the LAN terminal 22 is suppressed by transmitting a JAM signal to the LAN terminal 22 of a frame transmission source when the number of LAN terminals 22 connected to that port is '1'.例文帳に追加

ＬＡＮ端末２２が接続されているポートの送信負荷が高く、フレームバッファのオーバーフローによりフレームの中継ができない場合、そのポートに接続されているＬＡＮ端末２２の数が「１」であればフレーム送信元のＬＡＮ端末２２に対してＪＡＭ信号を送信して、該ＬＡＮ端末２２の送信を抑制させる。 - 特許庁

The status of process load as to each process is monitored/observed at all times by providing a buffer memory monitoring part 103, a pilot signal adding part 105, a first pilot signal monitoring part 110, a second pilot signal monitoring part 113, a first data selection part 104, a second data selection part 108, and a third data selection part 111.例文帳に追加

バッファメモリ監視部１０３、パイロット信号付加部１０５、第１パイロット信号監視部１１０、第２パイロット信号監視部１１３、第１データ選択部１０４、第２データ選択部１０８、第３データ選択部１１１を設けることにより、各処理の処理負荷の状況を常に監視・観測する。 - 特許庁

To provide a buffer circuit which realizes a large capacity drive capability and a high-speed output response and realizes reduction of a power consumption, by reducing the current value of a constant-current source in a steady state and adding a circuit for operating so as to supply or absorb load current only at a state change time.例文帳に追加

静止状態での定電流源の電流値を小さくするとともに、状態変更時のみ負荷電流を供給あるいは吸収するように動作する回路を付加することにより、大容量駆動能力、高速出力応答を可能にするとともに、低消費電力化を実現できるバッファ回路を提供すること。 - 特許庁

Charge distribution of the signal wiring line repaired by using the spare wiring line having high load as compared with the source bus wiring line is performed by providing a charge distribution means on the source bus wiring line also at the signal line repaired by using the spare wiring line connected to the spare driving buffer at the time of charge distribution and low power consumption can be attained.例文帳に追加

電荷配分時に予備の駆動バッファに接続された予備の配線で修復された信号線にもソースバス配線との電荷配分手段を備えることにより、ソースバス配線に比べ高負荷である予備の配線で修復された信号線の電荷配分も行われ、低消費電力化を図ることが可能となる。 - 特許庁

The combined load of a buffer spring before actuation is set smaller than that of a retracting spring and a contact spring in a conduction state, so that the fixed core is actively moved towards the movable core side when being actuated by an electromagnetic coil, and a relative collision velocity is accordingly decreased, thus improving mechanical endurance of the movable core and the fixed core.例文帳に追加

緩衝ばねの駆動前の合成荷重を戻しばねと接点ばねの導通時の合成荷重よりも低くすることにより、電磁石コイルによる駆動時積極的に固定コアを可動コア側に移動させることにより、相対的な衝突速度が低減でき可動コア、固定コアの機械的耐久性向上が図れる。 - 特許庁

To provide a control circuit capable of generating a proper signal waveform by estimating the load of an output signal from the waveform state of the signal, and changing the set value of an output buffer capable of changing an output current value, as for a device for controlling power supply to an IC such as an ASIC(application specific integrated circuit).例文帳に追加

本発明は、ＡＳＩＣ（application specific integrated circuit ）等のＩＣへの電力供給制御装置に関し、特に出力信号の波形状態から、その信号の負荷を想定し、出力電流値を変更できる出力バッファの設定値を変更することにより、適正な信号波形を生成することができる制御回路を提供するものである。 - 特許庁

During a test, a signal is sent from a test input terminal to drive the test control circuit, a signal is output from the output side of an input/output tri-state circuit provided for use in test, and the drive result is observed at an input buffer of the input/output tri-state circuit, thereby checking whether the pull-up and pull-down resistance of a load is present.例文帳に追加

テスト時にはテスト用入力端子から信号を送りテスト制御回路を駆動し、テスト用に設けた入出力トライステート回路の出力側から信号を出力し、その駆動結果を入出力トライステート回路の入力バッファで観測することにより、負荷のプルアップ、プルダウン抵抗があるかどうかをチェックする。 - 特許庁

To reduce the load on a CPU, and detect and correct the error about data read from a NAND flash memory using hardware in a tone generation section without using a processor in the CPU or flash memory, in a tone generation apparatus in which waveform data is stored in the NAND flash memory and is read out from the flash memory to a waveform memory via a buffer and simultaneously reproduced.例文帳に追加

ＮＡＮＤ型フラッシュメモリに波形データを格納し、そこから波形データをバッファ経由で波形メモリに読出しつつ再生を行う楽音生成装置において、ＣＰＵにかかる負荷を軽減し、フラッシュメモリから読出したデータについてのエラー検出と訂正を、ＣＰＵやフラッシュメモリ内のプロセッサを利用することなく、楽音生成部内のハードウェアを利用して実現できるようにする。 - 特許庁

This device for improving protection of ESD in CMOS buffer comprises a plurality of PMOS transistors (31-37) and a plurality of NMOS transistors (41-47) which are connected with the PMOS transistors in series and have a larger finger width W than a finger width W of the PMOS transistors so as to endure the current load increased in case of a static discharge.例文帳に追加

本発明は、複数のＰＭＯＳトランジスタ（３１〜３７）と、このＰＭＯＳトランジスタと直列に接続され、静電放電の場合に増加された電流負荷に耐えることができるようＰＭＯＳトランジスタのフィンガー幅Ｗ_Ｐよりも大きいフィンガー幅Ｗ_Ｎを有する複数のＮＭＯＳトランジスタ（４１〜４７）とを有するＣＭＯＳバッファにおけるＥＳＤ保護を向上させる装置に関する。 - 特許庁

Additionally, when a current flows out from the output buffer circuit 100 to the inductive load 2, the slew-rate control unit 140 controls such that the output signal VOUT changes from the high slew rate to the low slew rate at the rising edge of the output signal VOUT and controls such that the output voltage VOUT changes from the low slew rate to the high slew rate at the falling edge of the output signal VOUT.例文帳に追加

また、出力バッファ回路１００から誘導性負荷２に電流が流出している場合に、スルーレート制御部１４０は、出力信号ＶＯＵＴの立ち上がり過程において高いスルーレートから低いスルーレートに変化させる制御を行うとともに、出力信号ＶＯＵＴの立ち下がり過程において低いスルーレートから高いスルーレートに変化させる制御を行う。 - 特許庁

To provide an image processing unit such as a main board that is a component of a facsimile terminal where image data stored in a printer buffer can be processed with single resolution, especially with lower resolution so as to relieve the load of an MPU thereby, the main board is used in common so as to easily reduce the cost, and printer engines requiring two different resolution can selectively mounted.例文帳に追加

プリンタバッファに記憶される画データを単一の解像度、特に低い側の解像度で扱うことができ、これによってＭＰＵの負荷が軽減でき、メインボードの共通化と、これによるコストダウンとを容易に達成することができる２つの異なる解像度を要求するプリンタエンジンを選択的に搭載可能としたファクシミリ装置を構成するメインボードの如き画像処理装置を提供する。 - 特許庁