「etching method」に関連した英語例文の一覧と使い方(137ページ目) - Weblio英語例文検索

The method of evaluating the SOI wafer having an insulating layer and an active layer in this order on a support substrate comprises forming a pattern on the insulating layer after removing part of the active layer from the insulating layer by wet or dry etching; and evaluating the bonding interface between the active layer and insulating layer by observing whether the pattern peels and/or whether a bonding defect is caused.例文帳に追加

支持基板上に絶縁層と活性層をこの順に有するＳＯＩウェーハの評価方法であって、前記活性層の一部を前記絶縁層上からウェットまたはドライエッチングを施すことによって除去した後、前記絶縁層上にパターンを形成し、前記パターンの剥離および／または接着不良の有無を観察することにより前記活性層と前記絶縁層との貼り合わせ界面を評価する。 - 特許庁

A manufacturing method includes the steps for forming a connection hole 32 on an interlayer insulating film 31 with an etching mask of a resist film 41 after the resist film 41 with an opening pattern 42 for forming a connection hole is formed in the interlayer insulating film 31 on a silicon substrate 11, and a step for ion-implanting impurities to the silicon substrate 11 with the ion implanting mask of the resist film 41.例文帳に追加

シリコン基板１１上に形成した層間絶縁膜３１上に接続孔を形成するための開口パターン４２を形成したレジスト膜４１を形成した後、レジスト膜４１をエッチングマスクに用いて層間絶縁膜３１に接続孔３２を形成する工程と、レジスト膜４１をイオン注入マスクに用いてシリコン基板１１に不純物をイオン注入する工程とを備えた半導体装置の製造方法である。 - 特許庁

A method for manufacturing an inkjet recording head includes a metal mask formation step of forming a metal mask 19 having a predetermined shape containing a silicide film 16 formed by silicidation of the surface of a flow path forming substrate wafer 110 containing a silicon substrate and a liquid flow path formation step of forming a liquid flow path by anisotropically etching the flow path forming substrate wafer 110 using the metal mask 19 as a mask.例文帳に追加

シリコン基板からなる流路形成基板用ウェハ１１０の表面をシリサイド化させて形成したシリサイド膜１６を含む所定形状のメタルマスク１９を形成するメタルマスク形成工程と、メタルマスク１９をマスクとして流路形成基板用ウェハ１１０を異方性エッチングすることにより液体流路を形成する液体流路形成工程と、を有するインクジェット式記録ヘッドの製造方法を採用する。 - 特許庁

The method of manufacturing a board for power module includes: a bonding process for bonding a ceramic board 10 to metal plates 11, 12; a circuit forming process for forming circuit patterns 11A by etching the metal plates 11, 12, after the bonding process; and a grooving process for forming grooves 10a by laser machining between the circuit patterns 11A of the ceramic board 10, after the circuit formation process.例文帳に追加

パワーモジュール用基板の製造方法であって、セラミックス基板１０と金属板１１，１２とを接合する接合工程と、前記接合工程の後に、前記金属板１１，１２をエッチングして回路パターン１１Ａを形成する回路形成工程と、前記回路形成工程の後に、前記セラミックス基板１０の前記回路パターン１１Ａ間にレーザー加工で溝１０ａを形成する溝入れ工程と、を有する。 - 特許庁

The method of manufacturing the light-emitting diode array includes steps of: laminating a semiconductor layer on a substrate 1; forming a plurality of resist layers 100 to align along an X direction on a light emission part forming region 11 of the semiconductor layer; and forming a plurality of mutually-separated island-like light emission parts 10 formed on the semiconductor layer by mesa-etching with the resist layers 100 as masks.例文帳に追加

この発光ダイオードアレイの製造方法は、基板１上に半導体層を積層する工程と、半導体層の発光部形成領域１１上に、Ｘ方向に沿って配列するように、複数のレジスト層１００を形成する工程と、レジスト層１００をマスクとしてメサエッチングすることにより、半導体層に、互いに分離された島状の複数の発光部１０を形成する工程とを備えている。 - 特許庁

A hole 5 that contains a groove cut on the surface of a silicon substrate W as an object of processing is filled through a filling method comprising a titanium film forming process in which a titanium metal film 6 is formed on the surface of the substrate, an etching process in which the surface of the titanium metal film 6 is uniformly removed as thick as prescribed excluding its part that combines with the ground material.例文帳に追加

シリコン基板Ｗよりなる被処理体の表面に形成されている溝を含むホール５を埋め込む埋め込み方法において、前記被処理体の表面にチタン金属膜６を形成するチタン膜形成工程と、前記チタン金属膜の表面を、チタン塩化物ガスをエッチングガスとして下地と化合した部分を除いて所定の厚さだけ略均一に除去するエッチング工程とを有する。 - 特許庁

To provide a manufacturing method of a semiconductor element capable of reducing a leakage current in a storage electrode junction region by forming a gate having a stepped channel, by etching into a predetermined thickness a semiconductor substrate in a portion scheduled for a storage electrode contact and in an adjacent region thereof before the formation of an element isolation film that defines an active region.例文帳に追加

本発明は半導体素子の製造方法に関し、特に活性領域を定義する素子分離膜の形成前に格納電極コンタクトに予定されている部分及びその隣接領域の半導体基板を所定厚さにエッチングして段差のあるチャンネルを有するゲートを形成することにより、格納電極接合領域で漏洩電流を低減させて半導体素子のリフレッシュ特性を向上させることができる技術である。 - 特許庁

The manufacturing method further include a process 3 in which a compound having oxidizing power or the solution of the compound is brought into contact with a modified layer formed by the etching treatment and the modified layer is removed.例文帳に追加

フッ素系ポリマーを含有する樹脂材料から形成された多孔質樹脂基材に、厚み方向に貫通する少なくとも一つの穿孔を形成する工程１；穿孔の内壁面に、アルカリ金属を含有するエッチング液を接触させてエッチング処理する工程２；エッチング処理により生じた変質化層に、酸化力を有する化合物またはその溶液を接触させて、該変質化層を除去する工程３；を含む穿孔された多孔質樹脂基材の製造方法。 - 特許庁

To obtain an inorganic particle-containing resin composition capable of forming an inorganic particle-containing resin layer having excellent flexibility and transferability, causing neither deformation nor peeling in pattern of sintered compact formed through an etching process and baking process, a transfer film having the inorganic particle-containing resin layer and to provide a method for producing a PDP capable of forming a pattern having a high dimensional accuracy, having excellent workability.例文帳に追加

可撓性、転写性に優れ、エッチング工程および焼成工程を経て形成される焼結体のパターンに変形やはがれを生じさせることのない無機粒子含有樹脂層を形成することのできる無機粒子含有樹脂組成物、当該無機粒子含有樹脂層を有する転写フィルムを提供すること、および寸法精度が高いパターンを形成でき、作業性に優れたＰＤＰの製造方法を提供する。 - 特許庁

The method includes: a step of removing a chemically stable first impurity-containing layer by performing dry etching to a Zn polar face (+c face) in the surfaces of the substrate; and a step of removing a second impurity-containing layer lying at a position deeper than the first impurity-containing layer.例文帳に追加

）」で表される組成を有する酸化亜鉛系基板の処理方法であって、前記基板の表面のうち、Ｚｎ極性面（＋ｃ面）をドライエッチングすることにより、化学的に安定な第一の不純物含有層を除去する工程と、前記ドライエッチング面をさらにウェットエッチングすることにより、前記第一の不純物含有層よりも深い位置にある第二の不純物含有層を除去する工程と、を有することを特徴とする酸化亜鉛系基板の処理方法。 - 特許庁

The method for forming a group III-nitride crystalline material includes: (a) providing a mineralizer substantially free of oxygen and water to a reaction chamber of an ammonothermal growth reactor 1; (b) evacuating the chamber; (c) providing a seed crystalline material 11 subjected to back-etching before growing the group III-nitride crystalline material; and (d) growing the group III-nitride crystalline material in the chamber.例文帳に追加

ＩＩＩ族窒化物結晶性材料を形成する方法であって、（ａ）実質的に酸素と水とを含まない鉱化剤をアンモノサーマル成長反応器１の反応チャンバーに提供することと、（ｂ）該チャンバーを排気することと、（ｃ）該ＩＩＩ族窒化物結晶性材料を成長させる前に、バックエッチングされたシード結晶性材料１１を提供することと、（ｄ）該チャンバー内で該ＩＩＩ族窒化物結晶性材料を成長させることとを含む、方法。 - 特許庁

A method of forming this semiconductor device includes forming a dummy metal gate layer including work function metals directly on a base insulating film, diffusing the work function metals into the base insulating film by annealing, removing the dummy metal gate layer by wet etching, respectively forming high-permittivity gate insulating films 213, 213 on base insulating films 211, 212, and forming metal gates 214, 215 on the high-permittivity gate insulating films 213.例文帳に追加

半導体装置の形成方法は、仕事関数メタルを含むダミーメタルゲート層をベース絶縁膜の直上に形成することと、アニーリングによって仕事関数メタルをベース絶縁膜中に拡散させることと、ウェットエッチングによってダミーメタルゲート層を除去することと、ベース絶縁膜２１１、２１２上に高誘電率ゲート絶縁膜２１３、２１３を形成することと、高誘電率ゲート絶縁膜２１３上にメタルゲート２１４、２１５を形成することと、を含む。 - 特許庁

By the method of forming the gate recess 20, UV light having energy, where a bandgap energy is equivalent to that of a prescribed semiconductor layer within the semiconductor layer, is applied from the surface of the semiconductor layer changing in a layer direction from a gate opening 19 by photoelectrochemical etching, and at the same time the semiconductor layer of prescribed bandgap energy within the semiconductor layer is etched from the gate opening of an SiN surface protection layer 17.例文帳に追加

光電気化学エッチングにより、バンドギャップエネルギーが、ゲート開口部１９から層方向に変化する半導体層の表面から前記半導体層内の所定の半導体層のバンドギャップエネルギーに相当するエネルギーを有するＵＶ光を照射しながら、ＳｉＮ表面保護層１７の前記ゲート開口部から前記半導体層内の所定のバンドギャップエネルギーの半導体層をエッチングすることを特徴とするゲートリセス２０の形成方法。 - 特許庁

This method of manufacturing a semiconductor device includes processes of: forming an etching mask on a processing object 10 formed of a compound semiconductor containing indium as an essential constituent element; introducing a mixture gas comprising two constituents such as hydrogen iodide gas and silicon tetrachloride gas onto the processing object 10 and converting the mixture gas to plasma; and entering the mixture gas converted to plasma into the processing object to selectively etch the processing object.例文帳に追加

この製造方法は、インジウムを必須の構成元素とする化合物半導体からなる被加工物１０の上にエッチングマスクを形成する工程と、被加工物１０の上にヨウ化水素ガスおよび四塩化ケイ素ガスの２成分からなる混合ガスを導入するとともに混合ガスをプラズマ化する工程と、当該プラズマ化された混合ガスを被加工物に入射させて被加工物を選択的にエッチングする工程と、を含む。 - 特許庁

A method for manufacturing semiconductor includes a step for forming a substrate, a step for sticking a polysilicon layer on the substrate, a step for sticking the photoresist layer on the polysilicon layer, a step for patterning the photoresist layer, a step for sticking an inorganic material layer which is conformable and not photosensitive on the patterned photoresist layer, and a step for etching anisotropically the inorganic material layer and a semiconductor material layer.例文帳に追加

基板を形成するステップと、前記基板上にポリシリコン層を被着させるステップと、前記ポリシリコン層上にフォトレジスト層を被着させるステップと、前記フォトレジスト層をパターン形成するステップと、前記パターン形成したフォトレジスト層上に共形かつ非感光性の無機材料層を被着させるステップと、前記無機材料層および半導体材料層に異方性エッチングを施すステップとを含むことを特徴とする半導体製造方法である。 - 特許庁

To provide a method and an apparatus for separating metal ions and recovering phosphoric acid at high yield from a mixed acid aqueous solution containing the metal ions such as a metal ion-containing mixed acid waste liquid produced from a metal etching process or the like in a semiconductor manufacturing plant or the like using a distillation and extraction means in place of a membrane or an ion exchange treatment which is commonly used as a conventional technique.例文帳に追加

半導体製造工場などにおける金属エッチング工程などから発生する金属イオン含有混酸廃液のような金属イオンを含有する混酸水溶液から、金属イオンを分離するとともにリン酸を高い収率で回収するにあたり、従来技術では膜処理またはイオン交換処理を行なうのが常識であったが、本発明では発想を全く変えて蒸留、抽出手段を用いた回収方法および装置の提供。 - 特許庁

A method and an apparatus for manufacturing a polycrystal silicon permitting the reactor to be continuously operated by effectively preventing silicon from precipitating and depositing by injecting an etching gas containing hydrogen chloride onto the surface of the reaction gas feeding means, when manufacturing at a large scale the polycrystal silicon of particle form by fluidizing silicon particles while feeding the reaction gas by using a fluidized bed reactor, are provided.例文帳に追加

本発明は、流動層反応器を用いて反応ガスを供給しながらシリコン粒子を流動させて粒子形態の多結晶シリコンを量産するにおいて、塩化水素を含むエッチングガスを反応ガス供給手段の表面に注入することによってシリコンが析出されて堆積されるのを有効に防ぎ、反応器を連続的に運転することを可能とする多結晶シリコンの製造方法及び装置を提供する。 - 特許庁

This manufacturing method of a semiconductor element includes steps of forming: multiple metal wires on a semiconductor substrate; a reaction prevention film on the metal wires in a region with via holes formed therein; an interlayer insulation film on the semiconductor substrate including the reaction prevention film; via holes by etching the interlayer insulation film above the reaction prevention film; and the via plugs in the via holes.例文帳に追加

半導体基板上に多数の金属配線を形成する段階;ビアホールが形成される領域の前記金属配線上に反応防止膜を形成する段階;前記反応防止膜を含む前記半導体基板上に層間絶縁膜を形成する段階;前記反応防止膜の上部の前記層間絶縁膜をエッチングしてビアホールを形成する段階;前記ビアホール内部にビアプラグを形成する段階を含む半導体素子の製造方法。 - 特許庁

The manufacturing method of a semiconductor device is to etch a polysilicon or silicon using either one out of nitrosyl chloride, nitrile chloride or nitrosyl bromide or using chlorine or bromic base etching gas additionally containing either one out of nitrogen oxide, dinitrogen oxide, nitrogen dioxide, nitrogen trioxide, dinitrogen trioxide, dinitrogen tetroxide, dinitrogen pentoxide.例文帳に追加

本発明にかかる半導体装置の製造方法は、塩化ニトロシル、塩化ニトロイルまたは臭化ニトロシルのいずれかをエッチングガスとして用いたうえで、あるいはまた、一酸化窒素、一酸化二窒素、二酸化窒素、三酸化窒素、三酸化二窒素、四酸化二窒素、五酸化二窒素またはフッ化ニトロシルのいずれかを添加含有させてなる塩素系または臭素系のエッチングガスを用いたうえでポリシリコンまたはシリコンをエッチングすることを特徴としている。 - 特許庁

The method for fabricating a probe tip for use in the scanning probe microscope includes steps of forming a triangular prism formed with protective films on both sidewalls by patterning a (111) general silicon wafer; etching the silicon wafer to make the triangular prism into a probe tip of triangular pyramid shape; and removing the protective films.例文帳に追加

本発明は、走査探針顕微鏡（ＳＰＭ：Ｓｃａｎｎｉｇ Ｐｒｏｂｅ Ｍｉｃｒｏｓｃｏｐｅ）に用いられる探針ティップを製造する方法において、（１１１）一般シリコンウェーハをパターニングし、両側壁に保護膜が形成されている三角柱を形成する段階と、前記シリコンウェーハをエッチングし、前記三角柱を三角錐状の探針ティップに形成する段階と、前記保護膜を取り除く段階と、を含む探針ティップの製造方法を提供する。 - 特許庁

A plurality of times of engraving can be conducted to the same resin by a photolithographic method by using a positive type photosensitive polyimide resin material to an insulating layer 21, mask formation by a resist in a solder ball forming process and a rear etching process in the manufacture can be omitted, processes can be simplified, and a material used can be decreased, and manufacturing cost can be reduced.例文帳に追加

絶縁層２１にポジ型の感光性ポリイミド樹脂材料を使用することで、フォトリソグラフィー法によって同一の樹脂に対して複数回の製版を行うことが可能であり、従来の製造方法における半田ボール形成工程、裏面エッチング工程時のレジストによるマスク形成を省略することができるので、工程を簡略化でき、かつ使用する材料を減らすことができるので、製造コストの大幅な低減を図ることができる。 - 特許庁

To provide a pattern forming method capable of forming a dense pattern independently of standing waves and capable of further forming a resist pattern having a high aspect ratio by using an underlayer film excellent in dry etching resistance and usable as a thin film in combination with a specified polysiloxane-base radiation-sensitive resin composition having high transparency at ≤193 nm wavelength, and to provide a bilayer film for pattern formation.例文帳に追加

ドライエッチング耐性に優れ薄膜として使用可能な下層膜と、１９３ｎｍ以下の波長において透明性の高い特定のポリシロキサン系感放射線性樹脂組成物とを組み合わせて用いることにより、定在波による影響を受けることがなく、緻密なパターンを形成することができ、さらに高いアスペクト比を有するレジストパターンを形成することができるパターン形成方法およびパターン形成用多層膜を提供する。 - 特許庁

The method for manufacturing the nitride semiconductor element having the sapphire substrate on whose surface unevenness is formed and the nitride semiconductor layer containing the light emitting layer laminated on the substrate includes a first step that removes at least a part of a region for dividing the nitride semiconductor layer into each element with laser and a second step that performs wet etching on the side surface of the nitride semiconductor layer.例文帳に追加

製造方法の発明は、サファイア基板と、該基板上に積層された発光層を含む窒化物半導体層とを有する窒化物半導体発光素子の製造方法において、サファイア基板の表面は凹凸が形成された面であり、窒化物半導体層の各素子に分割する部位の少なくとも一部をレーザーで除去する第１の工程と、該窒化物半導体層の側面を湿式エッチングする第２の工程からなる。 - 特許庁

The method for manufacturing wiring includes a step of ejecting locally a composition containing a conductive material on a first pattern so as to form a conductor functioning as a pillar, a step of forming a dielectric so as to cover the conductor, a step of etching the dielectric so as to expose a part of the conductor, and a step of forming a second pattern on the exposed conductor.例文帳に追加

本発明の配線の作製方法は、第１のパターン上に導電性材料を含む組成物を局所的に吐出してピラーとして機能する導電体を形成するステップと、前記導電体が覆われるように絶縁体を形成するステップと、前記導電体の一部が露出するように前記絶縁体をエッチングするステップと、露出した前記導電体上に第２のパターンを形成するステップとを有することを特徴とする。 - 特許庁

The method for removing the engine deposits comprises a step for providing a turbine component 10 having a surface 14 with engine deposits 58 thereon, wherein the turbine component 10 comprises a nickel and/or cobalt-containing base metal 50, and a step for treating the surface 14 of the turbine component 10 with the cleaning composition to convert the engine deposits 58 thereon to a removable smut without substantially etching the base metal 50 of the turbine component 10.例文帳に追加

デポジット除去方法は、その上にエンジンデポジット５８が付着した表面１４を有し、ニッケル及び／又はコバルト含有ベース金属５０を含むタービン構成部品１０を準備する段階と、タービン構成部品１０の表面１４を洗浄組成物で処理して、実質的に該タービン構成部品１０のベース金属５０をエッチングせずに該表面上のエンジンデポジット５８を除去可能なスマットに転換する段階とを含む。 - 特許庁

The method includes steps of: forming a hard mask layer 410 and an etch still film 420 over a semiconductor substrate 400; forming a sacrificial oxide film pattern over the etch still film; forming a spacer on sidewalls of the sacrificial pattern; removing the sacrificial oxide film pattern; and etching the etch still film and the hard mask layer with the spacer as an etch mask to form a hard mask pattern.例文帳に追加

半導体基板４００上部にハードマスク層４１０及びエッチング静止膜４２０を形成する段階と、前記エッチング静止膜上部に犠牲酸化膜パターンを形成する段階と、前記犠牲酸化膜パターンの側壁にスペーサを形成する段階と、前記犠牲酸化膜パターンを除去する段階と、前記スペーサをマスクに前記エッチング静止膜及び前記ハードマスク層をエッチングしてハードマスクパターンを形成する段階とを含むことを特徴とする。 - 特許庁

A method for inspecting a semiconductor wafer which has a film to form device structures, including device patterns and may have crystal defects, comprises a process of exposing the crystal surface of the semiconductor wafer, by removing the device structure film with a chemical solution, a process of making apparent any crystal defects by selectively removing the surface layer of the semiconductor wafer through selective etching, and a process of quantitatively evaluating the crystal defects.例文帳に追加

デバイスパターンを含むデバイス構造を構成する膜を備え、結晶欠陥を有することがある半導体ウェーハを検査する方法において、上記デバイス構造膜を薬液で除去して半導体ウェーハの結晶表面を露出させる工程と、選択エッチングにより半導体ウェーハの表面層を選択的に除去して上記結晶欠陥を顕在化する工程と、上記結晶欠陥を定量的に評価する工程と、を備える。 - 特許庁

This etching treatment method includes spraying an etchant which is formed in a slit form by a spray nozzle onto the substrate to be etched so that an angle in a longitudinal direction of the slit form becomes a predetermined angle γ with respect to the transportation direction of the substrate to be etched while making a spray nozzle periodically swing and spray the etchant in an orthogonal direction with respect to the transportation direction of the substrate to be etched.例文帳に追加

スプレーノズルによりスリット状に形成されるエッチング液を被エッチング基板の搬送方向に対して、所定の角度γを成すように噴霧させ、且つ、エッチング液を被エッチング基板の搬送方向に対して直角方向に周期的に揺動、噴霧させ、スプレーノズルの揺動周期Ｔ（ｓｅｃ）を前記被エッチング基板の搬送速度Ｖ（ｃｍ／ｓｅｃ）に対して、Ｔ＝Ｋ・２・Ｓ／Ｖを満足するように揺動動作させるものである。 - 特許庁

An insulating layer is formed of a positive photosensitive polyimide resin material, the same resin can undergo photoengraving a few times through a photolithographic method, and the formation of resist masks in a solder ball forming process and a rear etching process in a conventional manufacturing process can be dispensed with, so that a semiconductor device circuit member can be simplified in manufacturing process markedly reducing the manufacturing cost.例文帳に追加

絶縁層２１にポジ型の感光性ポリイミド樹脂材料を使用することで、フォトリソグラフィー法によって同一の樹脂に対して複数回の製版を行うことが可能であり、従来の製造方法における半田ボール形成工程、裏面エッチング工程時のレジストによるマスク形成を省略することができるので、工程を簡略化でき、かつ使用する材料を減らすことができるので、製造コストの大幅な低減を図ることができる。 - 特許庁

To provide a semiconductor device and its manufacturing method solving the problem that need replacing an inferior cell by a redundant cell is increased with the minuteness of an element, the shape of a positioning mark specifying the position of a fuse cut corresponding to a replaceable element is deformed by etching gas and position specification is difficult, and a redundant circuit is not accurately replaced to the extracted inferior circuit.例文帳に追加

素子の微細化に伴い、不良セルを冗長セルで置き換える必要性が増大し、置き換えるべき素子に対応した切断すべきフューズの位置を特定する位置合わせマークの形状がエッチングガスにより変形して位置特定が困難になり、抽出された不良回路に対して、対応する冗長回路が正確に置き換えられなくなってしまう課題を解決する半導体装置及びその製造方法を提供する。 - 特許庁

In a metallization polyimide film having two or more metal layers including at least a metal layer principally comprising Cu formed on at least one side of a polyimide film, surface metal index Asm calculated by IR-ATR method is ≥0.001 on the surface of the polyimide film after the metallization polyimide film is treated with sulphuric acid/hydrogen peroxide based etching reagent, and he surface resistivity is ≥1×10^13 Ω.例文帳に追加

ポリイミドフィルムの少なくとも片面に少なくともＣｕを主体とする金属層を含む二層以上の金属層が形成された金属被覆ポリイミドフィルムにおいて、該金属被覆ポリイミドフィルムを硫酸／過酸化水素系エッチング試薬で処理したポリイミドフィルム表面のＩＲ−ＡＴＲ法から算出される表面金属指数Ａｓｍが０．００１以上、かつ表面抵抗率が１×１０^13Ω以上であることを特徴とする金属被覆ポリイミドフィルム。 - 特許庁

To provide a mirror polishing method for grinding silicon wafer without causing machining damage such as scratching and forming a deteriorated layer by machining on a grinding silicon wafer surface, causing little surface roughness, generating little rolled edge, obtaining a high flatness easily, needing little amount of polishing, improving a throughput, having no problem in treating etching waste liquid and causing no damage to a polishing device and jigs.例文帳に追加

研削シリコンウエハ表面にスクラッチや加工変質層の形成などの加工ダメージを与えることがなく、表面粗さが小さく、エッジ部ダレの発生も少なく、高平坦度が容易に得られ、必要研摩量も少なくて済み、スループットが向上し、しかも、エッチング廃液の処理問題もなく、さらにアルカリ廃液の処理問題ならびに研摩装置および治具の損傷等もない研削シリコンウエハの鏡面研摩方法を提供することを課題とする。 - 特許庁

The method comprises a step for preparing a silicon substrate, a step for forming a first conductivity type impurity region in a first region of the silicon substrate, a step for forming a second conductivity type impurity region in a second region which is separated from the first region of the silicon substrate and a step for forming a porous silicon layer by chemically etching the surface of the second conductivity type impurity region.例文帳に追加

本発明のフォトダイオードの製造方法は、シリコン基板を用意する段階と、前記シリコン基板の第１領域に第１導電型不純物領域を形成する段階と、前記シリコン基板の前記第１領域と離隔した第２領域に第２導電型不純物領域を形成する段階と、前記第２導電型不純物領域の表面を化学的エッチング処理して多孔質シリコン層を形成する段階を含む。 - 特許庁

The manufacturing method comprises a step of etching an aluminum foil, a step of anodic-oxidating the surface of the aluminum foil to form a dielectric oxide film layer, and a step of compressing the aluminum foil with the formed dielectric oxide film layer in the thickness direction, thereby obtaining an electrode foil for electrolytic capacitors which is greatly improved about the capacitance, the leakage current characteristics and high frequency range characteristics.例文帳に追加

アルミニウム箔をエッチング処理する工程と、このアルミニウム箔の表面に陽極酸化により化成処理して誘電体酸化皮膜層を形成する工程と、上記誘電体酸化皮膜層が形成されたアルミニウム箔を厚み方向に圧縮する工程とからなる製造方法とすることにより、静電容量および漏れ電流、高周波領域の特性を大幅に向上させた電解コンデンサ用電極箔を得ることができるものである。 - 特許庁

This manufacturing method of the semiconductor device comprises the steps of depositing an oxide film 3 on Cu wiring 2, forming a via hole H reaching the Cu wiring 2 by dry-etching the oxide film 3, supplying DIW into the via hole H, supplying ammonium phosphate into the via hole H after supplying the DIW, and filling the via hole H with an electrically conductive material 5 after supplying the ammonium phosphate.例文帳に追加

Ｃｕ配線２上に酸化膜３を堆積する工程と、前記酸化膜３をドライエッチングして、前記Ｃｕ配線２に通達するビアホールＨを形成する工程と、前記ビアホールＨ内にＤＩＷを供給する工程と、前記ＤＩＷを供給した後に、前記ビアホールＨ内に燐酸アンモニウムを供給する工程と、前記燐酸アンモニウムを供給した後に、前記ビアホールＨ内に導電材料５を埋め込む工程とを含む。 - 特許庁

To provide a metal patterning method performing exposure, development and etching of a circuit pattern after a photocrosslinking resin layer is formed on a substrate and subjected to thinning with an organic alkaline aqueous solution which allows for uniform thinning even of a photocrosslinking resin layer where the photocrosslinking resin has a composition less susceptible to swelling with high productivity, and in-plane uniform and fine metal patterning.例文帳に追加

本発明は、基板上の光架橋性樹脂層を形成した後、有機アルカリ水溶液によって光架橋性樹脂層の薄膜化処理を行った後、回路パターンの露光、現像、エッチング処理を行う金属パターンの作製方法において、光架橋性樹脂が現像液に対して膨潤しにくい組成の樹脂であっても光架橋性樹脂層をむらなく略均一に生産性良く薄膜化することができ、面内均一で微細な金属パターンの作製方法を提供するものである。 - 特許庁

In this case, the method also includes a step to apply plasma dry etching surface treatment to the exposed polyimide surface of the film substrate 1 made of polyimide resin that is not covered with the wiring pattern 6 after the wiring pattern 6 is formed.例文帳に追加

ポリイミド樹脂からなるフィルム基材１上にシード層２を形成してなる基板の表面に配線パターン６を形成する工程と、前記配線パターン６の表面にめっき層７を形成する工程とを有する半導体装置用テープキャリアの製造方法であって、前記配線パターン６を形成した後、当該配線パターン６で覆われておらず露出している部分の前記ポリイミド樹脂からなるフィルム基材１のポリイミド表面にプラズマドライエッチング表面処理を施す工程を含んでいる。 - 特許庁

To provide the manufacturing method of a thin film transistor, capable of reducing etching defects generated at the time of opening a part of a passivation film by optimizing manufacture conditions, after removing fluorine stuck to the back channel part of the thin film transistor, until forming the passivation film covering the back channel part.例文帳に追加

オフリーク特性悪化の原因となるバックチャネル部に付着しているフッ素を除去するために、バックチャネル部に対して水素プラズマを用いた低プラズマ密度処理を行うと、バックチャネル部を覆う窒化膜が、下地膜との界面においてＳｉ−Ｈ結合が増加した膜質となり、特に、窒化膜の下にＩＴＯ膜が在って、ＩＴＯ膜上の窒化膜に開口部を形成する場合には、バッファード弗酸（ＢＨＦ）によるエッチングで窒化膜が逆テーパー状にエッチングされるエッチング異常（開口部の外観不良）が生じる。 - 特許庁

A method of manufacturing a semiconductor device comprises the steps of: epitaxially growing an epitaxial semiconductor layer 4 on a semiconductor substrate; forming a photoelectric conversion part on the epitaxial semiconductor layer 4; forming a wiring layer on the epitaxial semiconductor layer 4 after forming the photoelectric conversion part; bonding a supporting base 23 onto the wiring layer; and etching the semiconductor substrate from the opposite surface side of the bonded surface after the bonding.例文帳に追加

実施形態の半導体装置の製造方法は、半導体基板の上にエピタキシャル半導体層４をエピタキシャル成長させる工程と、前記エピタキシャル半導体層４に光電変換部を形成する工程と、前記光電変換部の形成後に、前記エピタキシャル半導体層４の上に配線層を形成する工程と、前記配線層の上に支持基盤２３を接合する工程と、前記接合の後に、前記半導体基板を前記接合とは反対面側からエッチングする工程を含む。 - 特許庁

This manufacturing method has a first step of anodizing a second layer containing aluminum to form fine holes on a first layer, a second step of forming metal oxides contained in the first layer at bottoms of the fine holes, a third step of removing the metal oxides by dry-etching, and a fourth step of forming magnetic materials in the fine holes by electrolytic plating through the first layer.例文帳に追加

第１の層上の、Ａｌを含む第２の層を陽極酸化して微細孔を形成する第１の工程と、前記微細孔の底部に、前記第１の層に含まれる金属の酸化物を形成する第２の工程と、前記金属の酸化物をドライエッチングにより除去する第３の工程と、前記第１の層を通電経路とする電解メッキにより前記微細孔に磁性材料を形成する第４の工程と、を有することを特徴とする記録媒体の製造方法。 - 特許庁

A method of manufacturing an optical semiconductor device comprises the steps of: forming a semiconductor intermediate layer on a semiconductor substrate; forming a semiconductor stack including an optical waveguide layer above the semiconductor intermediate layer; forming trenches for exposing the semiconductor intermediate layer on their inner surfaces in the semiconductor stack; and forming a cavity by removing the semiconductor intermediate layer exposed on the inner surfaces of the trenches by using selective wet etching.例文帳に追加

光半導体素子の製造方法は、半導体基板上に、半導体中間層を形成する工程と、半導体中間層上に光導波層を含む半導体積層体を形成する工程と、その内面に半導体中間層が露出する溝を半導体積層体に形成する工程と、溝の内面に露出した半導体中間層を選択的ウェットエッチングによって除去することで、空隙を形成する工程と、を含むことを特徴とする。 - 特許庁

A method for fabricating a cellular trench MOSFET includes depositing a first photoresist atop a first epitaxial (epi) layer to pattern a trench area, depositing a second photoresist atop a first gate conductor layer to pattern a mesa area, etching away part of the first gate conductor layer in the mesa area to form a second gate conductor layer with a hump, and titanizing crystally the second gate conductor layer to form a Ti-gate conductor layer.例文帳に追加

多孔質のＭＯＳＦＥＴの製造方法は、トレンチ領域をパターニングするために第１のエピタキシャル（エピ）層の上に第１のフォトレジストを堆積する段階と、メサ領域をパターニングするために第１のゲート導体層の上に第２のフォトレジストを堆積する段階と、ハンプを有する第２のゲート導体層を形成するために前記メサ領域の前記第１のゲート導体層の部分をエッチング除去する段階と、Ｔｉゲート導体層を形成するために前記第２のゲート導体層を結晶的にチタン化する段階と、を含む。 - 特許庁

The method for making cross-sectional observation samples includes covering a top of a work piece with a shield plate, and etching an unshielded part with ion beam irradiation to form a mirror polished part, in which the work piece includes two samples, and ion beam-irradiated portions of the two samples are placed in contact with or close to each other and arranged perpendicularly to or in parallel with the irradiation direction of the ion beam.例文帳に追加

被加工物の上部を遮蔽板で覆い、非遮蔽部をイオンビーム照射によりエッチングして鏡面研磨部を形成する断面観察試料の作製方法であって、前記被加工物が、２個の試料よりなり、前記２個の試料のイオンビーム照射される部分が、互いに密着又は近接して配置されており、かつ、イオンビームの照射方向に直交する方向、又は、イオンビームの照射方向に平行な方向に並べられていることを特徴とする断面観察試料の作製方法。 - 特許庁

The manufacturing method for the circuit board having an electrode wiring formed at a surface part of a substrate and an electro-thermal conversion element with a heating resistor film formed on the electrode wiring for generating heat energy comprises the steps of forming an electrode wiring layer for forming the electrode wiring, forming the heating resistor film and etching the electrode wiring layer and the heating resistor film altogether to form the electrode wiring.例文帳に追加

基板の表面部に形成された電極配線と、該電極配線上に形成された熱エネルギーを発生するための発熱抵抗体膜を有する電気熱変換素子と、を有する回路基板の製造方法であって、前記電極配線を形成するための電極配線層を形成し、前記発熱抵抗体膜を成膜した後、前記電極配線層と発熱抵抗体膜を一括エッチングすることにより、前記電極配線を形成することを特徴とする回路基板の製造方法である。 - 特許庁

The film carrier tape for mounting electronic component 10 having a mounting unit where a wiring pattern 22 is formed on a substrate by etching and the final defect marking method of the film carrier tape for mounting electronic component are characterised in that the unit has a target mark 30 being a reference for positioning to perform final defect marking in the target position on the mounting unit by a marking means.例文帳に追加

基材上にエッチングにより配線パターン２２を形成した実装ユニットを有する、電子部品実装用フィルムキャリアテープ１０であって、前記実装ユニットは、前記エッチングにより前記基材上に形成したパターンとして、マーキング手段により前記実装ユニット上の目標位置に最終不良マーキングを行うための位置合わせの基準となるターゲットマーク３０を有することを特徴とする電子部品実装用フィルムキャリアテープ、および電子部品実装用フィルムキャリアテープの最終不良マーキング方法。 - 特許庁