「processors」に関連した英語例文の一覧と使い方(46ページ目) - Weblio英語例文検索

The entire print job (or any portion thereof) is spooled by an enhanced driver module on an attached host system 101 and the data objects are re-ordered to allow for improved opportunity for parallel processing of the data objects on the multiple processors of the printing device.例文帳に追加

プリントジョブ全体（またはその一部）は、取り付けられたホストシステム上の強化されたドライバモジュールによりスプールされ、プリントデバイスのうちの複数のプロセッサでデータオブジェクトをパラレルに処理する機会を改善できるように、データオブジェクトが再配列される。 - 特許庁

The signal line group 5 and the selection circuit 24 selectively connect between the storage circuits 11 and 21 in a stop period of instruction stream execution by the processors 1 and 2 provided for switching from the free step mode to the lock step mode.例文帳に追加

信号線群５及び選択回路２４は、フリーステップモードからロックステップモードへの切り替えのために設けられたプロセッサ１及び２による命令ストリーム実行の停止期間内に、記憶回路１１及び１４の間を選択的に結合する。 - 特許庁

In the case that respective processors locally use the address of a main storage, since almost non-matching is judged in one of the cache directories, the cache directory retrieval performance higher than before is realized while keeping the material amount of the cache directory as before.例文帳に追加

各処理装置が主記憶のアドレスを局所的に使用する場合、一方のキャッシュディレクトリでほとんど不一致と判断されるため、キャッシュディレクトリの物量は従来のままで、従来より高いキャッシュディレクトリ検索性能が実現する。 - 特許庁

The semiconductor memory device may include at least two shared memory areas commonly accessible by processors of the multiprocessor system through different ports and assigned with a predetermined memory capacity unit to a portion of a memory cell array.例文帳に追加

半導体メモリ装置において、少なくとも二つ以上の共有メモリ領域は、マルチプロセッサシステム内のプロセッサによりそれぞれ違うポートを通じて共有的にアクセスされ、メモリセルアレイの一部に予め設定されたメモリ容量単位に割当てられている。 - 特許庁

To provide an image processing system capable of reducing power consumption while suppressing the deterioration of a storage device belonging to each image processor in the image processing system comprising a plurality of image processors provided with document distribution functions.例文帳に追加

文書配信機能を備えた複数の画像処理装置で構成される画像処理システムにおいて、各画像処理装置が有する記憶装置の劣化を抑えつつ、消費電力の低減を行うことが可能な画像処理システムを提供する。 - 特許庁

When simultaneously receiving signals, which judge that a vehicle having the same ID is running, from lane communication processors of adjacent lanes, a judging processing device 4 judges that the vehicle having this ID is running on one of these lanes and performs processing.例文帳に追加

また判定処理装置４は、隣接する車線の車線通信処理装置から同時に同じＩＤを持つ車両が走行していると判定した信号を受けると、その内の１つだけに当該ＩＤの車両が走行中として処理を行う。 - 特許庁

To correctly synchronize data based on a time stamp when data are exchanged concerning data of a same file name even in the case clock data of incorporated clock means are not mutually synchronized with respect to two information processors for data communication.例文帳に追加

データ通信を行う２つの情報処理装置において、内蔵する計時手段の時計データが互いにずれている場合でも、同一ファイル名のデータについてデータ交換をする場合に、そのタイムスタンプに基づくデータのシンクロが正しく行えるようにする。 - 特許庁

To provide an improved data processing system architecture reducing waiting time of communication between physically separating processors, reducing bus bandwidth consumption, and releasing the bus bandwidth for a general data transfer between the processor and a hierarchical memory system.例文帳に追加

物理的に離れたプロセッサの間の通信の待ち時間を減らし、バス帯域幅消費を減らし、プロセッサおよび階層メモリ・システムの間の一般データ転送のためにバス帯域幅を解放する、改善されたデータ処理システム・アーキテクチャを提供すること。 - 特許庁

To provide a distributed simulation system in which the exchanging frequency of a simulation event and the transfer amounts of simulation data are reduced between logic processors, the processing speed of the whole system is kept high and efficient simulation processing is performed.例文帳に追加

論理プロセッサ間での模擬イベント交換頻度及び模擬データ転送量を削減することができ、システム全体としての処理速度を高速に保ち、且つ効率的な模擬処理を実行することができる分散シミュレーションシステムを提供する。 - 特許庁

To solve an optimization problem faster with higher quality by enhancing processor efficiency by eliminating the wait time in communication processing caused by variance in the processing time of individual generation among processors in parallel processing of genetic algorithm.例文帳に追加

遺伝的アルゴリズムの並列処理において、プロセッサ間での個体作成処理時間のばらつきによって生じる通信処理時の待ち時間を無くし、各プロセッサ効率よく使用することにより、最適化問題をより高速により高品質に解く。 - 特許庁

In an instruction step 3, in the case where the respective processors of the processor group 4 end execution of thread and a designated instruction is not given to the program, an instruction for executing thread related to the next parallel processing block is given to the concerned processor.例文帳に追加

指示ステップ３は、プロセッサ群４のそれぞれのプロセッサがスレッドの実行を終了した場合であって、プログラムに所定の指示がなされていない場合には、当該プロセッサに対して次の並列処理ブロックに係るスレッドを実行するように指示する。 - 特許庁

Further, user log-in to the image processor is completed before the usage restriction information transmitted from the other image processors is received if the usage restriction information transmitted from the information processor is received.例文帳に追加

そして、前記情報処理装置から送信された使用制限情報が受信された場合には、前記他の画像処理装置から送信された使用制限情報が受信される前に、前記画像処理装置への前記ユーザのログインを完了させる。 - 特許庁

This swapping can be under software control, thereby permitting the entire computer to sustain the hardware failure but, after swapping in the standby processors, to still appear to software as a pristine, fully functioning system.例文帳に追加

この交換は、ソフトウェア制御の下で行うことができ、これによって、コンピュータ全体がハードウェア障害に耐えられるようになるが、待機プロセッサをスワップ・インした後に、ソフトウェアに対して元の完全に機能するシステムに見えるようにすることができる。 - 特許庁

(3) A Domestic Accredited Certification Body shall report to the competent minister the names, addresses and other data required by the Ordinance of the competent ministry of the manufacturers, etc. or processors that it has granted the Certification, pursuant to the provisions of the Ordinance of the competent ministry. 例文帳に追加

３　国内登録認証機関は、主務省令で定めるところにより、認証をした製造業者等又は加工業者の氏名又は名称、住所その他の主務省令で定める事項を主務大臣に報告しなければならない。 - 日本法令外国語訳データベースシステム

Some of today's most advanced processors, like the PENTIUM processor, have a two-level caching scheme utilizing both a primary cache and a secondary cache, where data contained in the primary cache is accessible 50 to 150 times faster than data in main memory.例文帳に追加

ＰＥＮＴＩＵＭプロセッサのような今日の最新のプロセッサの幾らかは、１次キャッシュと２次キャッシュを利用する２レベルキャッシュスキームを有し、１次キャッシュに包含されたデータは、メインメモリのデータよりも５０乃至１５０倍速くアクセスされ得る。 - 特許庁

Thus, it is possible to execute a task for requesting processing on the peripheral hardware by any one of unit processors P0 to P3, and to efficiently attain the cooperative operation of the CPU 10 that is the multiprocessor and the peripheral hardware.例文帳に追加

したがって、周辺ハードウェアに処理を依頼するタスクをいずれの単位プロセッサＰ０〜Ｐ３においても実行することが可能となり、マルチプロセッサであるＣＰＵ１０と周辺ハードウェアとを効率的に協調動作させることが可能となる。 - 特許庁

To obtain a parallel multi-target tracking device reducing the transfer amount of data to conduct optimum load dispersion by conducting dispersion- processing using plural processors and by dispersing the tracking data to be stored, when controlling the movement prediction for plural targets.例文帳に追加

複数の目標物の移動予測の管理を行う際に、複数のプロセッサで分散処理するとともに、航跡データを分散させて保有させることにより、データの転送量を減らし、最適な負荷分散を行う並列多目標追尾装置を得る。 - 特許庁

Image pickup data from plural image pickup processors 1, 2 and 3 connected mutually parallel are sent to an image pickup data editor 8 connected via a common bus 6, combined and edited into one piece of panoramic image pickup data or multi-viewpoint image pickup data.例文帳に追加

互いにパラレルに接続された複数の撮像プロセッサ１、２、３からの撮像データを、共通バス６を介して接続された撮像データ編集装置８に送って、一つのパノラマ撮像データまたは多視点撮像データに合成および編集する。 - 特許庁

To solve the disadvantage that, although virtual memory control can improve memory use efficiency, in an image processing apparatus with a plurality of processors, a load concentrates at a CPU performing the virtual memory control, and page mapping delays memory access to pose a fault in real time processing.例文帳に追加

仮想メモリ制御を行うとメモリ利用効率を改善できるが、複数のプロセッサを有する画像処理装置では、仮想メモリ制御を行うＣＰＵに負荷が集中し、ページマッピングの為にメモリアクセスに遅れが生じてリアルタイム処理の障害になる。 - 特許庁

To provide a distributed natural language processing system in which communication traffic can be suppressed even though a plurality of 1st information processors on which a program file for performing natural language processing is mounted share a 2nd information processor on which a dictionary is mounted.例文帳に追加

自然言語処理を行うプログラムファイルを搭載している複数の第１の情報処理装置が、辞書を搭載している第２の情報処理装置を共有しても、通信量を抑制できる分散型自然言語処理システムを提供する。 - 特許庁

The network control unit transmits the pieces of information included in the first and second kinds of packets to the first and second processors respectively so that the second kind of packet is to be processed only by the second processor when a connection with the other device is established.例文帳に追加

ネットワーク制御部は、他の装置とのコネクションが確立した場合、第２の種類のパケットが第２のプロセッサでのみ処理されるように、第１及び第２の種類のパケット内の情報をそれぞれ第１及び第２のプロセッサへ送信する。 - 特許庁

A bus interface part 110 of a shared memory board 100 receives a request packet RP where a processor identifier (210_1) and an acquisition request RQ1 (or a release request) of the right to access a shared memory SM are set, from an arbitrary request source processor 210_1 out of a plurality of processors 210_1 to 210_n.例文帳に追加

共有メモリボード100のバスインタフェース部110は、複数のプロセッサ210_1〜210_nの内の任意の要求元プロセッサ210_1から、プロセッサの識別子(210_1)及び共有メモリSMに対するアクセス権の獲得要求RQ1(又は解放要求)が設定されたリクエストパケットRPを受信する。 - 特許庁

Because the maintenance contract is concluded in each the product, the situation of replacement or repair of each the product is grasped through the maintenance contract, and the asset information about various kinds of information processors such as a computer can be properly managed from the viewpoint particular to the maintenance contract.例文帳に追加

各製品は保守契約を行っているので、保守契約を通して各製品の交換や修理の状況を把握して保守契約独自の観点からコンピュータ等の各種情報処理装置の資産情報を適切に管理できる。 - 特許庁

An R-signal processor 33-1 acquires results of color conversion processes made by a high-, medium- and low-luminance signal processors 34-1, 34-2, 34-3, based on information about later processes from a controller.例文帳に追加

Ｒ信号処理部３３−１は、制御部からの後段の処理に関する情報に基づいて、高輝度信号処理部３４−１、中輝度信号処理部３４−２および低輝度信号処理部３４−３の色変換処理であることを取得する。 - 特許庁

To provide a system and a method for prevention against a deadlock due to an address conflict which evades the deadlock due to an address conflict between instructions issued to one and the same address with simple logic constitution in a system wherein cells mounted with processors are connected.例文帳に追加

複数プロセッサを搭載したセルを複数接続したシステムにおいて、同一アドレスに発行された命令が競合して発生するデッドロックを簡単な論理構成で回避するアドレス競合によるデッドロック防止システム及び方法を提供する。 - 特許庁

To deal with the trouble of a multiprocessor system where processors each with a write-back cache memory are connected to a bus, by specifying the processor which issued a write-back in the event of trouble at the time of the write-back, without modifying the architecture of the processor.例文帳に追加

ライトバック方式キャッシュメモリを搭載したプロセッサをバス接続したマルチプロセッサシステムにおいて、プロセッサのアーキテクチャを変更することなく、ライトバック時に障害が発生した際、ライトバックを発行したプロセッサを特定して障害処理を行う。 - 特許庁

The second image processor transmits response data, which indicate the statuses of the first and second image processors, to the indicating apparatus, on the basis of the status data of the first image processor, which are received from the first image processor.例文帳に追加

第２の画像処理装置は、第１の画像処理装置から受信した前記第１の画像処理装置のステータスデータに基づいて、第１の画像処理装置と第２の画像処理装置とのステータスを示す応答データを指示装置に送信する。 - 特許庁

A network switch apparatus, components for such an apparatus, and methods of operating such an apparatus in which data flow handling and flexibility is enhanced by the cooperation of a control point and a plurality of interface processors formed on a semiconductor substrate.例文帳に追加

制御点と、半導体基板上に形成される複数のインタフェース・プロセッサとの協働により、データ・フロー処理及び柔軟性が向上されるネットワーク・スイッチ装置、こうした装置のコンポーネント、及びこうした装置を操作する方法が開示される。 - 特許庁

To provide a memory management system, preventing an increase in a hardware scale and efficiently managing the consistency of a cache memory and a shared memory in processing an image in a multi-processor system having a plurality of processors, the cache memory and the shared memory.例文帳に追加

複数のプロセッサ、キャッシュメモリ及び共有メモリを有したマルチプロセッサシステムで画像処理を行うときに、ハードウェア規模の増大を防ぎ、効率よくキャッシュメモリおよび共有メモリの整合性を管理できるメモリ管理システムを提供することである。 - 特許庁

To improve bottlenecking of resources, waste of memory bandwidth, compute bandwidth, microarchitectural resources and power which are generated when waiting for lock of a share resource between processors (or threads) to become available.例文帳に追加

複数のプロセッサ（または複数のスレッド）間での共有リソースのロックが利用可能になるのを待つ場合に発生する複数のリソースのボトルネックならびにメモリ帯域、計算帯域、マイクロアーキテクチャ上の複数のリソース、および電力の無駄を改善する。 - 特許庁

This emulation module including the increased number of emulation processors is logically reconstructed to plural planes which are mutually connected by multiplexers 70a to 70d in order to avoid the complexity of input- output pin outputs which is caused by the increase of numbers.例文帳に追加

増大した数のエミュレーション・プロセッサを含むエミュレーション・モジュールは、数の増大によって生じる入出力ピン出力の複雑性を回避するために、マルチプレクサによって相互接続される複数のプレーンへ論理的に再構成される。 - 特許庁

and options to get the maximum number of processes per user, get the maximum number of processors the calling process can use, find out whether a specified process is currently blocked, get or set the maximum stack size, etc. 例文帳に追加

ユーザー当りのプロセス最大数を取得するオプション、プロセスの使用できる最大プロッサー数を取得するオプション、現在特定のプロセスが停止(block)させられているかどうか調べるオプション、スタックサイズの最大値の取得や設定を行なうオプションなどがある。 - JM

To provide a software update program, a software update device and a software update method, capable of reducing the load of a system manager by automating the software update work to a plurality of information processors including an operation confirmation work.例文帳に追加

複数の情報処理装置へのソフトウェア更新作業を動作確認作業を含めて自動化し、もってシステム管理者の負荷を軽減させることができるソフトウェア更新プログラム、ソフトウェア更新装置およびソフトウェア更新方法を提供すること。 - 特許庁

Each processor updates its exclusive sector within all of the PCRs via a private protocol or dedicated wireless network, makes all other processors within the cluster network to be able to quickly see the change within the PCR data and bypasses a cache subsystem.例文帳に追加

各プロセッサは、専用プロトコルまたは専用の無線ネットワークを介してすべてのＰＣＲ内のその排他的なセクタを更新し、クラスタ・ネットワーク内の他のすべてのプロセッサがＰＣＲデータ内の変更を即座に見られるようにし、キャッシュ・サブシステムを迂回する。 - 特許庁

An interconnection state acquiring means 1111 acquires the interconnection state of plural information processors constituting a bus system, and a topology grasping means 1112 analyzes the interconnection state and grasps the topology of the bus system.例文帳に追加

相互接続状態取得手段１１１１により、バスシステムを構成する複数の情報処理装置の相互接続状態が取得され、トポロジ把握手段１１１２により、この相互接続状態が解析されてバスシステムのトポロジが把握される。 - 特許庁

The data processing system comprises processors in each data link layer to analyze traffic data from each network reaching a physical layer via each of its connections and to determine configuration data for configuring the network layer concerned from the network traffic data.例文帳に追加

データ処理システムは、接続のそれぞれを介して物理レイヤに到達する各ネットワークからのトラフィックデータを解析し、そのネットワークトラフィックデータから関与するネットワークレイヤを構成するための構成データを決定するプロセッサを各データリンクレイヤの中に含む。 - 特許庁

The central management room 10 displays the images sent from each of the monitor devices 20a, 20b, etc., to monitor the images and uses the unitary management device 11 to apply unitary management to the image processors 20 of the monitor devices 20a, 20b, etc.例文帳に追加

中央管理室１０では、各監視装置２０ａ、２０ｂ、…から送られてくる画像をモニタ装置１２に表示して監視すると共に、一元管理装置１１により各監視装置２０ａ、２０ｂ、…の画像処理装置２２を一元管理する。 - 特許庁

The information input into the information preparation dedicated screen is displayed on the common display part 11 of the common information processor 1 and on the personal display parts 21 of all the personal information processors 2, as an information object, after the input operation is completed.例文帳に追加

情報作成専用面に入力された情報は、入力操作が終わると、情報オブジェクトとして、共通情報処理装置１の共通表示部11及び全ての個人情報処理装置２の個人表示部21に表示される。 - 特許庁

The plurality of processors 10, 12, 14, 16 integrated on the first semiconductor substrate 100 each include a memory controller for controlling the memory 20, 22, 24, 26 that is a management target integrated on the second semiconductor substrate 200.例文帳に追加

第１半導体基板１００上に集積化された複数のプロセッサ１０、１２、１４、１６は、それぞれが個別に、第２半導体基板２００上に集積化された管理対象となるメモリ２０、２２、２４、２６を制御するためのメモリコントローラを含む。 - 特許庁

Thus, by communicating the received packet between the signal processors while dividing it into the fragments of a short fixed length, the maximum value of the number of cells to be continuously transmitted at an ATM cell level is suppressed corresponding to the product of the window size of an AAL and the fragment signal length.例文帳に追加

このように、受信したパケットを、固定長の短いフラグメントに分割して信号処理プロセッサ間で通信を行うことにより、ATM セルレベルでの連続送信セル数の最大値をAAL のウインドウサイズと該フラグメント信号長との積相当に押さえる。 - 特許庁

To provide a visual inspection system capable of dispensing with repreparing significantly a program even when a determination method or a display method is changed, and capable of dispensing with repreparing significantly the program even when carrying out inspection by an inspection device having a plurality of processors.例文帳に追加

判定方法や表示方法などが変更された場合であっても、大きくプログラムを作り直す必要がなく、また、複数のプロセッサーを有する検査装置で検査する場合であっても大きくプログラムを作り直す必要のないシステムを提供する。 - 特許庁

The encryption/decryption processing method employs a configuration, where a NIC(network interface controller) 1 for carrying out data communication with an encrypted digital signal, a CPU 2, M encryption processing processors 31-3m, and N+1 memories 4, 41-4n, which are interconnected by an internal bus 5.例文帳に追加

暗号化されたディジタル信号によってデータ通信を行うＮＩＣ（ネットワーク・インタフェース・コントローラ）１、ＣＰＵ２、Ｍ個の暗号処理プロセッサ３１〜３ｍ、及びＮ＋１個のメモリ４，４１〜４ｎが内部バス５で結合された構成を有する。 - 特許庁

In a transmitting chain in which a TSC unit 1, an encoder 2, a channel 3, a decoder 4, an up-converter 5 and the like are cascade connected, feature amount extractors 11 to 14 are respectively connected to input/ output points A, B, C and D of these transmitting processors.例文帳に追加

ＴＳＣ装置１、エンコーダ２、回線３、デローダ４、アップコンバータ５等が縦列接続された伝送チェーンにおいて、これらの伝送処理装置の入出力点Ａ，Ｂ，Ｃ，およびＤ点に、特徴量抽出装置１１〜１４が接続されている。 - 特許庁

To provide the keyboard equipped with a palm rest which is rotatable and easily attached and detached without spoiling the appearance as to a keyboard which is equipped with a palm rest and used as an input device of a personal computer or other information processors.例文帳に追加

パームレストを具えパソコンやその他の情報処理装置において入力装置として用いられるキーボードに関し、回動可能でキーボードの外観を阻害することなく、着脱が容易なパームレストを具えたキーボードの提供を目的とする。 - 特許庁

To provide an image processor capable of efficiently distributing a load caused by a print job to a plurality of image processors, to provide an image processing method using the image processor, and an image processing program for controlling the image processor.例文帳に追加

プリントジョブに起因する負荷を複数の画像処理装置に効率良く分散させることができる画像処理装置、当該画像処理装置を用いた画像処理方法、および当該画像処理装置を制御するための画像処理プログラムを提供する。 - 特許庁