「semiconductor processing」に関連した英語例文の一覧と使い方(62ページ目) - Weblio英語例文検索

Processing gas ejected in the horizontal direction from the ejection port 17a reaches the semiconductor wafer 12 surely and does not flow linearly from the ejection port 17a toward an exhaust port 18 but flows between the semiconductor wafers 12 along the upper and lower faces thereof.例文帳に追加

この噴射口１７ａから水平方向に噴射された処理ガスは、確実に半導体ウェーハ１２に到達すると共に、半導体ウェーハ１２の間を半導体ウェーハ１２の上下の面に沿って流れて、噴射口１７ａから排気口１８に向けて直線的に流れることがない。 - 特許庁

To provide a method of fabricating a semiconductor element capable of processing shapes with different etching depths in a same plane easily while suppressing unevenness of a surface without generating induction of defects (group-V atom vacant lattices) nor deterioration in surface morphology caused by desorption of constituent atoms of a semiconductor.例文帳に追加

半導体の構成原子の脱離による欠陥（Ｖ族原子空格子）の誘起または表面モフォロジーの劣化を生じさせずに、表面の凹凸を抑制して同一面内でエッチング深さが異なる形状を容易に加工することができる半導体素子の作製方法を提供する。 - 特許庁

To provide a sample stage for a focused ion beam processing device, using an easy method for inexpensively making a plane-observed semiconductor thin sample, and to provide a method using the same for making the transmission type electron microscope plane-observed semiconductor thin sample.例文帳に追加

簡易な方法で安価に平面観察用半導体薄片試料を作製することを可能にする集束イオンビーム加工装置の試料ステージおよびこの試料ステージを用いた透過型電子顕微鏡平面観察用半導体薄片試料の作製方法の提供。 - 特許庁

To avoid a minimum spacing rule violation between wiring layer and via layer in wiring processing concerning a wiring information generation technology for connecting a plurality of logical elements arranged on a semiconductor substrate of a semiconductor circuit having a plurality of laminated wiring layers and a via layer connecting the layers.例文帳に追加

積層された複数の配線層とその層間を接続するビア層を有する半導体回路の半導体基板上に配置された複数の論理素子間の接続を行うための配線情報生成技術に関し、配線処理時に配線層−ビア層間の最小スペーシングルール違反を回避する。 - 特許庁

To provide a method for recycling of used semiconductor wafers because in the manufacture of a semiconductor integrated circuit device, the ratio of wafers excluded from the production line from the input of wafers as a row material before the wafer-chip processing step, that is used wafers, is very high in the total input wafers.例文帳に追加

半導体集積回路装置の製造においては、原材料としてのウエハ投入からウエハ・チップ化工程前の段階で、ラインから外部に排出されるウエハ、すなわち使用済みウエハの全投入ウエハに占める比率が極めて高いことから、使用済みウエハの再生が重要視されている。 - 特許庁

To provide a holding jig with which the number of processing wafers can easily be increased without remarkably changing a design of a device and a boat, and effective use and productivity of process gas can be improved, and to provide a manufacturing device of the semiconductor wafer and a mounting method of a semiconductor substrate and the holding jig.例文帳に追加

装置及びボートの大幅な設計変更を行わずに、容易に処理枚数を増加することができ、プロセスガスの有効利用と生産性とを向上することのできる保持治具、半導体ウェーハの製造装置、半導体基板及び保持治具の搭載方法を提供する。 - 特許庁

The semiconductor device further includes a mode switching circuit 70 which performs at least one of processings which switches the operation mode of the semiconductor device 10 from a normal mode to a power saving mode on the basis of the trigger signal 58, and processing which switches from the power saving mode to the normal mode.例文帳に追加

前記トリガ信号５８に基づき半導体装置１０の動作モードを通常モードから省電力モードに切り替える処理及び省電力モードから通常モードに切り替える処理の少なくとも一つの処理を行うモード切り替え回路７０をさらに含むようにしてもよい。 - 特許庁

Thus, when the alignment measurement ends in failure, the alignment measurement is repeatedly performed, so the success rate of the alignment measurement is held excellent, and a frequency of feeding of a semiconductor wafer, not having been subjected to trimming processing, to a next process decreases to improve the yield of the semiconductor wafer W.例文帳に追加

このように、アライメント計測が失敗した場合に、繰り返しアライメント計測を実行するので、アライメント計測の成功率を良好に保て、トリミング処理が未実施の半導体ウエハＷが次工程に移行される頻度が低くなり、半導体ウエハＷの歩留まりが向上する。 - 特許庁

To provide a coverlay film which is intended for a tape carrier for a semiconductor device in which a wiring layer having a predetermined pattern is formed on a surface of a resin tape and a semiconductor chip mounting part is formed at a predetermined position and which has excellent flame retardancy and superior workability, and small curl variation due to a processing environment.例文帳に追加

樹脂テープ表面に所定パターンの配線層を形成し、所定の箇所に半導体チップ搭載部を形成した半導体装置用テープキャリア用に、難燃性および加工性に優れ、加工環境によるカール量変化の少ないカバーレイフィルムを提供する。 - 特許庁

Subsequently, the control unit 100 controls the temperature rising heater 16 to heat the interior of the reaction tube 2 housing the semiconductor wafer W to the film deposition temperature, before a thin film is formed on the semiconductor wafer W by supplying a film deposition gas into the reaction tube 2 from a processing gas introduction tube 17.例文帳に追加

次に、制御部１００は、昇温用ヒータ１６を制御して半導体ウエハＷを収容した反応管２内を成膜温度に加熱した後、処理ガス導入管１７から反応管２内に成膜用ガスを供給して半導体ウエハＷに薄膜を形成する。 - 特許庁

To provide a lead frame which sets a cup having a function of a reflecting plate in a molding metal mold with high precision in the case of a resin molding processing, and also to provide an optical semiconductor package which prevents the peeling of a sealing resin of light transparency which seals a semiconductor light emitting element.例文帳に追加

樹脂成形加工の際に、反射板の機能を有するカップをモールド成形金型内に高精度でセットすることが可能なリードフレームと、半導体発光素子を封止する透光性封止樹脂の剥離を防止することが可能な光半導体パッケージを提供する。 - 特許庁

An adhesive tape for cutting processing that is used for manufacturing a semiconductor chip, a MEMS (Micro Electro Mechanical Systems) device, a functional glass substrate, and a semiconductor package and the like from a plate-like to-be-cut object, has a base material 1 and an adhesive layer 2 arranged on the base material 1.例文帳に追加

切削加工用粘着テープは、板状の被切削物から半導体チップ、ＭＥＭＳデバイス、機能性ガラス基板、および半導体パッケージ等を製造するために使用される切削加工用粘着テープであり、基材１と、基材１上に配された粘着層２と、を備える。 - 特許庁

To provide semiconductor processing equipment and methods, especially, equipment and methods for sustained high-volume production of Group III-V compound semiconductor material suitable for fabrication of optic and electronic components, for use as substrates for epitaxial deposition, for wafers and so forth.例文帳に追加

本発明は、半導体処理装置および方法の分野に関し、特に、エピタキシャル堆積用の基板としてウェハーなどに使用される、光学および電子部品の製作に適切な、第ＩＩＩ−Ｖ族化合物半導体材料の持続的大量生産のための方法および装置を提供する。 - 特許庁

After an oxide film formed on a surface of a solder bump 5 is removed by grinding using a flux component and a grinding member right before a BGA semiconductor device is mounted on the mounting substrate 6, reflow processing is carried out to mount the BGA semiconductor device 1 on the mounting substrate 6.例文帳に追加

ＢＧＡ半導体装置を実装基板６に実装する直前に、フラックス成分および研削部材１１による研削にてはんだバンプ５の表面に形成された酸化膜を除去した後、リフロー処理を行うことでＢＧＡ半導体装置１を実装基板６に実装する。 - 特許庁

METHOD FOR PROCESSING THIN PLATE-LIKE ARTICLE, METHOD FOR MANUFACTURING CONNECTION SUBSTRATE USING THE METHOD, CONNECTION SUBSTRATE, MULTILAYERED WIRING BOARD AND METHOD FOR MANUFACTURING THE SAME, SUBSTRATE FOR SEMICONDUCTOR PACKAGE AND METHOD FOR MANUFACTURING THE SAME, AND SEMICONDUCTOR PACKAGE AND MANUFACTURING METHOD THEREOF例文帳に追加

薄板状物品の加工方法とその加工方法を用いた接続基板の製造方法と接続基板と多層配線板の製造方法と多層配線板と半導体パッケージ用基板の製造方法と半導体パッケージ用基板と半導体パッケージの製造方法と半導体パッケージ - 特許庁

To obtain both a high-purity colloidal silica usable for polishing processing of an electronic material such as a silicon wafer, a compound semiconductor wafer, a semiconductor device wafer, a magnetic disk substrate or a rock crystal substrate, containing a trace amount of metal impurities and producible at a low cost, and to provide a method for producing the colloidal silica.例文帳に追加

シリコンウエハ、化合物半導体ウエハ、半導体デバイスウエハ、磁気ディスク基板、水晶基板等の電子材料の研磨加工に用いることのできる，極めて少量の金属不純物量の，且つ低コストで製造できる高純度コロイダルシリカ及びその製造方法を提供すること。 - 特許庁

To provide the automatic layout method of a semiconductor integrated circuit capable of reducing a parasite capacity between different wiring layers eliminating overlapping by deviating a grid line in the automatic layout method of the semiconductor integrated circuit performing multi-layer wiring processing along the grid line.例文帳に追加

グリッド線に沿って多層の配線処理を行う半導体集積回路の自動レイアウト方法において、グリッド線をずらすことで、配線のオーバラップをなくし、以て、異なる配線層間の寄生容量を低減することを可能にした半導体集積回路の自動レイアウト方法を提供する。 - 特許庁

This method of forming a thin film on a semiconductor substrate, which uses a plasma CVD processing apparatus having a reaction chamber and a susceptor, is defined by including a preprocessing step of forming a surface layer on the susceptor to eliminate electrostatic attraction between the semiconductor substrate and the susceptor.例文帳に追加

反応チャンバと、サセプタを有するプラズマCVD処理装置を使って、半導体基板上に薄膜を成膜する方法において、サセプタ上に表面層を形成する前処理工程を含み、表面層によって半導体基板とサセプタとの静電吸着が無くなることを特徴とする方法。 - 特許庁

The method of processing a semiconductor wafer includes step (A) of forming trench element isolating regions, the semiconductor wafer has chip regions 20 and non-chip regions 22, and dummy trench element isolating regions 40 are formed in at least a part of the non-chip regions 22 in step (A).例文帳に追加

半導体ウエハの処理方法は、トレンチ素子分離領域を形成する工程（Ａ）を含み、半導体ウエハは、チップ領域２０と、非チップ領域２２とを有し、工程（Ａ）において、非チップ領域２２の少なくとも一部において、ダミートレンチ素子分離領域４０が形成される。 - 特許庁

In a communication adapter 1, when receiving a message from a semiconductor manufacturing device 30 in such a status that its communication with a control server is impossible, a message storage processing part 11 stores the message in a storage part 13, and makes a reception confirmation reply to the semiconductor manufacturing device 30 by proxy.例文帳に追加

通信アダプタ１において、制御サーバーとの通信が不可能な状態において半導体製造装置３０からの伝文を受信した場合、伝文蓄積処理部１１がその伝文を蓄積部１３に蓄積するとともに、半導体製造装置３０への受信確認応答を代行する。 - 特許庁

To provide methods and equipment for the sustained, high-volume production of a Group III-V compound semiconductor material suitable for fabrication of optic and electronic components, for use as substrates for epitaxial deposition, for wafers and so forth, in relation to the field of semiconductor processing equipment and methods.例文帳に追加

本発明は、半導体処理装置および方法の分野に関し、特に、エピタキシャル堆積用の基板としてウェハーなどに使用される、光学および電子部品の製作に適切な、第ＩＩＩ−Ｖ族化合物半導体材料の持続的大量生産のための方法および装置を提供する。 - 特許庁

To provide a semiconductor device and a manufacturing method of the same, capable of suppressing the variety of resistance values of connecting parts caused by the deviation of processing positions of the connecting parts between a trench capacitor and a transistor in the semiconductor device employing the trench capacitor and of reducing the resistance values themselves.例文帳に追加

トレンチキャパシタを用いた半導体装置におけるトレンチキャパシタとトランジスタとの接続部の加工位置ずれに起因する当該接続部の抵抗値のばらつきを抑制すると共にその抵抗値自体を低減する半導体装置及びその製造方法を提供する。 - 特許庁

The nonvolatile semiconductor storage device comprises a control part configured so as to read data stored in the second memory area following processing for the first memory area in a case where the processing for the first memory area is performed in response to a specific command that directs execution of the processing for the first memory area.例文帳に追加

不揮発性半導体記憶装置は、前記第１メモリ領域に対する処理の実行を指示する特定コマンドに応じて、前記第１メモリ領域に対する処理が行われる場合に、前記第１メモリ領域に対する処理に続けて、前記第２メモリ領域に格納されたデータを読み出すように構成された制御部を備える。 - 特許庁

A microphone device includes: a sound collection element manufactured using a semiconductor manufacturing process; a signal processing section which implements predetermined arithmetic processing based on an output signal of the sound collection element; and a case which is disposed to cover the sound collection element and the signal processing section and at least a portion of which constitutes a sound transparent and conductive structure part.例文帳に追加

半導体製造プロセスを用いて製造される収音素子と、前記収音素子の出力信号に基づいて所定の演算処理を実施する信号処理部と、前記収音素子ならびに前記信号処理部を覆うように配設され、少なくとも一部が音響透過性の導電性構造部を構成するケースとを具備している。 - 特許庁

The physical quantity sensor includes a physical quantity sensor chip 2 using semiconductor, a signal processing chip 3 processing an output signal of the physical quantity sensor chip 2, an inclination base 4 for packaging the physical quantity sensor chip 2 and the signal processing chip 3, a package 5 for packaging the inclination base 4 at an inner bottom part 5b, and a lid 6 sealing the package 5.例文帳に追加

半導体を用いた物理量センサチップ２と、前記物理量センサチップ２の出力信号を信号処理する信号処理チップ３と、前記物理量センサチップ２および信号処理チップ３を実装する傾斜ベース４と、前記傾斜ベース４を内底部５ｂに実装するパッケージ５と、前記パッケージ５を封止するリッド６とを備える。 - 特許庁

Thus, the image processing circuit 11 applies black/white conversion processing to digital recording data read from the semiconductor memory 7 to delete color information form the data and the zoom circuit 12 applies image magnification processing to display part of the image with magnification to the resulting data, the analog conversion circuit 4 converts the data into an analog image signal and the resulting analog signal is fed to the LCD 5.例文帳に追加

これによって、半導体メモリ７から読み出されたデジタル記録データは、画像処理回路11にて色情報を削除する白黒変換処理が施され、更に、ズーム回路12にて画像の一部を拡大表示するための画像拡大処理が施された後、アナログ変換回路４にてアナログの画像信号に変換されてＬＣＤ５に供給される。 - 特許庁

The semiconductor substrate is provided with: a plurality of temperature detection elements 250; a signal processing circuit 262 which converts analog signals from the plurality of temperature detection elements into digital signals and performs processing using the digital signals; output terminals 300 that are terminals for outputting the signals from the signal processing circuit and have a smaller number than the number of the plurality of temperature detection elements.例文帳に追加

半導体基板に、複数の温度検出素子２５０と、該複数の温度検出素子からのアナログ信号をデジタル信号に変換し、該デジタル信号を用いた処理を行う信号処理回路２６２と、該信号処理回路からの信号を出力する端子であって複数の温度検出素子の数よりも少ない数の出力端子３００とを設ける。 - 特許庁

Thus, even when the internal encryption processing is tried to be analyzed on the basis of a measurement result of a current, a voltage, or a power supplied to the semiconductor integrated circuit through the power line, the information associated with the processing of the two encryption processing circuits (1, 2) is mixed in the measurement result and it is very difficult to discriminate both the encryption processes.例文帳に追加

これにより、電源ラインを通じて半導体集積回路に供給される電流や電圧、電力の測定結果から内部の暗号処理を解析しようとしても、この測定結果には２つの暗号処理回路（１、２）の処理に関わる情報が混ざり合っており、両者の暗号処理を判別することが非常に困難になる。 - 特許庁

The apparatus for manufacturing a semiconductor comprises a processing chamber in which an article being processed is placed, an exhaust pipe for discharging gas in the processing chamber to the outside, and a control valve provided in a gas supply pipe and controlling the flow of pressure recovering gas at the time of raising the pressure in the processing chamber under the pressure reduced state by supplying the pressure recovering gas thereto.例文帳に追加

半導体製造装置は被処理体が配置される処理チャンバと、処理チャンバに連結され、処理チャンバ内のガスを外部に排出するための排気管と、配気管に設けられ、減圧状態の処理チャンバに復圧ガスを供給して処理チャンバ内の圧力を上昇させる際に復圧ガスの流れを制御する制御バルブを備えている。 - 特許庁

In the semiconductor device with a processor for debugging, a normal processing instruction and an output instruction CHKA to the trace memory to be outputted to the trace memory useful for traces different from the normal processing instruction are mounted on the processor and data is written in the trace memory at a preset position.例文帳に追加

デバック用プロセッサを備えた半導体装置において、通常処理命令と、この通常処理命令とは異なるトレースに有用なトレースメモリに出力するためのトレースメモリへの出力命令ＣＨＫＡを、プロセッサに実装し、予め設定された位置でトレースメモリにデータ書き込む。 - 特許庁

To conduct a satisfactory processing in a device for processing an etching or the like to a semiconductor wafer by generating plasma with a high frequency power by decreasing an electrical resistance between various conductive members and by uiforming a potential of the conductive members facing the plasma ambience.例文帳に追加

高周波電力によりプラズマを発生させて半導体ウエハに対してエッチングなどの処理を行う装置において、異なる導電性部材間の電気的抵抗を低減させ、プラズマ空間に面する導電性部材の電位の均一化を図り、良好な処理を行うことができるようにする。 - 特許庁

A surface treating implement 1 is equipped with a processing liquid collection section 13, which has an annular groove 10 formed on an opposed surface 1a opposed to the surface 50a of a semiconductor wafer to be treated and has a through-hole 11, formed so as to communicate with the groove 10 and collecting processing liquid.例文帳に追加

本発明に係る表面処理治具１は、半導体ウエハ５０の被処理面５０ａと対向する対向面１ａに形成された環状の溝１０と、溝１０に連通するように形成された、処理液を回収する貫通孔１１とを有する処理液回収部１３を備えている。 - 特許庁

It is provided with processing trays 12 which are plurally stacked while they are individually holding at least one semiconductor wafer W, and joining mechanisms 18 and 19 which integrally join the processing trays while they are being stacked plurally and which divide them at an optional position.例文帳に追加

少なくとも１枚の半導体ウエハＷを個別に保持した状態で複数枚積層された処理トレイ１２と、この処理トレイ１２を複数枚積層した状態でこれらを一体的に結合すると共に任意の位置で分割する結合機構（１８，１９）とを備えた。 - 特許庁

To provide an automatic layout position decision method for efficiently executing layout processing for designing, on a virtual plane equivalent to a substrate surface, the positions of vias, wiring paths and plating lines on the substrate surface of a semiconductor package of a bilevel ball-grid type by a calculation processing unit.例文帳に追加

二層ボールグリッド型の半導体パッケージの基板面上におけるビア、配線経路およびめっき線の位置を、基板面上に相当する仮想平面上において設計する配置処理を、演算処理装置により効率的に実行する自動配置位置決定方法を実現する。 - 特許庁

To provide a semiconductor substrate capable of suppressing the warpage occurring thereon due to high temperature processing without depending on a thick film on the substrate, even when high temperature processing is required after forming a contact electrode film that covers substantially the whole rear surface of the substrate, and to provide a manufacturing method therefor.例文帳に追加

基板裏面の略全面を覆うコンタクト電極膜の成膜後に高温処理を必要とする場合であれ、基板の膜厚によることなく同処理の加熱に起因する基板の反りを抑制することのできる半導体基板およびその製造方法を提供する。 - 特許庁

A method of manufacturing a semiconductor device comprises the steps of: loading a substrate on which a high dielectric film is formed into a processing chamber; heating and modifying the high dielectric film by irradiating the substrate with microwave; and taking out the substrate from the processing chamber.例文帳に追加

高誘電体膜が形成された基板を処理室へ搬入する工程と、基板にマイクロ波を照射することにより、高誘電体膜を加熱して改質する工程と、基板を前記処理室から搬出する工程と、を有する半導体装置の製造方法が提供される。 - 特許庁

An ECC processing section executes ECC processing for data which are to be distributively written into the plurality of memory regions of the nonvolatile semiconductor memory or data which have been distributively written into the plurality of memory regions, while using data being transferred between the temporary storage buffer and the plurality of memory interfaces.例文帳に追加

ＥＣＣ処理部は、一時記憶バッファと複数のメモリインタフェースとの間で転送中のデータを用いて不揮発性半導体メモリの複数のメモリ領域へ分散して書き込まれるデータあるいは複数のメモリ領域へ分散して書き込まれたデータに関するＥＣＣ処理を実行する。 - 特許庁

The manufacturing method of the semiconductor device with the gate insulating film of the MOSFET includes the steps of forming a silicon oxide film, forming a silicon nitride film, applying nitriding processing to the silicon nitride film, and applying heat treatment to the silicon nitride film subjected to the nitriding processing in this order.例文帳に追加

本発明は、ＭＯＳＦＥＴのゲート絶縁膜を有する半導体装置の製造方法において、シリコン酸化膜を形成する工程とシリコン窒化膜を形成する工程とシリコン窒化膜を窒化処理する工程と熱処理する工程を順に施すことを特徴とする。 - 特許庁

To provide a compound semiconductor wafer and its processing method whereby the yield of a device manufacturing process is increased by preventing the occurrence of pitching in processing processes after the chamfering process of a wafer wherein an orientation flat or index flat is formed into a cleaved plane.例文帳に追加

オリエンテーションフラットあるいはインデクスフラットが劈開面で形成されるウェハにおいて、面取り工程以降のウェハの加工工程でのチッピングの発生を防止し、素子製作工程での歩留を向上させることのできる、化合物半導体ウェハ及びその加工方法を提供すること。 - 特許庁

In a method of processing a material to be processed which is formed on a semiconductor substrate 101 or a material to be processed which comprises a plurality of multilayer films using a desired double patterning method, processing for defining the element isolation width can be performed twice when a pattern is formed.例文帳に追加

半導体基板上に形成された被加工材料、若しくは複数の積層膜から構成される被加工材料を所望のダブルパターンニング法を用いて加工する製造方法において、パターンを形成する際、素子分離幅を規定する加工を２回行うことで解決できる - 特許庁

The semiconductor test device 100 measures the matching time of each DUT and performs processing calculating test efficiency values at each matching time by performing processing which takes the statistics of the distribution of the yield of DUT in a function test of a prescribed time out of multiple times.例文帳に追加

半導体試験装置１００では、複数回実行されるうちの所定回目のファンクションテストにおいて、各ＤＵＴのマッチ時間を計測し、ＤＵＴの収量の分布を統計する処理を行い各マッチ時間ごとに試験効率値を算出する処理を行う。 - 特許庁

The manufacturing method and the manufacturing apparatus of a semiconductor device are provided, wherein for forming a silicon oxide film uniform and conformal at a low processing temperature of ≤500°C triethoxysilane and active oxygen such as ozone are alternately supplied into a processing chamber to form the silicon oxide film on the substrate.例文帳に追加

500℃以下の低温の処理温度で均質かつコンフォーマルなシリコン酸化膜を形成するために、トリエトキシシランと、オゾンなどの活性な酸素を交互に処理室に供給して、基板にシリコン酸化膜を成膜する半導体装置の製造方法と製造装置を提供する。 - 特許庁

To provide a method of processing a plasma CVD apparatus which can obtain a high productivity by performing simultaneously cleaning in a reaction chamber and processing a semiconductor substrate by safe process with a low cost without etching in the reaction chamber or without taking a time and effort in handling.例文帳に追加

反応室内がエッチングされたり、取り扱いに手間がかかったりすることのない安全で低コストのプロセスによって、反応室内をクリーニングと半導体基板の処理を同時に実施して高い生産性を得ることができるプラズマＣＶＤ装置の処理方法を提供する。 - 特許庁

The method for manufacturing a semiconductor device that performs plasma processing using gas containing SF_6 in a chamber having a member comprising alumite, wherein a reducing agent is allowed to contact the member comprising the alumite after plasma processing is performed by using the gas containing SF_6 and the like.例文帳に追加

アルマイトからなる部材を備えたチャンバー内でSF_6含有ガスを用いたプラズマ処理を行う半導体装置の製造方法において、前記SF_6含有ガスを用いたプラズマ処理後に、前記アルマイトからなる部材に還元剤を接触させることを特徴とする半導体装置の製造方法など。 - 特許庁

To provide a semiconductor integrated circuit having reduced circuit scale and reduced power consumption while achieving desired processing throughput, by making the processing in the encryption and decryption of AES system be allocated to hardware having a core logic circuit and a microprocessor operating on the basis of software.例文帳に追加

ＡＥＳ方式の暗号化及び復号化における処理を、論理回路を中心とするハードウェアと、ソフトウェアに基づいて動作するマイクロプロセッサとに分担させることによって、所望の処理スループットを実現しつつ回路規模又は消費電力を低減した半導体集積回路を提供する。 - 特許庁