1016万例文収録!

「絶体」に関連した英語例文の一覧と使い方(592ページ目) - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定


セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

絶体の部分一致の例文一覧と使い方

該当件数 : 29927



例文

これ以外の冷却媒は、バリア部材33とバリア部材35との間の流路、バリア部材36とバリア部材45との間の流路、並びにバリア部材43とバリア部材46との間の流路を上昇して油導穴51〜54を介して巻線3,4側に流れ込み、その部分の縁油の温度を下げる働きをする。例文帳に追加

Other cooling media ascend in a channel between the barrier member 33 and the barrier member 35, a channel between the barrier member 36 and the barrier member 45, and a channel between the barrier member 43 and the barrier member 46 and then flows into the windings 3 and 4 via oil inlet holes 51 to 54 to lower a temperature of insulating oil therein. - 特許庁

慣性となるドラムやベルトの表面、若しくは裏面にリニアスケールを貼り付けて、このスケールを読み取ることにより回転制御を行う場合に、スケールの継ぎ目区間においても、センサ出力が途えることなく連続した位置情報を得ることができるようにした画像形成装置を提供する。例文帳に追加

To provide an image forming apparatus which allows continuous position information to be obtained without breaks of a sensor output even in joint sections of a linear scale in the case that the scale is stuck on a front or rear side of a drum or a belt being an inertial body and the scale is read to perform rotation control. - 特許庁

複数のアウターリード端子を有するフレーム基板上に複数のデバイスが積層されたスタックタイプの半導装置であって、該複数のデバイスは縁性接着剤で階段状に積層されて樹脂封止され、且つ各デバイスに形成された電極が露出した斜面を有しており、該電極と前記アウターリード端子とが斜面に沿ってリード線で接続されていることを特徴とする。例文帳に追加

In the stack-type semiconductor device where a plurality of devices are laminated on a frame substrate having a plurality of outer lead terminals, the plurality of devices are laminated in steps by an insulating adhesive for resin-sealing, an electrode formed in each device has an exposed, inclined surface, and the electrode is connected to the outer lead terminal along the inclined surface by a lead wire. - 特許庁

電極30や振動膜10などの部材(活電部)を備える静電型スピーカ1の本部11の表面が、弾性および音響透過性を有する第1カバー部材と、防水性、縁性および音響透過性を有する第2カバー部材と、音響透過性を有する第3カバー部材の3層の部材に覆われて構成される。例文帳に追加

Surface of the body 11 of an electrostatic speaker 1 comprising members (live electrical parts) such as an electrode 30 and a vibrating membrane 10 is constituted of a three-layer member consisting of a first cover member having elasticity and acoustic transparency, a second cover member having waterproofness, insulation and acoustic transparency, and a third cover member having acoustic transparency. - 特許庁

例文

ハーフトーン露光技術を用いて1回の写真食刻工程でチャネルエッチ型の縁ゲート型トランジスタの半導層とソース・ドレイン配線を形成して製造工程数を削減した従来の製造方法では製造裕度(マージン)が小さくソース・ドレイン配線間の距離が短くなると歩留が低下する。例文帳に追加

To solve the problem that a manufacturing margin is small and when the distance between source/drain wiring is made short, yield is lowered, in the conventional manufacturing method wherein the number of manufacturing steps is reduced by forming a semiconductor layer and source/drain wiring of a channel etching type and insulating gate type transistor are formed in one photo etching step using a halftone exposure technique. - 特許庁


例文

このグローバル・ネットワーク管理システムでは、集中管理センタ(A)のマスタサーバおよび各国半導製造工場(B),(C),(D)のホストコンピュータのそれぞれに当地の標準時と世界中一律の対時との間で現時時刻または過去もしくは未来の任意の時刻を双方向に変換する機能が設けられている。例文帳に追加

In a global network control system, the master server of a centralized control center (A) and the host computers of semiconductor manufacturing factories (B), (C), and (D) located in the various countries are each given a function of converting a present, an optional past, or an optional future local standard time to the world standard time and vice versa. - 特許庁

半導基板の主面上にDRAMの選択MISFETのゲート電極として機能するワード線WLを形成した後、ワード線WLを覆う縁膜にMISFETのソース・ドレインとと接続するプラグ(接続プラグBPおよびパターンSNCTに形成されるプラグ)を形成する。例文帳に追加

After a word line WL functioning as a gate electrode of a selection MISFET in a DRAM is formed on the main surface of a semiconductor substrate, a plug (to be formed on a connection plug BP and a pattern SNCT) is formed to be connected with the source/drain of an MISFET is formed on an insulating film covering the word line WL. - 特許庁

油槽15内に静電場を形成させる電極網5が前記油槽15内の熱管15a上の支持網4に7を介して設けられた静電場フライヤーにおいて、前記熱管15aと前記油槽15の壁面上端との距離を広げ、食材が食用油に浸漬される十分な空間が前記電極網5の上側で形成させる。例文帳に追加

In the electrostatic frier obtained by fixing an electrode net 5 forming an electrostatic field in an oil tub 15 on a supporting net 4 on heat tubes 15a in the tub 15 through insulators 7, a distance between the tubes 15a and the upper end of the wall surface of the tub 15 is extended to form a space sufficient for soaking food material in edible oil over the net 5. - 特許庁

そして、固撮像装置は、下部電極の113とコンタクト配線111とが、遮光膜112にそれぞれ対応して設けられた開口を介して接続されており、遮光膜112が、縁膜110上において、開口された箇所を除き、隣接する下部電極113間の隙間の全域に形成されている。例文帳に追加

In the solid-state imaging device, the lower electrodes 113 and the contact wiring 111 are connected through openings provided in the light-shielding film 112 each corresponding to the contact wiring 111, and the light-shielding film 112 is formed in the entire region of the gaps between the adjacent lower electrodes 113 on the insulating film 110 except for the places of the openings. - 特許庁

例文

縁層1上にスパッタリングにより窒化タンタル薄膜2を形成する際、窒化タンタルの膜厚方向に対して窒素濃度が変動するように所定の時間ごとにスパッタリングガス中の窒素分圧を変更して窒素濃度の異なる3層の窒化タンタル膜11〜13を形成し、これを陽極酸化することにより酸化膜を形成し、誘電とする。例文帳に追加

When a tantalum nitride thin film 2 is formed on an insulation layer through sputtering, partial pressure of nitrogen in a sputtering gas is changed at a prescribed interval of time, so that the concentration of nitrogen varies in the film-thickness direction of the tantalum nitride, and three layers of tantalum films 11 to 13 are formed, and they are anodized to form an oxide film as a dielectric body. - 特許庁

例文

半導装置100は、表面に凹部が形成された基板(102)と、基板の凹部103に形成された第1の酸化膜106と第1の酸化膜106上に形成され、第1の酸化膜106と膜密度が異なる第2の酸化膜108とで構成された素子分離縁膜105と、を含む。例文帳に追加

The semiconductor device 100 includes a substrate (102) having recesses formed in the surface, and an element isolation insulating film 105 including a first oxide film 106 which is formed in the recess 103 of the substrate, and a second oxide film 108 which is formed on the first oxide film 106 and having film density different from that of the first oxide film 106. - 特許庁

互いに独立した陽極32間では、分断して設けられたグリッド電極24の相互間の位置でもリブ状壁30が連続させられることから、隣接して位置する陽極32およびそれらの表面に固着された蛍光層12を電気的に接続する経路は存在し得ず、それらがそのリブ状壁30によって確実に縁させられる。例文帳に追加

Between anodes 32 independent of one another, a rib-shaped wall 30 is continued even in a position between isolatedly arranged grid electrodes 24, which does not allow any existence of a route to connect electrically the adjoining anodes 32 with a phosphor layer 12 attached fast to their surfaces, and they are insulated certainly by the rib-shaped wall 30. - 特許庁

ポリウレタン系エナメル線用塗料の樹脂分100重量部に、ポリオレフィン系または脂肪酸エステル系のワックスを添加すると共に、1〜20重量部のシランカップリング剤を添加した自己潤滑性ポリウレタン系エナメル線用塗料を、線状の導1に直接または縁物であるポリウレタン系エナメル皮膜層2を介して塗布したのち焼き付けする。例文帳に追加

Paint for a self-lubricating polyurethane base enameled wire prepared by adding polyolefin base or fatty ester base wax and further adding a 1-20 pts.wt. silane coupling agent to the 100 pts.wt. resin content of the paint for the polyurethane base enameled wire is applied to a wire-like conductor 1 directly or through a polyurethane base enamel film layer 2, and then baked. - 特許庁

多孔質のにおける平均空隙の大きさは、回転半径で前記露光光の波長に対して1/20以上10倍以下であり、マスクは、基板に貫通部用領域を形成するための平均透過率90%以上の第一の光透過領域4と、非貫通表層部用領域を形成するための平均透過率50%以下の第二の光透過領域5とを有することを特徴とする。例文帳に追加

The mask is provided with a first light transmitting region 4 which is used for forming the region for the penetrating part on the substrate and whose mean transmittance is at least 90% and a second light transmitting region 5 which is used for forming the region for the not-penetrating surface layer part and whose mean transmittance is at most 50%. - 特許庁

本発明は、表面に欠陥が少なく安定性の高い縁層を有するとともに、結晶性に優れたシリコンナノ結晶粒を形成することができ、しかも結晶の粒径制御性、充填密度に優れ、かつドライプロセスのみで生産性よく形成可能なシリコンナノ結晶構造の作製方法を提供することを目的とする。例文帳に追加

To provide a method for producing a silicon nano-crystal structure by which silicon nano-crystal grains each having an insulation layer having less defects and high stability on the surface, and having excellent crystallinity can be formed, and further, the grain diameter controllability and packing density of the crystals are excellent, and the formation thereof can be performed with high productivity only by a dry process. - 特許庁

配線層間縁膜34を、Si−H結合を有するアルコキシ化合物、又はSi−H結合を有するシロキサンの何れか一と、O_2、N_2O、NO_2、CO、CO_2、又はH_2Oの何れか一の酸素含有ガスとからなる成膜ガスをプラズマ化し、反応させて形成することを特徴とする半導装置の製造方法による。例文帳に追加

In this method for manufacturing a semiconductor device, the wiring interlayer insulating film 34 is formed by making either alkoxy compound having a Si-H bond or siloxane having a Si-H bond and a film forming gas composed of either one of oxygen-containing gas, O2, N2O, NO2, CO, CO2 or H2O into plasma and react each other. - 特許庁

半導基板100の一部であり、それぞれpn接合ダイオードのアノード及びカソードの一方及び他方として機能する不純物拡散層103,104と、不純物拡散層104に接続された記録層PCと、不純物拡散層103上に設けられた筒状のサイドウォール縁膜106とを備える。例文帳に追加

A semiconductor storage apparatus has: impurity diffusion layers 103 and 104 that are a part of a semiconductor substrate 100, and function as one of and the other of an anode and a cathode of a pn junction diode, respectively; a recording layer PC connected to the impurity diffusion layer 104; and a cylindrical side wall insulating film 106 provided on the impurity diffusion layer 103. - 特許庁

このデガウスコイル21では、導であるリード線22を数回巻回してなる環状コイル心材23の外周が、電気縁テープをスパイラル状に巻回してなるテープ外皮24で被覆されると共に、テープ外皮24の外側が発泡成形されたクッション性を有する被覆層25で被覆されている。例文帳に追加

In this degauss coil 21, the periphery of a circular coil core material 23 constituted by winding a lead wire 22 being a conductor several turns is covered with a tape housing 24 constituted by winding an electric insulating tape spirally, and also the outside of the tape housing 24 is covered with a cover layer 25 made by foaming thereby having cushion property. - 特許庁

フェライトコア3Aとコイル巻線2とにより構成される電磁装置の製造方法であって、縁部材を介さずにフェライトコア3Aにコイル巻線2を捲き回し、フェライトコア3Aに捲き回されたコイル巻線1,2の各端部を、連続一の金属片であるリードフレーム60Aの対応する端子6に接続する。例文帳に追加

The method for manufacturing the electromagnetic device having a ferrite core 3A and a coil winding 2, is comprised of winding the coil winding 2 around the ferrite core 3A without the insulating member, and connecting each ends of the coil winding 1, 2 winded around the ferrite core 3A to the corresponding terminal 6 of a lead frame 60A which is a continuous integral metal strip. - 特許庁

同一の上に画素部および駆動回路を含む表示装置において、駆動回路は、並列に接続されたpチャネル型TFT104〜106および直列に接続されたpチャネル型TFT107〜109を含む複数のNAND回路を有したデコーダ100と、三つのpチャネル型TFT114〜116を含む複数のバッファを有したバッファ部101とを含むことを特徴とする。例文帳に追加

In a display device including a pixel portion and a driver circuit on one insulator, the driver circuit comprises a decoder 100 including plural NAND circuits including p-channel TFTs 104-106 connected in parallel and p-channel TFTs 107-109 connected in series, and a buffer portion 101 including plural buffers including three p-channel TFTs 114-116. - 特許庁

ベース基板の一面に透明導電層を形成するステップと、ベース基板の他の面にブラックマトリックスを形成するステップと、ブラックマトリックスにカラー樹脂層を形成するステップと、カラー樹脂層に一に形成されたポストスペーサとオーバーコート保護膜とを有する縁材料層を形成するステップと、を備えるカラーフィルター基板の製造方法を提供する。例文帳に追加

A manufacturing method for a color filter substrate includes the steps of: forming a transparent conductive layer on one surface of a base substrate; forming a black matrix on another surface of the base substrate; forming a color resin layer on the black matrix; and forming an insulation material layer including a post spacer and an overcoat protective film formed integrally with the color resin layer. - 特許庁

ガラス転移温度が高く、かつ、熱膨張率が低く、プリント配線板に用いた場合に、総合的にプリント配線板の反りを抑え、プリント配線板の更なる薄型化に対応し、薄型のプリント配線板に適用した場合に縁信頼性等の信頼性に優れるエポキシ樹脂前駆組成物を提供する。例文帳に追加

To provide an epoxy resin precursor composition which has a high glass transition temperature and a low coefficient of thermal expansion, suppresses warpage of a printed wiring board in a comprehensive manner when used in the printed wiring board, meets the demand for further thinning of a printed wiring board, and ensures superior reliability such as insulation reliability when applied to a thin printed wiring board. - 特許庁

シリコン基板2、二酸化シリコン層3、単結晶シリコン層4、二酸化シリコン層5、N+ドープ・ポリシリコンのスペーサ13、導電性拡散防止物質のコンフォーマル層15、金属シリサイド層16、CVD二酸化シリコン層17、スペーサ18、酸化シリコン層19、ポリシリコン21を備える。例文帳に追加

This embodiment comprises a silicon substrate 2, a silicon dioxide layer 3, a monocrystal silicon layer 4, a silicon dioxide layer 5, a spacer 13 of N+ doped polysilicon, a conformal layer 15 of a conductive diffusion preventing substance, a metal silicide layer 16, a CVD silicon dioxide layer 17, an insulator spacer 18, a silicon oxide layer 19, and a polysilicon 21. - 特許庁

通常のエッチング時においては、更にこのシリコン製プレート7と真空反応容器1との温度を制御し、シリコン製プレート7をとして作用させ、且つ真空反応容器1の温度以上に制御することで、シリコン製プレート7の真空面にデポジション膜が形成されることを防止する。例文帳に追加

At normal etching, the silicon plate 7 and the vacuum reactive vessel 1 are controlled for temperature, with the silicon plate 7 acting as an insulator while controlled to the temperature of vacuum reactive vessel 1 or above, for preventing formation of a deposition film on the vacuum plane of the silicon plate 7. - 特許庁

本半導装置のヒューズ構造42は、層間縁膜44に、それぞれ、埋め込み形成された一対のヒューズ電極46A、Bと、電極パッド48と、多層配線構造の最上段配線50A、Bと、及び一対のヒューズ電極を接続する膜厚100ÅのTiN膜ヒューズ52とを備えている。例文帳に追加

A fuse structure 42 of the semiconductor device comprises a pair of fuse electrodes 46A, B, respectively embedded in a layer insulation film 44, electrode pads 48, topmost wirings 50A, B of a multilayered wiring structure and TiN film fuses 52 of 100thickness for connecting the pair of fuse electrodes. - 特許庁

縁基板1上に半導装置をはんだボールで面実装するための電極パッド5を有するプリント配線板200において、電極パッド5を平面形状の第1導電層2とその上に突起状に形成した第2導電層4から構成し、電極パッド5とはんだとの接合面積を増加させた。例文帳に追加

In a printed wiring board 200 having electrode pads 5 for surface-mounting a semiconductor device with solder balls on an insulation board 1, the electrode pads 5 are composed of a first plane conductor layer 2 and a second rugged conductor layer 4 to increase the bond area of the electrode pad 5 to the solder. - 特許庁

本発明に係る電界放出素子は、縁性表面を有する基板上に形成されたカソード電極と、前記カソード電極表面に形成された凸形状の電子放出部とを有し、前記カソード電極と前記電子放出部とは、同一の結晶性半導膜で形成されており、前記電子放出部は、円錐形又はウィスカー状であることを特徴とする。例文帳に追加

The field emission device includes a cathode electrode formed on an insulating surface of the substrate, and a convex electron emission section formed on the surface of the cathode electrode, and the cathode electrode and the electron emitting section are formed with identical crystal semiconductor film, and the electron emission section has a conical shape or a whisker shape. - 特許庁

本発明にかかる電気泳動表示装置用マイクロカプセルは、溶媒中に電気泳動性微粒子を分散させた液をカプセル殻に内包してなる電気泳動表示装置用のマイクロカプセルであって、前記電気泳動性微粒子は、水接触角が35°以上であるとともに乾式帯電量が対量で10μc/g以上であり且つ微粒子分散液粘度が300mPa・s以下であることを特徴とする。例文帳に追加

In the microcapsule for the electrophoresis display device wherein a liquid formed by dispersing electrophoretic fine particles in a solvent is occluded in a microcapsule shell, the electrophoretic fine particles has ≥35° angle of contact with water and ≥10 μc/g electric charge absolute amount and the fine particle dispersion liquid has ≤300 mPas viscosity. - 特許庁

操作パネルPは、縁性の筐の左右両端に給電側電極H1、H1と検出側電極H2、H2を装着して4端子電極を構成し、正面にカラーLCDの表示部Dを設け、その下方にアップキーK1、ダウンキーK2、選択キーK3、開始・終了キーK4をそれぞれ配置する。例文帳に追加

The operating panel P is mounted with electricity feeding side electrodes and a detection side electrodes on both left and right sides of an insulative box body to constitute four terminal electrodes, and a displaying part of a color LCD is provided on its front face and an up key, a down key, a selection key and a finishing key are respectively arranged below it. - 特許庁

耐熱性及び高湿度下における電気縁性に優れ、特に電気回路用積層物の基材として好適で、従来の芳香族ポリアミド繊維紙における前記の問題点、とりわけ紙自の強力の向上を図り、積層板を成形する際の紙の取扱い性や積層板の耐変形性が向上された新規な芳香族ポリアミド繊維紙を提供すること。例文帳に追加

To provide a new aromatic polyamide fibrous paper excellent in heat resistance and electrical insulation in a high humidity, suitable particularly as a base of laminates for electric circuit, freed from the problems involved in conventional aromatic polyamide fibrous paper, among others improved in mechanical strength of the paper itself, handleability in forming laminates and the deformation resistance of such laminates. - 特許庁

縁性基板としてのガラス基板1上に導材料による電極パターンとしてのITO電極2を形成後、電位差の生じ得る互いに対向するITO電極2の電極表面のうち互いに対向する電極端部の電極表面と、該対向する電極間のガラス基板1表面とに撥水処理を施し、撥水層3を形成する。例文帳に追加

After ITO electrodes 2 are formed as an electrode pattern of a conductor material on a glass substrate 1 as an insulating substrate, the electrode surface of an electrode end of opposing electrode surfaces of ITO electrodes 2 possibly generating a potential difference, and the surface of the glass substrate 1 between the opposite electrodes are subjected to water repellent processing, thus forming a water repellent layer 3. - 特許庁

優れた圧電性能を有し、かつ高湿度環境下において高電圧で駆動しても縁性の低下がなく高い信頼性を有する圧電薄膜素子、この圧電薄膜素子を用いたインクジェットヘッド、及び前記インクジェットヘッドを印字手段として備えたインクジェット式記録装置を得ること。例文帳に追加

To provide a piezoelectric body thin film element which has an excellent piezoelectric performance and has high reliability without the decline of insulation even when driven by a high voltage under a highly humid environment, an ink-jet head using the piezoelectric body thin film element, and an ink-jet recorder provided with the ink-jet head as a printing means. - 特許庁

縁膜905を付着させゲイト電極108を堆積し、エッチングによりトレンチ105を開口しスペーサ103を付着させた後n型イオン注入してドレイン領域106を基板10上部ゲート108に隣接して形成し、開口部105に導電を充填してコンタクトとする。例文帳に追加

An insulating film 905 is attached, a gate electrode 108 is deposited, a trench 105 is cut by etching, a spacer 103 is attached, then N-type ions are implanted to form a drain region 106 adjacent to the upper gate 108, and the opening 105 is filled up with conductor to serve as a contact. - 特許庁

次いで、半導基板1上に窒化シリコン膜27および窒化チタン膜28を順次堆積した後、窒化チタン膜28をパターニングすることによって、配線25を下部電極とし、窒化シリコン膜27を容量縁膜とし、窒化チタン膜28を上部電極とするキャパシタMIMを形成する。例文帳に追加

After a silicon nitride film 27 and a titanium nitride film 28 are deposited in the order on the semiconductor substrate 1, by patterning the titanium nitride film 28, a capacitor MIM is formed wherein the wiring 25 is set as a lower electrode, the silicon nitride film 27 is made a capacity insulating film and the titanium nitride film 28 is set as an upper electrode. - 特許庁

不織布をコロナ荷電後に単極イオンを通過させる事により製造した特徴とする、帯電後の対値が1.0×10−8クーロン/g以上であるポリオレフィン繊維を含む事を特徴とするエレクトレット、及びそれを含むシートがプリーツ状又は波状に成型されてなることを特徴とする気浄化フィルター。例文帳に追加

This electlet is characterized by being produced by a corona electric-charging of a nonwoven fabric and then passing the fabric through a unipolar ion and containing a polyolefin fiber having ≥1.0×10^-8 coulomb/g absolute value after the charge, and the air-cleaning filter is characterized by forming a sheet containing the same as pleats or wavy state. - 特許庁

チャンネル領域両側に各々隣接した低濃度ドーピング領域及び低濃度ドーピング領域に各々隣接したソース/ドレーン領域を含む半導層が形成されている基板を提供する段階及び基板上にゲート縁膜及び導電膜を順に形成した後、前記導電膜をパターニングしてゲート電極を形成する段階を含む薄膜トランジスタの製造方法。例文帳に追加

The method comprises the stages of: providing a substrate having semiconductor layer which includes low concentration doping region adjacent to each both sides of channel region, and each source/drain regions adjacent to the low concentration region; and, after forming gate insulating film and conductive film on the substrate in order, forming a gate electrode by patterning the above-mentioned conductive film. - 特許庁

本発明は、ロータ1と希土類の永久磁石2とを樹脂製の接着剤3を用いて被接着に固定する方法において、接着剤を、熱伝導率が高く、電気的縁性を有するセラミックス粉末をフィラーとして含んだ組成とし、この接着剤を希土類永久磁石の少なくとも接着面に塗布した構成である。例文帳に追加

In the method of fixing a rotor 1 and rare-earth permanent magnets 2 onto an adherend with a resin adhesive 3, the adhesive includes the constituent of ceramic powder having high thermal conductivity and electrically insulating characteristics as filler and this adhesive is applied on at least the adhesion surface of the magnets 2. - 特許庁

活性炭粉末と、電解質溶液と、バインダーとで構成される分極性電極3A,3B中に、活性炭粉末より大で10μmより小なる粒度の粒子に相当する積を持つ空孔6を点在させ、その空孔6内にも電解質溶液を保持させて、分極性電極に含まれる電解質溶液の対量を従来に比べ増大させる。例文帳に追加

Polarizable electrodes 3A, 3B made of active carbon powder, an electrolyte solution, and a binder are dotted with pores 6 each having a volume corresponding to a grain greater than the active carbon powder and less than a grain size of 10 μm. - 特許庁

4トランジスタの直列において、バイアス電圧を2トランジスタに印加し、入力信号振幅をバイアス電圧に応じて調整することによりゲート縁膜の印加電圧を緩和する回路において、出力信号に対する出力トランジスタのしきい値電圧の変動が及ぼす影響を低減する。例文帳に追加

To reduce influence that the fluctuation of threshold voltages of output transistors affects the output signal in a circuit reducing applied voltages of a gate insulating film by applying the bias voltages to two transistors and adjusting the input signal amplitude in accordance with the bias voltages in a series circuit of four transistors. - 特許庁

単結晶の縁性基板1上に、Si濃度が4×10^19cm^−3以上である高濃度SiドープGaNバッファ層2をエピタキシャル成長し、このSiドープGaNバッファ層2上に、エピタキシャル成長法により単結晶の結晶構造を有する窒化物半導層3を形成する。例文帳に追加

A high density Si-doped GaN buffer layer 2 having an Si concentration of10^19cm^-3 or higher is epitaxially grown on a single crystal insulating substrate 1, and the nitride semiconductor layer 3, having a crystal structure of a single crystal is formed by an epitaxially growing method. - 特許庁

第2に、一方向両側端部に電極を対向させて配置した上基板と、前記一方向と交差する方向両側端部に電極を対向させて配置した下基板との間に、縁フィルムに上下基板の電極から外部機器への引き出しのための導パターン部を形成した中間基板を設ける。例文帳に追加

An intermediate substrate including a conductor pattern part for leading electrodes of the upper and lower substrates to an external device formed on an insulating film is provided between the upper substrate having electrodes opposed at both one-directional end parts and the lower substrate having electrodes opposed at both end parts orthogonal to the one direction. - 特許庁

本発明は、薄いシートを用いて高容量・高信頼性の積層セラミックコンデンサを製造する方法に関するものであり、誘電層を薄層化してもショート率の悪化・縁耐圧の低下を抑制できる、電極埋め込みシート及びそれを用いた積層セラミックコンデンサの製造方法を提供することを目的とするものである。例文帳に追加

To provide a sheet embedding an electrode in which degradation of short rate and fall of breakdown strength can be suppressed even if a dielectric layer is made thin, and to provide a process for manufacturing a highly reliable high capacity multilayer ceramic capacitor by using a thin sheet. - 特許庁

(a)シロキサン樹脂と、(b)アルキレングリコールジアルキルエーテル又はジアルキレングリコールジアルキルエーテルと、を含有してなる被膜形成用組成物を塗設して得られたシリカ系被膜を層間縁膜として用いた半導集積回路を、無機砥粒を含まない研磨液で研磨することを特徴とする化学的機械的平坦化方法。例文帳に追加

The chemical mechanical polishig method comprises a step of polishing the semiconductor integrated circuit with the silica system film obtained by coating a composite for forming the film including a siloxane resin (a), and an alkylene glycol dialkylehter or a dialkylene glycol dialkylehter (b) used as the interlayer insulating film with the use of a polishing liquid including no inorganic abrasive grain. - 特許庁

半導膜3および縁膜5を順次形成し、これらの膜よりなる積層膜した後、この積層膜を選択的に除去することにより、プール部7bおよびこのプール部7bに連結した一対の溝7aを形成し、プール部7bにドープ高次シラン組成物溶液9を充填し、この溶液9を溝7a内部に導入した後、熱処理によりドープシリコン膜9Aを形成する。例文帳に追加

The pool 7b is filled with solution 9 of doped high order silane composition, and then that solution 9 is introduced into the groove 7a and heat treated to form a doped silicon film 9A. - 特許庁

電極層上に位置する領域に形成されたナノホールについては充填状態とし、縁層上に位置する領域に形成されたナノホールについては非充填とすることができ、もってナノホールの充填状態を制御することができるナノホール構造及びその製造方法の提供。例文帳に追加

To provide a nanohole structure in which the packed states of nanoholes can be controlled so that the nanohole formed in a zone positioned on an electrode layer is kept in a packed state and the nanohole formed in a zone positioned on an insulating layer is kept in an unpacked state, and to provide a method for manufacturing the nanohole structure. - 特許庁

本発明は、異なる複数の通信システムのそれぞれに対応する送信回路および受信回路とアンテナとの間における信号経路を切り換えるスイッチング回路の少なくとも一部を、複数の縁層と複数の導層とを交互に積層してなる多層基板に形成したアンテナスイッチモジュールである。例文帳に追加

The antenna switching module is provided with an antenna switching module, in which at least a part of a switching circuit for switching a signal route between a transmitting circuit and a receiving circuit, respectively corresponding to different communication systems and antennas is formed in a multilayer base, comprising insulating layers and conducting layers laminated alternately. - 特許庁

本発明のインクジェットインクは、電気縁性の非水溶媒中に、少なくとも前記非水溶媒に不溶な色材を含有する構成を有し、10^6Ω・m以上の積抵抗率を有するインクジェットインクであって、前記溶媒がアニリン点77〜92℃の炭化水素系溶剤である事を特徴とする。例文帳に追加

This ink jet ink comprising an electrically insulating non-aqueous solvent and a coloring material at least insoluble in the non-aqueous solvent and having a volume resistivity of ≥106 Ω.m is characterized in that the solvent is a hydrocarbon-based solvent having an aniline point of 77 to 92°C.k. - 特許庁

基板からフォトレジスト及びエッチング残渣を選択的に除去できる組成物であって、上記組成物に対して同様に露出している可能性のある金属に破壊的化学作用を及ぼさない組成物を提供することを課題とする、また、極微量の酸化シリコンを呈し、一般的にに対するエッチング速度の低い組成物を提供することを課題とする。例文帳に追加

To provide a composition allowing selective removal of photoresist and etching residues from a substrate without exerting a destructive chemical action on metal possibly also exposed to the composition, and to provide a composition exhibiting a very minute amount of silicon oxide and generally a low etching rate on an insulating material. - 特許庁

容量素子とMOSトランジスタとを有する半導装置及びその製造方法において、反射防止膜による縁不良を防止するとともに、スペーサ形成時まで反射防止膜を残し、スペーサ形成時のエッチング工程においてMOSトランジスタ及び容量素子にダメージを与えることを回避する。例文帳に追加

To prevent insulation failures due to an antireflection film, and allow the antireflection film to remain until the time of spacer formation, and prevent damages on an MOS transistor and a capacitative element in an etching process, at spacer formation in a semiconductor device having the capacitative element and the MOS transistor, and a method for manufacturing this device. - 特許庁

例文

第1食刻工程を通じてマスクであるフォトレジストパターンの構造的な安定性を保持しながら、第1寸法を有するトレンチを形成した後、半導基板または縁膜の種類により相異する組成を有する食刻溶液を使用する第2食刻工程を通じてトレンチの寸法を拡張させることができる。例文帳に追加

While holding the constitutive stability of the photoresist which is the mask through the first etching process, the dimensions of the trench can be expanded through a second etching process, using an etchant provided with a composition which is different according to the type of the semiconductor substrate or the insulating film, after forming the trench having the first dimension. - 特許庁

索引トップ用語の索引



  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2024 GRAS Group, Inc.RSS