「Clock」に関連した英語例文の一覧と使い方(505ページ目) - Weblio英語例文検索

The clock equipped with a calendar function comprises the driving mechanism, time wheels, the first day wheel 512 for displaying the one's place of the date, the second day wheel 522 for displaying the ten's place of the date, and a program wheel 540 for rotating the first day wheel 512 and the second day wheel 522 intermittently on the basis of the operation of the driving mechanism.例文帳に追加

カレンダ機構付き時計は、駆動機構と、時刻表示車と、日付のうちの一の位を表示する第一日車５１２と、日付のうちの十の位を表示する第二日車５２２と、駆動機構の作動に基づいて、第一日車５１２および第二日車５２２を、それぞれ間欠的に回転させることができるプログラム車５４０とを備える。 - 特許庁

To provide a transmission apparatus, a signal transmission apparatus, a signal receiving device and transmission method, a signal transmission method, and a signal receiving method, capable of overcoming problems of meta-stable and suppressing delay of signals showing, for example, control information or the like when devices on the transmitting side and the receiving side with mutually different operation clock frequencies transmit/receive the signal.例文帳に追加

互いに動作クロック周波数の異なる送信側及び受信側の装置が例えば制御情報などを表す信号を送受信する際に、メタステーブルの問題を解消し且つ当該信号の遅延を抑制することができる伝送装置、信号送信装置、信号受信装置及び伝送方法、信号送信方法、信号受信方法を提供する。 - 特許庁

To provide a doze prevention device for vehicle which starts an alarm (alarm clock) of a portable terminal even when a vehicle is in a stopping state, and the vehicle is powered-off, and which freely changes the strength of the vibration, the frequency, the volume or the tone of the alarm according to the preference of a driver, and reduces manufacturing cost.例文帳に追加

車両が停止状態にあって車両の通電状態がオフになっても携帯端末のアラーム（目覚まし）を起動することができ、さらに、運転者の好みに合わせてアラームの振動の強さや、周波数、音の大きさ、音色などを自由に変更でき、製造コストを削減できる車両用居眠り防止装置を提供することを課題とする。 - 特許庁

A device which generates synchronism of signals of intermediate layers like a transport layer or multiple layers of a compressed multilayer video signal includes a counter 23 which responds to a system clock 22 at an encoding terminal of a system, and a counted value is embedded in a signal of the transport layer by a processing device 13 according to a predetermined schedule.例文帳に追加

圧縮された多層のビデオ信号のトランスポート層または多重層のような、中間層の信号の同期を発生させる装置は、システムの符号化端末において、システム・クロック２２に応答する計数器２３を含んでおり、計数値は処理装置１３により所定のスケジュールに従ってトランスポート層における信号に詰め込まれる。 - 特許庁

This watchdog timer 2 includes: a counter 11 for counting a clock signal; and a means 12 for controlling the counter 11 according to a standby request signal as an instruction signal to set a microcomputer 1 to a standby state and an inhibit signal configured of the logical sum of a standby status signal showing that the microcomputer 1 is set to the standby state.例文帳に追加

本発明に係るウォッチドッグタイマ２は、クロック信号をカウントするカウンタ１１と、マイクロコンピュータ１をスタンバイ状態にする指示信号としてのスタンバイ要求信号、及びマイクロコンピュータ１がスタンバイ状態にあることを示すスタンバイ・ステータス信号の論理和からなるインヒビット信号により、カウンタ１１を制御する手段１２とを備える。 - 特許庁

A phase detection circuit includes a latch circuit that selects a preparation operation state before phase comparison or a circuit operation state after the phase comparison, to hold one of outputs used for generation of two pulse signals on an advance phase side and a delay phase side, based on an OR signal and an AND signal of two clock signals to be subjected to phase comparison.例文帳に追加

位相検出回路は、位相比較を行う２つのクロック信号の論理和信号と論理積信号とに基づき、進相側と遅相側の２つのパルス信号の生成に用いる一方の出力を、前記位相比較を行う準備動作状態と、前記位相比較を行った回路動作状態とに切り替えて保持するラッチ回路を備えている。 - 特許庁

The first transmitter 120 includes a digital processing part 30 and an analog processing part 35, wherein the digital processing part 30 includes data processing units 31 and 33, a memory 32, a transmission path 34, a control register 36, a transmission timer 3420 and a transmission control unit 3421, and the analog processing part 35 includes a transmission clock generation part 350 and a transmission output part 351.例文帳に追加

第１送信器１２０はデジタル処理部３０とアナログ処理部３５を含み、デジタル処理部３０はデータ処理ユニット３１、３３とメモリ３２と送信パス３４と制御レジスタ３６と送信タイマー３４２０と送信制御ユニット３４２１を含み、アナログ処理部３５は送信クロック生成部３５０と送信出力部３５１を含む。 - 特許庁

To easily confirm a date and a day of the week while chanting the prayers by including a fully automatic calendar in a liquid crystal memorial tablet type deceased person's photograph display calendar type death register, to confirm the present time by including also a radio clock with a timer and to notify a user of the end time by an alarm by setting a prayer chanting time.例文帳に追加

液晶位牌型遺影表示カレンダー式過去帳にフルオートカレンダーを内蔵することにより、唱題しながら年月日・曜日を簡単に確認することができ、またタイマー付き電波時計も内蔵することより、現時点の時刻を確認することもできるし、唱題の時間を設定して、終了時間をアラームで知らせることもできる。 - 特許庁

When an investigation object variable (signal or register) 111, a clock signal name 112 and an RTL source code 113 for defining/referring to the variable and the name are inputted to a verification support device 100 as an input value 110, the verification support device 100 outputs a delay cycle number 121 related to the investigation object variable 111 as an output value 120.例文帳に追加

検証支援装置１００によって、入力値１１０として調査対象変数（信号やレジスタ）１１１およびクロック信号名１１２と、それらを定義・参照しているＲＴＬのソースコード１１３が入力されると、調査対象変数１１１についての遅延サイクル数１２１を出力値１２０として出力する。 - 特許庁

In the memory device 410, a first step of detecting a sync_pulse SYNC_PULSE with the rising edge and the falling edge of the internal clock INTERNAL_CLK, a second step of transmitting the detection result of the sync pulse SYNC_PULSE to a memory controller 460, and a third step of tuning the timing of the command by the memory controller 460 are executed.例文帳に追加

メモリ装置４１０において、内部クロックＩＮＴＥＲＮＡＬ＿ＣＬＫの立上がりエッジと立下がりエッジとでシンクパルスＳＹＮＣ＿ＰＵＬＳＥを検出する第１のステップと、シンクパルスＳＹＮＣ＿ＰＵＬＳＥの検出結果をメモリコントローラ４６０に伝達する第２のステップと、メモリコントローラ４６０がコマンドのタイミングをチューニングする第３のステップとが実行されることを特徴とする。 - 特許庁

To provide a characteristic impedance measuring system and its measuring method which can input a step pulse from a step pulse generator to an object to be measured, and reduce the difference from the characteristic impedance of the object to be measured caused by a measuring frequency of the characteristic impedance measured by using a clock pulse generator and calculated.例文帳に追加

ステップパルスジェネレーターからステップパルスを被測定物に入射し、特性インピーダンスを測定する特性インピーダンス測定装置において、クロックパルスジェネレーターを用いて測定して算出した特性インピーダンスが、被測定物の特性インピーダンスとの測定周波数に起因する差異を減少できる、特性インピーダンス測定装置およびその測定方法を提供する。 - 特許庁

Each of the arithmetic processing circuits 2, 3 outputs data Da, Db to the other arithmetic processing circuits 3, 2 in synchronization with the clock signal CLK0 upon input of the time-up signals TUPa, TUPb, mutually collates data DATAa, DATAb and outputs alternate signals CMPa, CMPb indicating the collated results to a collation circuit 4.例文帳に追加

演算処理回路２，３は、それぞれ、この計時完了信号の入力を契機に、クロック信号ＣＬＫ０に同期してデータＤａ，Ｄｂを他方の演算処理回路３，２に出力して、データＤＡＴＡａ，ＤＡＴＡｂを互いに照合し、その照合結果を示す交番信号ＣＭＰａ，ＣＭＰｂを照合回路４に出力する。 - 特許庁

The delay circuit is provided which includes: a delay unit configured to receive a clock signal, delay an input signal sequentially by a predetermined time interval, and output a plurality of first delayed signals; and an option unit configured to select one of the plurality of first delayed signals based on one or more select signals, and output a second delayed signal.例文帳に追加

クロック信号を受信して入力信号を順次所定時間の間隔で遅延させて複数の第１ディレイ信号を生成するディレイ部と、一つ以上の選択信号によって前記複数の第１ディレイ信号のうち一つを選択して第２ディレイ信号として出力するオプション部と、を含むディレイ回路を提供する。 - 特許庁

An optical disk drive comprises means (11) for converting a pulse reproduction signal into a temporal discretized signal at a channel clock frequency, means (71) for suppressing a bright-line spectrum resulted from a pulse drive light-emission from a laser source in the temporal discretized signal, and means (72) for suppressing a high frequency component of the reproduction signal in the temporal discretized signal.例文帳に追加

パルス再生信号をチャネルクロック周波数で時間的離散化信号に変換する手段（１１）と、その時間的離散化信号中のレーザ光源のパルス駆動発光に由来する輝線スペクトルを抑圧する手段（７１）と、その時間的離散化信号中の再生信号の高調波成分を抑圧する手段（７２）とを有する光ディスクドライブとする。 - 特許庁

To provide an AC-DC conversion apparatus capable of opening and closing a switch means at a preset instruction voltage phase of an AC power supply even if a clock frequency of a microcomputer shifts, to provide a motor drive device having the AC-DC conversion apparatus, and to provide an air conditioner, refrigerator, heat pump water heater, washing machine, and vacuum cleaner, which are equipped with the motor drive device.例文帳に追加

マイコンのクロック周波数がずれた場合であっても、予め設定した交流電源の指令電圧位相でスイッチ手段を開閉することができる交流直流変換装置、それを備えたモーター駆動装置、並びにそのモーター駆動装置を搭載した空気調和機、冷蔵庫、ヒートポンプ式給湯機、洗濯機及び掃除機を得る。 - 特許庁

The pulse generation means 20 includes a second data importing/storing part 231 of a structure identical or equivalent to that of the first data importing/storing part, generates pulse signals PLS in a pulse width zone for an importing time of input data in the second data importing/storing part 231 from clock signals CLK, and supplies the generated pulse signals to the first data importing/storing part as latching pulses.例文帳に追加

パルス発生手段２０は、第１のデータ取込記憶部と同じあるいは同等の構成の第２のデータ取込記憶部２３１を備え、クロック信号ＣＬＫから、第２のデータ取込記憶部２３１における入力データの取込時間分のパルス幅区間のパルス信号ＰＬＳを生成し、ラッチ用パルスとして、第１のデータ取込記憶部に供給する。 - 特許庁

To prevent the occurrence of interlace-specific comb noise in an imaging apparatus wherein image data is fetched from an image sensor at a frame frequency out of the frame frequency of the NTSC system, progressively written into a frame memory, and read out in an interlaced manner, and also to provide a low-cost imaging apparatus because a clock oscillator is mounted as the only oscillator according to the NTSC system.例文帳に追加

ＮＴＳＣ方式のフレーム周波数から外したフレーム周波数で撮像素子から画像データを取り込み、フレームメモリにプログレッシブで書込み、インタレースで読み出す撮像装置におけるインタレース特有のコムノイズの発生を防止、また、実装するクロック発振器はＮＴＳＣ方式対応の発振器のみとして、低コストな撮像装置を提供する。 - 特許庁

Also, when an opening/closing control unit 203 controls the switcher 211 to close a power supply path, the power supply control unit 110 stops a clock to a communication unit 204 which communicates with a control unit (not shown) installed in the power supply control unit 110 itself, and installed in a signal processing control unit 40 to make the communication unit 204 be inoperational.例文帳に追加

また、開閉制御部２０３が、開閉部２１１に対して電源供給経路を閉じるように制御する場合、電源制御部１１０は、電源制御部１１０自身に備えられ、信号処理制御部４０に備えられた制御部（不図示）と通信する通信部２０４へのクロックを停止することで、通信部２０４を非動作とする。 - 特許庁

The electronic device comprises a precision thermistor 1 connected to multivibrator 2 as a variable charging element, microcontroller 3 incorporating counter timer 4, clock transmitter 5, data I/O section 10, band-stop filter 14 and power control I/O section 8; IR induction photosensor 7; and RF transmitter containing modulator and antenna 6.例文帳に追加

電子機器は、マルチバイブレータ２に可変充電素子として接続された精密なサーミスタ１と、カウンタータイマー４とクロック発信機５とデータ入出力部１０と帯域阻止フィルター１４と電源制御入出力部８を内蔵するマイクロ制御器３と、ＩＲ感応フォト検出器７と、変調器とアンテナ６を内蔵するＲＦ送信機とからなる。 - 特許庁

The digital signal processor 74 removes as clock noise a frequency band that always appears and has substantially no spectrum variations in a predetermined period, uses a frequency band that has a relatively large spectrum variation as an FSK modulation signal according to the code contents, and outputs binary data according to the frequency band as a code signal.例文帳に追加

また、ディジタル信号処理部７４に、常時出現し、所定期間内にスペクトラム変化がほとんど生じない周波数帯をクロックノイズとして除去させると共に、スペクトラム変化が比較的大きい周波数帯をコード内容に応じたＦＳＫ変調信号とし、その周波数帯に応じた２値化データをコード信号として出力させる。 - 特許庁

Time synchronization according to the present techniques includes determining an asymmetry in a propagation delay on the communication link 110 used by a first device 100 and a second device 102 to exchange timing information and incorporating the asymmetry into a determination of a clock offset between the first device 100 and the second devices 102.例文帳に追加

本技法による時間同期化は、タイミング情報を交換するために第１の装置１００及び第２の装置１０２によって使用される通信リンク１１０上の伝播遅延における非対称性を求めることと、この非対称性を、第１の装置１００と第２の装置１０２との間のクロックオフセットの決定に取り入れることと、を含む。 - 特許庁

Image data output from a first image reading means with a CCD 21 for reading an image on the surface of the original and second image data output from a second image reading means provided with a CCD 23 for reading an image on the backside of the original are multiplexed by using common clock timing, and the simultaneous transmission of images on both-side is performed through a data bus.例文帳に追加

原稿の表面の画像を読み取るＣＣＤ２１を備えた第１の画像読み取り手段から出力される画像データと、原稿の裏面の画像を読み取るＣＣＤ２３を備えた第２の画像読み取り手段から出力される第２の画像データとを共通のクロックタイミングを利用して多重化し、データバスを介して両面同時伝送を行う。 - 特許庁

When a phase frequency comparator 11 outputs an UP pulse, 2 NOR logic (NOR circuit 21) of the minimal delay time detection signal K2 and the UP pulse communicates a clock to an UP pulse counter 19, a lock-off detection signal K3 at an H level is outputted, and an L level is inputted to a reset period hold counter 17.例文帳に追加

さらに位相周波数比較器１１がＵＰパルスを出力していると、最小遅延時間検出信号Ｋ２とＵＰパルスとの２ＮＯＲ論理（否定論理和回路２１）によりクロックがＵＰパルスカウンタ１９に伝達し、Ｈレベルのロックはずれ検出信号Ｋ３が出力され、リセット期間保持カウンタ１７にＬレベルが入力される。 - 特許庁

In the synchronous detection circuit for carrying out a full-wave rectification process and a smoothing process by using a switched capacitor circuit, supplying form of two-phase clock to a singel switched capacitor circuit is switched according to an input signal so that the single switched capacitor circuit can function selectively as a positive phase integrator and an opposite phase integrator in this constitution.例文帳に追加

スイッチドキャパシタ回路を用いて両波整流処理及び平滑処理を行う同期検波回路において、単一のスイッチドキャパシタ回路への２相クロックの供給形態を入力信号に応じて切り替えることにより、上記単一のスイッチドキャパシタ回路が選択的に正相積分器及び逆相積分器として機能し得るように構成する。 - 特許庁

To accurately apply circuit processing to a received optical pulse signal without malfunction even when a phase of a clock pulse of a light receiving side is advanced or delayed with respect to an input pulse signal by generating a synchronizing signal in a pseudo way even in the case of an asynchronous type photoelectric sensor wherein an oscillation circuit is respectively provided on a light projection side and a light receiving side.例文帳に追加

投光部側と受光部側にそれぞれ発振回路を有している非同期型の光電センサの場合でも、擬似的に同期信号を作成して、入力パルス信号に対して受光部側のクロックパルスの位相が進んだり、遅れたりした場合でも、誤動作せずに、受光したパルス信号を正確に回路処理できるようにすること。 - 特許庁

A delay adjusting circuit wherein ≥2 delay circuits having different delay times are arrayed side by side is arranged and characteristics of the TFTs are detected to properly adjust the delay time of a clock signal, so that the timing of an analog switch which supplies a video signal is adjusted to display an image which is uniform and free of a ghost on the screen.例文帳に追加

遅延時間が異なる２以上の遅延回路を並列した遅延調節回路を設け、ＴＦＴの特性を検出して、クロック信号の遅延時間を適宜調節することによって、映像信号を供給するアナログスイッチのタイミングを調整し、画面内において均一でゴーストのない画像表示を可能とすることができる。 - 特許庁

In addition, the stream processing part 23 associates a detected bitstream storage position of the intra-frame encoded image in the storing part 24 with a PCR (program clock reference) included in bitstreams that are received when the bitstreams of the intra-fram encoded image are detected to be position and time information and uses the position and time information to generate index information.例文帳に追加

また、ストリーム処理部２３は、記憶部２４における検出したフレーム内符号化画像のビットストリーム記憶位置と、このフレーム内符号化画像のビットストリームを検出したとき受信したビットストリームに含まれていたＰＣＲとを関係付けて位置時間情報とし、この位置時間情報を用いてインデックス情報を生成する。 - 特許庁

To provide an oscillation circuit and an electronic circuit which can protect a principal circuit thereof from any surge voltage intruding from the outside through the input-output terminals, and which can oscillate at a stable frequency without being affected by changes in the power supply voltage of the oscillation circuit; and to provide a semiconductor device, a clock, and electronic equipment that are provided with these circuits.例文帳に追加

入出力端子を介して外部から侵入するサージ電圧から前記主要回路部分を保護することができ、しかも発振回路の電源電圧の変動の影響を受けることなく、安定した周波数で発振することができる発振回路、電子回路、これらを備えた半導体装置、時計及び電子機器を提供すること。 - 特許庁

A synchronizing device for synchronizing an input signal and a clock signal includes sample means 102 and 103 for sampling the input signal at the first and second sample timing of a predetermined interval, and delay control means 112 for shifting both the first and second sample timing at a synchronous leading-in time and for narrowing the interval between the first and second sample timing at a synchronous following time.例文帳に追加

入力信号とクロック信号を同期させる同期装置は、入力信号を、所定の間隔の第１と第２のサンプルタイミングでサンプルするサンプル手段１０２，１０３と、同期引き込み時に、第１と第２のサンプルタイミングをともにずらし、同期追従時に、第１と第２のサンプルタイミングの間隔を狭める遅延制御手段１１２とを備える。 - 特許庁

In case of a differential input system, a differential input circuit 16 fetches an EVEN data by a DFFN 32 at the timing of the fall of a clock signal, from an output signal (out) of a differential amplifier 30 to which a data signal input to a P-side input terminal 12 and a data signal input to an N-side input terminal 14 are input.例文帳に追加

差動入力方式の場合には、差動入力回路１６は、Ｐ側入力端子１２に入力されたデータ信号及びＮ側入力端子１４に入力されたデータ信号が入力される差動アンプ３０の出力信号ｏｕｔから、ＤＦＦＮ３２がクロック信号の立ち下がりのタイミングでＥＶＥＮデータを取り込む。 - 特許庁

To solve the problem that the reference clock for voice outputting and image displaying on a backend unit side cannot synchronize with that on a broadcasting station side, resulting in missing of frames or breaking off of sound, since packet transmission is used for TS signal transmission between units if the receiver for receiving digital broadcasting signals are separated into a frontend unit 100 and a backend unit 200.例文帳に追加

デジタル放送信号を受信する受信機をフロントエンドユニット１００とバックエンドユニット２００に分離した場合、両ユニット間のＴＳ信号伝送にパケット伝送を用いるため、バックエンドユニット側で音声出力及び画像表示する基準クロックが放送局側の基準クリックと同期できず、コマ落ちや音途切れを誘発してしまう。 - 特許庁

When it is informed to the outside that abnormality has occurred in the stored contents of a RAM 20, the operation state of an internal clock RTC 34 operated by power supply from a sub battery 37 is also informed the outside, and whether the output voltage of the battery 37 is appropriate can be decided on the basis of informed time information.例文帳に追加

ＲＡＭ２０の記憶内容に異常が発生した旨を外部に報知するに当たり、サブ電池３７からの電力供給により動作するＲＴＣ３４の動作状態をも外部に報知し、報知された時間情報に基づいて、サブ電池３７の出力電圧は適正かどうかを判断することができるよう構成している。 - 特許庁

In a test container 1 inserted to a container holding means 2, by a lighting circuit 5, a first light emitting source LD1 and a second light emitting source LD2 are alternately lighted by synchronizing signals originated by a built-in clock and infrared light and red visible light are alternately projected to a simple S (fluid to be measured containing blood) inside the test container 1.例文帳に追加

容器保持手段２に挿入された試験容器１に点灯回路５により、内蔵するクロックが発する同期信号でもって、第１の発光源ＬＤ１と第２の発光源ＬＤ２とを交互に点灯し、試験容器１内のサンプルＳ（血液を含む被測定液）に赤外光と赤色可視光とを交互に投射させる。 - 特許庁

The side channel information measuring device for measuring side channel information leakage from an encryption device comprises: a side channel information measuring unit for measuring the side channel information generated in the encryption device as an evaluation target; and a parameter setting unit for measuring a sampling rate in the measurement of the side channel information measuring unit on the basis of the clock frequency of the encryption device.例文帳に追加

暗号装置から漏洩するサイドチャネル情報を測定するサイドチャネル情報測定装置において、評価対象の暗号装置から発生するサイドチャネル情報を測定するサイドチャネル情報測定部と、サイドチャネル情報測定部の測定におけるサンプリングレートを、暗号装置のクロック周波数に基づいて設定するパラメータ設定部と、を備える。 - 特許庁

Before making a financial transaction, the financial account holder starts an authentication session with a financial agency business department by gaining access to a financial agency business department central processor (CPU) and a DB, arranged in the embedded privacy and security layer(EPSL) architecture having an automated 'clock control' AAA session, via a dedicated communication network.例文帳に追加

金融取引の前に、金融口座保持者は、専用通信回線を利用して、自動化された「クロック制御」ＡＡＡセッションをもつ組み込み式プライバシー＆セキュリティ・レイヤ（ＥＰＳＬ）アーキテクチャに配置された金融機関事務部門中央処理装置（ＣＰＵ）及びデータベース（ｄＢ）にアクセスすることにより、金融機関事務部門と認証セッションを開始する。 - 特許庁

To provide a DVD-R/W which is capable of recording recording information based on a recording clock signal having high accuracy and high reliability at the time of recording the recording information and also which is capable of obtaining address information more numerously and more correctly in a shorter time, and the cutting device of the DVD-R/W or the like.例文帳に追加

記録情報の記録時において高精度且つ高信頼性を有する記録クロック信号に基づいて記録情報の記録を行うことが可能であると共に、アドレス情報をより多く且つより短時間に正確に取得することが可能なＤＶＤ−Ｒ／Ｗ及び当該ＤＶＤ−Ｒ／Ｗのカッティング装置等を提供する。 - 特許庁

The adjusting operation interface includes a display unit, a selection unit, a clock unit, and a processor; and the display unit reproduces a cyclic reproducing operation as one of a plurality of operation illustrations, and the selection unit performs a selecting operation for one operation illustration of the cyclic reproduction and spreads the selected operation illustration into internal selection items of lower level.例文帳に追加

調整操作インターフェースはディスプレーユニット、選択ユニット、クロックユニット及びプロセッサーを含み、ディスプレーユニットは複数の操作図示の一つである循環再生動作を再生し、選択ユニットは上記循環再生の一つである操作図示に対して選択動作を行い、選択した操作図示を低いレベルの内部選択項目に広げる。 - 特許庁

In the timer interruption processing of the performance control board 51, by outputting the mode control signals to all drive ICs provided in each system and then sequentially outputting the gradation data and the shift clock synchronized with them to the drive circuits DG1-DG3 of the respective systems using separate signal lines, the lighting states of all lamps are specified.例文帳に追加

演出制御基板５１のタイマ割込み処理では、系列毎に設けられた全駆動ＩＣにモード制御信号を出力した後、各系列の駆動回路ＤＧ１〜ＤＧ３に、階調データとこれに同期するシフトクロックとを、別々の信号線を使用して順番に出力することで、全てのランプの点灯状態を指定する。 - 特許庁

A CPU 11 acquires from an internal clock 18 the time when communication connection is established, as time information, acquires from the communication connection established equipment its location information, acquires user input classification information through a user interface 16, and gives these pieces of information to the communication connection established equipment, and stores them in a storage part 15 of a FROM 14.例文帳に追加

ＣＰＵ１１は、通信接続確立時の時間を内部時計１８から取得して時間情報とし、また通信接続確立機器からその位置情報を取得し、更にユーザインターフェース１６を介しユーザー入力による分類情報を取得し、これらの情報を、通信接続を確立した機器に付与し、ＦＲＯＭ１４の保存部１５に記憶する。 - 特許庁

To provide a two-terminal self-timed delay element without needing any external reset input by generating a self-timed reset signal while using a ring oscillator internally and using a flip-flop for delaying an input signal with a clock signal of the ring oscillator as a reference, with respect to a self-timed delay element based on the ring oscillator.例文帳に追加

本発明は、リング発振器に基づいた自己タイミング遅延素子に関し、内部にリング発振器を使い、リング発振器のクロック信号を基準にして入力信号を遅延させるフリップフロップを使い、自己タイミング方式のリセット信号を発生して外部のリセット入力が必要ではない２端子自己タイミング遅延素子を提供する。 - 特許庁

Meanwhile, a synchronization slave unit 13 starts reception of the synchronous control frame at the same timing as t2 when the synchronization master unit 12 starts transmission of the synchronous control frame, and completes the reception of the synchronous control frame to reset a clock counter register at the same timing as t3 when the synchronization master unit 12 has completed the transmission of the synchronous control frame.例文帳に追加

一方、同期スレーブ装置１３は、同期マスタ装置１２が同期制御フレームを送信開始したｔ２と同じタイミングから、同期制御フレームを受信し始め、同期マスタ装置１２が同期制御フレームの送信が完了するｔ３の同じタイミングにおいて、同期制御フレームの受信を完了し、クロックカウンタレジスタをリセットする。 - 特許庁

When the clock signal is changed to a low level, comparison operation is started and when an input signal voltage Vin is slightly larger than a reference voltage Vref, the output voltage of a PMOSFET 5 becomes a high level at a high speed by a positive feedback loop formed between NMOSFETs 7 and 8 and the voltage of the output terminal OUTPUT of the comparator circuit becomes a low level.例文帳に追加

クロック信号をローレベルに変化させると比較動作が開始され、入力信号電圧Ｖ_inが基準電圧Ｖ_ref よりもわずかに大きいときには、ＮＭＯＳＦＥＴ７，８間に形成された正帰還ループにより高速度でＰＭＯＳＦＥＴ５の出力電圧がハイレベルになり、比較回路の出力端子ＯＵＴＰＵＴの電圧はローレベルとなる。 - 特許庁

The delay amount re-calculator 15 discriminates the number of steps of the delay signal which has passed at a half cycle of a system clock, based on the sent signal, calculates the delay amount based on a delay amount set value input by a user, and outputs the number of steps of the delay signal as the calculated delay amount to the selector 16.例文帳に追加

遅延量再計算部１５は、該送られてきた信号に基づいて、システムクロックの半周期で通過した遅延信号の段数を識別し、該識別した段数と、ユーザによって入力された遅延量設定値に基づいて遅延量を計算し、該計算した遅延量となる遅延信号の段数をセレクタ１６に出力する。 - 特許庁

A false OB clamping circuit 3B is provided for clamping a false OB signal when a clamp pulse CP2 is supplied from a clamp pulse generating circuit 4B by applying a clock voltage or a DC level to an electrode adjacent to a charge voltage converter in the part of one horizontal period, and generating the false OB signal substantially equal to a black level (OB level).例文帳に追加

１水平期間の一部で電荷電圧変換部に隣接する電極にクロック電圧または直流レベルを印加させ、黒レベル（ＯＢレベル）と略等しいレベルの擬似ＯＢ信号を生成し、クランプパルス発生回路４ＢからクランプパルスＣＰ２が供給された場合に、擬似ＯＢ信号をクランプする擬似ＯＢクランプ回路３Ｂを設ける。 - 特許庁

The mask control means comprises a counter for counting input clock signals of predetermined frequency, and the mask period correcting means controls to charge the count value of the counter, based on the value of the counter, upon receipt of the signals from the input and output of the gate means, as the value of the counter is inputted.例文帳に追加

また、マスク制御手段はあらかじめ定められた周波数のクロック信号を入力してカウントするカウンタを備え、前記マスク周期補正手段は該カウンタの値を入力して、前記ゲート手段の入力側あるいは出力側の信号を受けた際の前記カウンタの値に基づいて前記カウンタの値を変更するように制御する。 - 特許庁