| 例文 |
array inの部分一致の例文一覧と使い方
該当件数 : 12054件
To provide an image forming device with excellent mountability for a recording sheet material in an in-barrel paper sheet discharge part, even when the recording sheet material is greatly curled or is a carton, and having excellent stackability rich in array and alignment properties.例文帳に追加
記録シート材がカールの大きい場合や厚紙の場合でも、胴内排紙部における記録シート材の積載性に優れ、整列・整合性に富む良好なスタック性を有する、画像形成装置を提供する。 - 特許庁
The bonding pads 4 in each of the bonding pad lines arrayed in the outer peripheral portion are arrayed at fixed pitches P2 each larger than the array pitch P1 of the bonding pad lines arrayed in the inner peripheral portion on the principal surface 1.例文帳に追加
外周部分に配列される各ボンディングパッド列中の各ボンディングパッド4は、前記主面1上の内周部分に配列されるボンディングパッド列の配列ピッチP1よりも大きな一定ピッチP2で配列される。 - 特許庁
To provide a device and a method capable of sufficiently preventing short circuits in a connecting pad 14 and terminal pins 101 connected to the pad in an array substrate for a planar display apparatus and in the method for manufacturing the substrate.例文帳に追加
平面表示装置用のアレイ基板及びその製造方法において、接続パッド14やこれに接続する端子ピン101同士の短絡を充分に防止することができる装置及び方法を提供する。 - 特許庁
Therefore, in a memory array configuration in which a bit line is formed on the side of the lower diffusion layers 108, a reduction in bit line resistance can reduce power consumption, and also can achieve high-speed operation.例文帳に追加
したがって、下部拡散層108側をビット線としたメモリセルアレイを構成した場合、ビット線抵抗の低減によって消費電力を低減することができるとともに、高速動作を行うことが可能となる。 - 特許庁
To provide a high-power arrayed semiconductor laser device in which any stress is hardly produced in a semiconductor laser array, and gaps among members constituting the laser device itself are made uniform in size so as to enable the semiconductor laser device to display its high reliability.例文帳に追加
半導体レーザアレイに応力が発生することなく、アレイ型半導体レーザ装置を構成する部材間の隙間を均一化して信頼性の高い高出力アレイ型半導体レーザ装置を提供する。 - 特許庁
The pixel array section 2 comprises scanning lines X arranged in a row shape, signal lines Y arranged in a column shape, and pixels PXL arranged in matrix corresponding to the intersections of each scanning line X and signal line Y.例文帳に追加
画素アレイ部2は、行状に配された走査線Xと、列状に配された信号線Yと、各走査線X及び信号線Yの交差部に対応して行列状に配された画素PXLとからなる。 - 特許庁
To improve the function of each of transistors in the cell array of a nonvolatile memory and in a high voltage circuit and the low voltage circuit of a peripheral circuit section, by reducing the number of manufacturing processes of a gate insulation film of the transistor in each region.例文帳に追加
不揮発性メモリのセルアレイと周辺回路部の高電圧系回路と低電圧系回路の各領域のトランジスタのゲート絶縁膜の製造工程数を削減し、各領域のトランジスタの機能を向上させる。 - 特許庁
To accurately measure horizontal and vertical directions of a place where a speaker is installed, in a minimum microphone array structure as fundamental data of sound field control when installing the speaker in the times of multi-channel audio play in home theaters or the like.例文帳に追加
ホームシアターなどのマルチチャンネル音声再生時代のスピーカ設置において、最小のマイクアレイ構造で、スピーカ設置場所の水平方向、垂直方向を正確に測定し、その音場制御の基礎データとする。 - 特許庁
In addition, the decoration symbols to be displayed are switched to be specified while images different in display mode are specified for the respective symbols from the array information on the decoration symbols and the index number in the variation of animation.例文帳に追加
また、飾り図柄の配列情報と、アニメ変動のインデックス番号とに基づいて、表示対象となる飾り図柄が切り替えて特定されるとともに、各図柄について表示態様の異なる画像が特定される。 - 特許庁
That is, at the application time of a power source, data to be stored in the registers 21, 23 are read out from an initial setting data region in a memory cell array 11, and are stored successively in each register 21, 23 via an I/O bus 15.例文帳に追加
すなわち、電源投入時に、メモリセルアレイ11内の初期設定データ領域からレジスタ21、23に格納すべきデータが読み出され、1/Oバス15を介して各レジスタ21、23に順次格納される。 - 特許庁
A reflection plate 50 is bent in accordance with the bend of the fluorescent tube 51 and has a projection formed so as to raise the fluorescent tube 51 placed in the vicinity of the approximate center in the array direction, toward the diffusion plate 53 convexly.例文帳に追加
反射板50は、蛍光管51の屈曲に合わせて屈曲され、配列方向の略中央付近に位置する蛍光管51を拡散板53に向かって凸型に持ち上げるように凸部が形成される。 - 特許庁
In this frame, the electronic components are arrayed and alienated in an single device or array such that two terminals 14 of each component can be individually engaged with or soldered to a PC board when an assembly 10 is constituted in a circuit.例文帳に追加
このフレームはアセンブリ10を回路に構成するさいに、各コンポーネントの2端子14をPC基盤に個別に接触係合または半田付けできる単独のデバイスまたはアレーに、電子コンポーネントを配列離間する。 - 特許庁
To provide the manufacturing method of a display apparatus capable of much more enhancing the immunity against electrostatic destruction caused in manufacturing processes of the display apparatus, in particular, in the manufacturing processes of a matrix array board for the display apparatus.例文帳に追加
表示装置の製造工程、特に表示装置用マトリクスアレイ基板の製造工程における静電破壊に対する耐性をより向上させることができる表示装置の製造方法を提供する。 - 特許庁
A first lead frame 111, a second lead frame 112, and an outside frame part are connected together by a connection part in one direction in two-dimension array, with no connection in the other direction which is vertical to that one direction.例文帳に追加
第1リードフレーム111、第2リードフレーム112と外枠部とは、2次元配列における一方向において連結部によって接続され、かつこの一方向と垂直な他方向においては接続されない。 - 特許庁
A pin sending hole is arranged in the array in the endless belt-like printing plate 13, and both ends of the long resin relief printing plate are adhered with an adhesive tape from the side of a plate surface in an alternately engaging butting state.例文帳に追加
無端帯状印刷プレート13にはピン送り孔が列状に設けられ、長尺の樹脂凸版印刷版の両端が交互に噛み合う突合状態で版面側から接着テープで接着される。 - 特許庁
The heater 4 and the heat sink 5 form variable refractive index grades between the plurality of Si thin line waveguides 3 in the direction vertical to the direction in which the Si thin line waveguides 3 are extended in the waveguide array.例文帳に追加
ヒータ4およびヒートシンク5は、導波路アレイにおいて、Si細線導波路3の延びる方向と垂直な方向に、複数のSi細線導波路3の間で可変な屈折率勾配を形成する。 - 特許庁
In a data register (10) latching data of a selected memory cell in a memory array (MAR, MAL), when defect of the latch circuit included in this data register exists, a means for performing defect relieving is provided.例文帳に追加
メモリアレイ(MAR,MAL)において選択メモリセルのデータをラッチするデータレジスタ(10)において、このデータレジスタに含まれるラッチ回路の不良が存在する場合その不良救済を行なうための手段を設ける。 - 特許庁
The CPU reads a second plane by the second byte of the data during the writing in the memory array by the first byte of the data stored in the first plane, and writes by the second byte of the data stored in the second plane.例文帳に追加
また、CPUは、1プレーンにストアされたデータの第1バイトでメモリアレイに書き込みを行う間に、データの第2バイトで第2プレーンを読み込み、第2プレーンにストアされたデータの第2バイトで書き込みを行う。 - 特許庁
In the insert and update methods, $data is an associative array of data to be inserted or updated, in which the keys are column name strings and the values are the value to be inserted or updated in the database. 例文帳に追加
insert および update メソッドでは、$dataは追加したり更新したりするデータの連想配列となります。 連想配列のキーはカラム名を表す文字列で、連想配列の値はデータベースに追加したり更新したりする値です。 - PEAR
To provide an active matrix array which has a structure eliminating in self-matching way an effect caused by parasitic capacitance between adjacent signal lines caused by a deviation of patterning in manufacturing, and eliminates difference in brightness.例文帳に追加
製造上のパターニングのズレに起因する隣接した信号線間の寄生容量によって生じる効果を自己整合的に解消する構造を有して輝度差を解消するアクティブマトリクスアレイを提供する。 - 特許庁
In this method and compressor, a pallet-indexed image is re- indexed by using an array of a symbol cross count which displays the frequencies in occurrence of one or more determined context relations in the image, for example, one or more symbols adjacent to each other.例文帳に追加
1つ以上の所定のコンテクスト関係、例えば隣接した関係にあるシンボルの、画像内での発生頻度を表示するシンボルクロスカウントのアレイを使用し、パレットインデクシングされた画像を再インデクシングする。 - 特許庁
Four nozzle arrays different in a nozzle pitch are provided; the nozzle array to be used is selected in such a manner as to adapt to the printing resolution; and ink-drop ejection frequencies (f1-f4) are set in such a manner as to adapt to the printing resolution.例文帳に追加
ノズルピッチの異なる4系統のノズルアレイを備え、印刷解像度に対応して使用するノズルアレイを選択するとともに、印刷解像度に対応してインク滴噴射周波数(f1〜f4)を設定する。 - 特許庁
Written data are stored in a log memory 171 built in a raid booster card (RAID BOOSTER) 17, and when data for one parity block are prepared, the data are collectively written in a raid disk array.例文帳に追加
書き込みデータは、RAIDブースタカード(RAID BOOSTER)17のログメモリ171に蓄積され、1パリティブロック分のデータが揃ったときにRAID5のディスクアレイ18に一括して書き込みされる。 - 特許庁
The display device is characterized in that a lens array comprising a plurality of lenses is arranged on the front of a case, a material image is arranged in the case, and a light irradiation means of irradiating the material image with light is arranged in the case.例文帳に追加
ケースの前面に複数のレンズからなるレンズアレイを配設し、前記ケース内に有形像を配設するとともに、該ケースに前記有形像に光を照射する光照射手段を配設したことを特徴としている。 - 特許庁
At the time, the light transmission parts 12 are orthogonal to the screen surface and are roughly in a trapezoidal shape in which the width on the video source side is wider than the width on the back surface side on the cross section in parallel with the array direction.例文帳に追加
このとき、光透過部12は、スクリーン面に対して直交し、かつ、その配列方向に平行である断面において、裏面側における幅より映像源側における幅の方が広い略台形形状とした。 - 特許庁
A droplet discharge head 52 reciprocates in a direction X (main scanning direction), and in the meantime it discharges the droplet of protective film material being a functional liquid to a color filter base plate 10a in the array width H of a nozzle 54.例文帳に追加
液滴吐出ヘッド52は、図中X方向(主走査方向)に往復して、その間に機能液である保護膜材料の液滴をカラーフィルタ基板10a上へノズル54の配列幅Hで吐出する。 - 特許庁
To obtain an ink jet recorder in which ink dots, ejected from the nozzle array in each of a plurality of print heads arranged on a carriage while being grasped and hitting on a recording sheet, can be prevented from shifting in the X-direction.例文帳に追加
キャリッジに並べて把持された複数の各印字ヘッドのノズル列から噴射させて記録紙に着弾させるインクのドットにX方向のずれが生ずるのを防ぐことのできるインクジェット記録装置を得る。 - 特許庁
The semiconductor memory device includes: a first memory cell array 201 in which a plurality of first memory cells 101 reading or writing data are arranged in a matrix; and a second memory cell array 202 in which a plurality of second memory cells 102 for amplifying and storing data of some first memory cells 101 among the plurality of the first memory cells 101 arranged in a corresponding column are arranged in a matrix.例文帳に追加
本発明にかかる半導体記憶装置は、データの読み出し又は書き込みが行われる第1のメモリセル101が行列状に複数配置された第1のメモリセルアレイ201と、対応する列に配置された複数の第1のメモリセル101のうち、何れかの第1のメモリセル101のデータを増幅し記憶する第2のメモリセル102が、行列状に複数配置された第2のメモリセルアレイ202と、を備える。 - 特許庁
Another embodiment includes an electromagnetic sensor array having a plurality of MR sensors arranged in an array configuration, where each MR sensor includes a plurality of MR elements forming a Wheatstone bridge circuit, and where each MR sensor is adapted to produce a time-varying output voltage in response to a time-varying external magnetic field.例文帳に追加
別の実施例は、複数のMRセンサがアレイの構成で配置された電磁センサアレイを含み、各MRセンサは、ホイートストンブリッジ回路を形成する複数のMR素子を含み、各MRセンサは、経時変化する外部磁場に応答して経時変化出力電圧を発生させるように適合される。 - 特許庁
An imaging apparatus includes a solid-state imaging device in which a plurality of pixels arrayed in a two-dimensional array shape are collected into sets each constituted of a plurality of predetermined pixels having the same array patterns of pixels and an imaging plane is provided to share a circuit required for pixel constitution for the plurality of predetermined pixel constituting each one set.例文帳に追加
2次元アレイ状に配列される複数の画素を、画素の配列パターンが同一となる所定の複数個の画素ずつを1組みとし、各1組みを構成する前記所定の複数個の画素に対して画素構成に必要な回路を共有する構成とされた撮像面を備える固体撮像素子を備える。 - 特許庁
To provide a semiconductor device and a packaging structure for the same with which a soldering quality is improved by relaxing thermal stress in the case of performing reflow soldering, in the semiconductor device of low heat resistance with which the reflow temperature of a Ball Grid Array(BGA) package, for example, is set comparatively low.例文帳に追加
例えばBGA(Ball Grid Array)パッケージなどのリフロー温度が比較的に低く設定されている耐熱性が低い半導体装置において、リフローソルダリングを行う際に熱ストレスを緩和して、はんだ付け品質を向上することを実現する、半導体装置および半導体装置の実装構造を提供する。 - 特許庁
Fixed data can be stored previously in a non-volatile region by constituting arbitrarily the number of transistors of a floating gate type for one bit by the number of contacts, the memory array can be also used for a mask ROM storing the loader program or the like, then the non-volatile memory array in which the chip area is reduced can be realized.例文帳に追加
1ビットに対するフローティングゲート型トランジスタ数をコンタクト数により任意に構成することによって、あらかじめ不揮発性領域内に固定データを格納することができ、ローダプログラム等を格納したマスクROMに兼用することができてチップ面積を削減した不揮発性メモリアレイを実現することができる。 - 特許庁
A microlens array LA_12 has a structure in which, on a translucent substrate 50, convex lenses L_51-L_54 are installed on one principal surface while fitting pins 62A, 62B are installed on the other principal surface through the selective plating process, a microlens array is formed by combinedly fitting the pins 62A, 62B in the holes of the members 38A, 38B.例文帳に追加
マイクロレンズアレイLA_12は、透光基板50にて一方の主面にそれぞれ凸レンズL_51〜L_54を設け且つ他方の主面に選択メッキ処理により嵌合ピン62A,62Bを設けたもので、ピン62A,62Bを部材38A,38Bの孔に嵌合させて組合せマイクロレンズアレイを構成する。 - 特許庁
The tap main body is so configured that while the tap is connected to the power outlet B, the distance from one side face in the array direction of outlet slots to the center position of the plug blades 2 is ≤20 mm and the width of two side faces which face each other in a direction crossing the array direction is ≤80 mm.例文帳に追加
タップ本体は、電源コンセントBに接続された状態でコンセント口の配列方向における一方の側面から栓刃2の中心位置までの距離を20mm以下とし且つ上記配列方向と交差する方向において対向する2側面の面幅を80mm以下としてある。 - 特許庁
In a structure wherein a color filter is formed at an upper part of a thin film transistor array, a black matrix is formed at the upper part of the thin film transistor array, a gate wiring and a data wiring using an opaque organic resin and first and second transparent pixel electrodes are respectively formed at an upper part and a lower part of the color filter as a center in a pixel part.例文帳に追加
薄膜トランジスタアレイの上部にカラーフィルターを構成する構造により、薄膜トランジスタとゲート配線及びデータ配線の上部に不透明な有機樹脂でブラックマトリックスを形成し、画素にはカラーフィルターを中心として上部と下部に各々第1透明画素電極及び第2透明画素電極を形成する。 - 特許庁
In the photodiode group 5 for origin position detection, a photodiode 5z for phase z and a photodiode 5z' for phase z' are arrayed according to an M-series array pattern, and in the reflecting grating group 8 for origin position detection, a reflecting grating 81 and a non-reflecting grating 82 are arrayed following the same M-series array pattern.例文帳に追加
原点位置検出用のホトダイオード群5はM系列の配列パターンに従ってZ相用ホトダイオード5ZおよびZ’相用ホトダイオード5Z’が配列され、原点位置検出用の反射格子群8は、同じくM系列の配列パターン従って反射格子81および非反射格子82が配列されている。 - 特許庁
In each memory cell unit, a memory cell array consisting of a series connection in the array direction of a predetermined number of memory cell transistors MC capable of electrical writing and erasure of data has one end connected with a bit line BL through a first select gate transistor and the other end connected with a source line SL through a second select gate transistor SGS.例文帳に追加
各メモリセルユニットは、電気的なデータの書き込みおよび消去が可能な所定個のメモリセルトランジスタMCを列方向に直列に接続したメモリセル列の、その一端が第1の選択ゲートトランジスタを介してビット線BLに接続され、他端が第2の選択ゲートトランジスタSGSを介してソース線SLに接続されている。 - 特許庁
Ejection of a plurality of recording elements included in the first recording element array C1 of a plurality of recording element arrays is counted based on image data, and ejection data different from the image data is added to a part of the plurality of recording elements included in the second recording element array SC2 based on the count thus obtained.例文帳に追加
画像データに基づいて、複数の記録素子列の内の第1の記録素子列C1に含まれる複数の記録素子が吐出を行う吐出データをカウントし、得られたカウント値に基づいて、第2の記録素子列SC2に含まれる複数の記録素子の一部に前記画像データとは異なる吐出データを付加する。 - 特許庁
There are formed to the substrate member 10, a plurality of cavity parts 12 which communicate with nozzle openings 21 respectively, extend in a direction nearly orthogonal to a direction of the array of the nozzle openings 21 and are arranged to be parallel to each other in a direction nearly parallel to the array direction of the nozzle openings 21, and a common ink reservoir 13 communicating with each of the cavity parts.例文帳に追加
基板部材10には、各々が各ノズル開口21と連通すると共にノズル開口21の列方向と略直交する方向に延びており、互いに平行にノズル開口21の列方向に略並置された複数のキャビティ部12と、各キャビティ部に連通する共通インクリザーバ13と、が形成されている。 - 特許庁
The method includes the steps of: periodically combining at least two pixel values of one first color in the direction of a first dimension of the two dimensional array; reading out the combined pixel values of the first color; and reading out pixels of a second color in the direction of the first dimension of the two dimensional array.例文帳に追加
前記二次元アレイの第一の次元方向で同じ第一の色の少なくとも二つのピクセル値を周期的に組み合わせる段階と;前記第一の色の組み合わされたピクセル値を読み出す段階と;前記二次元アレイの第一の次元方向に第二の色のピクセルを読み出す段階とを有する。 - 特許庁
A nonvolatile semiconductor memory device related to one embodiment comprises: a semiconductor substrate; a memory cell array including a plurality of memory cells that are laminated on the semiconductor substrate and connected to one another in series in a vertical direction; and a power supply circuit that is disposed on the semiconductor substrate and supplies a desired voltage to the memory cell array.例文帳に追加
一の実施形態に係る不揮発性半導体記憶装置は、半導体基板と、半導体基板上に積層され、垂直方向に直列接続された複数のメモリセルを含むメモリセルアレイと、半導体基板上に設けられ、所望の電圧をメモリセルアレイに供給する電源回路とを備える。 - 特許庁
To provide a microchamber array device having an electrical function capable of analyzing an inspection object by means of a simple device in which electrodes used for inspection object manipulation (DEP and EP) are integrated in a single device microwell used for partitioning and by means of a method using the device; and an inspection object analysis method using the microchamber array device.例文帳に追加
区画化用の単一デバイスマイクロウェルに検査対象物操作(DEPおよびEP)用の電極を統合することにより、簡便な装置とそれを用いた方法で検査対象物解析を行うことができる電気的機能を持つマイクロチャンバーアレイ装置およびそれを用いた検査対象物解析方法を提供する。 - 特許庁
The positional information terminal 100 stores each piece of the data in a two-dimensional array of the storage device 108, calculates an index in the two-dimensional array based on the latitude and longitude data to be outputted by the GPS module 105, acquires the current position and address on the map and displays the address on an LCD display panel 104.例文帳に追加
位置情報端末100は、前記各データーを記憶装置108の2次元配列に格納し、GPSモジュール105が出力する緯度経度データーをもとに2次元配列におけるインデックスを算出して、地図上の現在位置及びアドレスを取得し、LCD表示パネル104に表示する。 - 特許庁
The transparent plate 12 forms a shading groove 17a extending in a thickness direction toward the side of a face facing the wafer plate 14 from the side of a face facing the lens array plate 11, and a shading groove 17b extending in a thickness direction toward the side of the face facing the lens array plate 11 from the side of the face facing the wafer plate 14.例文帳に追加
透明板12には、レンズアレイ板11に臨む面の側からウエハ板14に臨む面の側に向かって厚さ方向に延びる遮光用溝17aと、ウエハ板14に臨む面の側からレンズアレイ板11に臨む面の側に向かって厚さ方向に延びる遮光用溝17bとが形成されている。 - 特許庁
A control logic processor 44 is in control signal communication with the focus adjustment mechanism to adjust focus position, and is in image data communication with the image detector array for receiving image data obtained by the image detector array and with a memory 48 for storing the received image data corresponding to each of the sequence of focus positions.例文帳に追加
制御ロジックプロセッサ44は、焦点調整機構と制御信号通信状態にあって、焦点位置を調整し、検出器アレイとイメージデータ通信状態にあって、検出器アレイによって得られたイメージデータを受領し、焦点位置列の各々に対応する受領されたイメージデータを記憶するメモリ48を有する。 - 特許庁
Microphones MIC 101-116 and MIC 201-216 are formed in array on the opposite long side faces of a long substantially rectangular parallelepiped housing 2 along the longitudinal direction, and speakers SP 1-16 are formed in array on the lower surface along the longitudinal direction.例文帳に追加
長尺な略直方体形状の筐体2の長尺な両側面には、それぞれ長尺な方向に沿ってアレイ状に配列されたマイクMIC101〜MIC116,MIC201〜216が形成され、下面には長尺な方向に沿ってアレイ状に配列されたスピーカSP1〜SP16が形成されている。 - 特許庁
Thereby, the cross-sectional shape of the luminous flux emitted from the light source device 10 is adjusted to prevent the loss of light quantity in which the luminous flux going toward the first lens array 23 via a reflector 12 from a light emitting tube 11 is intercepted in such a state that it partially projects to the outside of the first lens array 23.例文帳に追加
これにより、光源装置10から射出される光束の断面形状を調整でき、発光管11からリフレクタ12を経て第1レンズアレイ23に向かう光束がX方向において部分的に第1レンズアレイ23外にはみ出して遮光され光量ロスが発生することを防止できる。 - 特許庁
At a joint surface between a laminating board 3 and a heat sink board 1 in a semiconductor device comprising such structure as C/D(cavity down) BGA(ball grid array), ABGA(advanced ball grid array), etc., a ventilation hole 8 which opens a cavity 5 to the outside is provided for exhausting the remaining air in the cavity 5 to the outside through the ventilation hole 8.例文帳に追加
C/D(キャビテイ・ダウン)BGA(ボール・グリッド・アレイ),ABGA(アドバンスト・ボール・グリッド・アレイ)等の構造をもつ半導体装置におけるヒートシンク基板1と積層基板3との接合面に、キャビテイ5内を外部に開放する通気孔8を設け、通気孔8を通してキャビテイ5内の残留空気を外部に排気する。 - 特許庁
The electrooptical device is provided with a TFT array substrate (10) and a counter substrate (20) with a liquid crystal layer (50) sandwiched in between, a post spacer (401) formed on the counter substrate and a recessed part (16B) formed on the TFT array substrate, in which a tip part of the post spacer is fitted, existing between protruding parts (16A).例文帳に追加
電気光学装置は、液晶層(50)を挟持してなるTFTアレイ基板(10)及び対向基板(20)と、対向基板上に形成された柱状スペーサ(401)と、TFTアレイ基板上に形成され、前記柱状スペーサの先端部を嵌め込み可能な、凸部(16A)間にある凹部(16B)を備えている。 - 特許庁
The FIFO memory device is provided with a memory array having a plurality of address arrangements and capable of storing input data and a boundary pointer indicating the end point of a buffer area to be formed in the memory array capable of storing the input data and characterized by controlling the value of the boundary pointer in accordance with the volume of the input data.例文帳に追加
複数のアドレス配置を有し、入力データを格納するメモリアレイと、前記入力データが格納され得る前記メモリアレイ内に形成されるバッファ領域の終了点を示すバウンダリポインタと、格納されている前記入力データの量に応じて前記バウンダリポインタの値を調整することを特徴とする。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
| この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。 |
| Copyright © 2001 - 2008 by the PEAR Documentation Group. This material may be distributed only subject to the terms and conditions set forth in the Open Publication License, v1.0 or later (the latest version is presently available at http://www.opencontent.org/openpub/ ). |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|