「insulating substrate」に関連した英語例文の一覧と使い方(188ページ目) - Weblio英語例文検索

This method of manufacturing a semiconductor device comprises a step of ion-implanting impurities into a trench formation region 10 on the main surface of a silicon substrate 1, a step of forming trenches 5a-5c, by etching the trench formation region 10 so as to ion-implant the impurities, and to embed the trenches 5a-5c, to form an element isolation insulating region 7.例文帳に追加

この半導体装置の製造方法は、シリコン基板１の主表面のトレンチ形成領域１０に不純物をイオン注入する工程と、その不純物がイオン注入されたトレンチ形成領域１０をエッチングすることによってトレンチ５ａ〜５ｃを形成する工程と、トレンチ５ａ〜５ｃを埋め込むように素子分離絶縁膜７を形成する工程とを備えている。 - 特許庁

This method of manufacturing the semiconductor device includes processes of: forming a P-type region on a surface of a semiconductor substrate; forming an Al electrode on the P-type region; forming an interlayer film contacting with the Al film and formed of a substance hardly reacting with Si relative to Al; and forming a semi-insulating film containing Si on the interlayer film.例文帳に追加

半導体基板表面にＰ型領域を形成する工程と、該Ｐ型領域上にＡｌ電極を形成する工程と、該Ａｌ電極と接し、Ａｌと比較してＳｉと反応しづらい物質からなる層間膜を形成する工程と、該層間膜上にＳｉを含有する半絶縁性膜を形成する工程とを備えることを特徴とする。 - 特許庁

A polycrystalline group IV semiconductor layer 2 is deposited on an insulating substrate 1, ions of any one of group IV element or rate gas element 3 are implanted at least into a source/drain formation region and a channel formation region in the layer to amorphize the region, and then ions of conduction type determining impurities 5 are implanted into the amorphized source/drain formation region of the group IV semiconductor layer 4.例文帳に追加

絶縁性基板１上に多結晶ＩＶ族半導体層２を堆積したのち、少なくともソース・ドレイン形成領域及びチャネル形成領域にＩＶ族元素或いは希ガス元素３のいずれかをイオン注入してアモルファス化したのち、アモルファス化したＩＶ族半導体層４のソース・ドレイン形成領域に導電型決定不純物５をイオン注入する。 - 特許庁

The liquid crystal display device A has an insulating layer 22b which is provided to at least one substrate 2 between a pair of substrates and makes the layer thickness of a liquid crystal layer 3 in the reflective display region R and the layer thickness of the liquid crystal layer in the transmissive display region T different, and a color filter 10 provided between the pair of substrates.例文帳に追加

液晶表示装置Ａは、一対の基板のうちの少なくとも一方の基板２に設けられ、反射表示領域Ｒにおける液晶層３の層厚と透過表示領域Ｔにおける液晶層３の層厚とを異ならせる絶縁層２２ｂと、一対の基板の間に設けられてなるカラーフィルタ１０と、を具備する。 - 特許庁

On the element substrate 10 of the electrooptical device 1, an insulating layer of a nonlinear element 43 is a first anodic oxide film 46 formed in an aqueous electrolyte which is a solution of citric acid, and the dielectric layer of the hold capacitor 9a is a second anodic oxide film 49 formed in an organic electrolyte prepared by dissolving salicylate in a mixed solvent of ethylene glycol and water and low in dielectric constant.例文帳に追加

電気光学装置１の素子基板１０において、非線形素子４３の絶縁層は、クエン酸の水溶液からなる水系電解液中で形成した第１の陽極酸化膜４６であり、保持容量９ａの誘電体層は、サリチル酸塩をエチレングリコール−水との混合溶媒に溶解させた有機系電解液中で形成した第２の陽極酸化膜４９であり、誘電率が低い。 - 特許庁

To provide an actinic energy ray-reactive electrical insulation ink that has strong adhesion to a substrate such as a flexible printed circuit board, a polyethylene terephthalate film, a polyimide film, an ITO (indium tin oxide) vapor deposition film or an ITO vapor deposition glass and that is excellent in applicability and printability as well as electrical insulating properties, and to provide a laminate using the same.例文帳に追加

フレキシブルプリント配線板、ポリエチレンテレフタレートフィルム、ポリイミドフィルムや、ＩＴＯ（インジウムチンオキシド）蒸着フィルム、ＩＴＯ蒸着ガラスなどの基材に対する高度な接着力を有し、かつ塗布、印刷性に優れる電気絶縁性に優れた活性エネルギー線反応型電気絶縁インキ及びそれを用いた積層体を提供する。 - 特許庁

In the device, a polycrystalline silicon layer 3 is laminated after the bottom side electrode 8 that is a sectional trapezoid is formed on one surface of an insulating substrate 11, a porous polycrystalline silicon layer is formed by making a part on the bottom side electrode 8 porous by an anodizing process and a drift part 6a of a high field drift layer 6 is formed by oxidizing the porous polycrystalline silicon layer.例文帳に追加

絶縁性基板１１の一表面上に断面台形状の下部電極８を形成した後、多結晶シリコン層３を堆積し、陽極酸化処理にて下部電極８上の部位を多孔質化して多孔質多結晶シリコン層を形成し、多孔質多結晶シリコン層を酸化することで強電界ドリフト層６のドリフト部６ａを形成する。 - 特許庁

The organic EL display 1 includes a transparent substrate 10, a first electrode pattern 14, an insulating pattern 16 formed with an inorganic material, a separator 18, an organic EL layer 20, a second electrode pattern 22, a protective layer 24 formed with an inorganic material, a resin layer 26, a protective member 28, a semiconductor chip 30 and a flexible print circuit board 32.例文帳に追加

有機ＥＬ表示装置１は、透明基板１０と、第１電極パターン１４と、無機材料によって構成された絶縁パターン１６と、分離体１８と、有機ＥＬ層２０と、第２電極パターン２２と、無機材料によって構成された保護層２４と、樹脂層２６と、保護部材２８と、半導体チップ３０と、フレキシブルプリント回路基板３２とを備える。 - 特許庁

In this wiring board 100, first solid conductor layers 126 are formed in the interlayer 136 between a core substrate 110 and a resin insulating layer 122 and first bumps 134b are connected to the first capacitor terminals 115b of the chip capacitors 113 through first via conductors 132b, the first solid conductor layers 126, and first through hole conductors 112b.例文帳に追加

配線基板１００は、コア基板１１０と樹脂絶縁層１２２との層間１３６に第１ベタ導体層１２６を形成し、第１ビア導体１３２ｂと第１ベタ導体層１２６と第１スルーホール導体１１２ｂとによって、第１バンプ１３４ｂとチップコンデンサ１１３の第１コンデンサ端子１１５ｂとを接続させる。 - 特許庁

Since the insulating film 11 is used as a base substrate for the solar batter member 8, the solar battery member 8 is thinned compared with the case where a glass plate is used, impact-resistant structure as that in a literature in the prior art is not required to be adopted because impact resistance is high, and assembling structure into a wrist watch 1 is simplified thereby.例文帳に追加

従って、太陽電池部材８のベース基板として絶縁性フィルム１１を用いたので、ガラス板を用いた場合よりも、太陽電池部材８を薄くでき、且つ耐衝撃性が強いため、先行文献のような耐衝撃構造を採用する必要がなく、腕時計ケース１内への組み込み構造の簡素化が図れる。 - 特許庁

A single crystal film 34 of a structure, in which the crystallization is advanced is made by making setting conditions of heat treatment, such as laser application, as those where polycrystalline grains are drawn up substantially regularly on an insulating substrate 31 when monocrystalizing a non-single crystal film, and heat-treating it, while keeping the surface condition of the polycrystalline grains being substantially aligned as it is.例文帳に追加

非単結晶薄膜を単結晶化するに際して、レーザー照射などの熱処理の条件を絶縁基板３１上で多結晶粒が略規則的に整列される条件とし、略規則的に整列された多結晶粒の表面状態のままに熱処理することで結晶化が進んだ構造の単結晶薄膜３４が形成される。 - 特許庁

The printed wiring board manufacturing method comprises a step wherein an aperture is provided by removing the upper conductor layer in a substrate having at least two conductor layers on its surfaces; and a step wherein the aperture is irradiated with a laser beam which is larger in diameter than the aperture and defocused but homogeneous in energy density, for the removal of the insulating layer for the exposure of the lower conductor layer.例文帳に追加

少なくとも表裏２層以上の導体層を備えた基板の上層の導体層を除去して開口部を形成する工程と、前記開口部に当該開口部より大きい径かつデフォーカスされてエネルギー密度が均一のレーザビームを照射して、下層の導体層までの絶縁層を除去する工程とを有することを特徴とするプリント配線板の製造方法。 - 特許庁

This substrate with the built-in coil constituted by sandwiching a first ferrite layer 2 and a second ferrite layer 3, with a flat spiral coil 4 embedded between them, with a pair of insulating layers 1 is constituted by forming a third ferrite layer, whose magnetic permeability is smaller than that of the first ferrite layer 2 and the second ferrite layer 3, between coil conductors of the flat spiral coil 4.例文帳に追加

本発明のコイル内蔵基板は、間に平面スパイラルコイル４が埋設されている、第１のフェライト層２および第２のフェライト層３を、一対の絶縁層１で挟持してなるコイル内蔵基板において、平面スパイラルコイル４のコイル導体間に第１のフェライト層２および第２のフェライト層３より透磁率の小さい第３のフェライト層を形成することで成る。 - 特許庁

To provide a semiconductor device in which the film thickness of silicon grease on the composition plane of a base plate and a radiating fin can be made uniform when coupling the base plate and the radiating fin by bolts and reliability can be improved by suppressing stress applied to an insulating substrate in the semiconductor device in which the base plate and the radiating fin are coupled by interposing heat conductive grease between the both.例文帳に追加

この発明は、ベース板と放熱フィンとの間に熱伝導性グリースを介在させて両者を結合した半導体装置において、ベース板と放熱フィンとをボルトで結合する際に、ベース板と放熱フィンとの接合面のシリコングリースの膜厚を均一にでき、絶縁基板に加わる応力が抑制され、信頼性を向上できる半導体装置を得る。 - 特許庁

Related to a thin-film transistor substrate of 'In-Plane Switching' mode channel digging type, an etching-resistant reference surface 23, which is not etched at etching of a channel part 24, is formed on a gate insulating film 15, and a part of the etching-resistant reference surface 24 is formed under the layer of a source electrode 19.例文帳に追加

Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇモードチャネル掘り込み型薄膜トランジスタ基板において、チャネル部２４のエッチング時にエッチングされない耐エッチング性基準面２３をゲート絶縁膜１５上に形成し、耐エッチング性基準面２３の一部をソース電極１９の下層に形成する。 - 特許庁

A lead pattern 23 that is electrically connected to the electrode of the LED chip 10 via the bonding wire 14 and is extended to the edge is formed on the surface of an insulating member 22 for composing the packaging substrate 20, and a connection section 23c where a connector 120 is electrically connected to the extended edge of the lead pattern 23 is provided.例文帳に追加

実装基板２０を構成する絶縁部材２２の表面には、ボンディングワイヤ１４を介してＬＥＤチップ１０の電極と電気的に接続されるとともに端部まで延長されたリードパターン２３が形成され、リードパターン２３の延長された端部にコネクタ１２０が電気的に接続される接続部２３ｃが設けられている。 - 特許庁

The piezo-electric device comprises the piezo-electric element receiving package 201; the piezo-electric element 202 housed in a recess 109 and whose electrode is connected electrically to an electrode pad 102; and the semiconductor element 203 mounted on the upper surface of the insulating substrate 101 so as to cover the recess 109 and whose electrode 204 is connected electrically to a conductive pad 104.例文帳に追加

圧電素子収納用パッケージ２０１と、凹部１０９に収容され電極が電極パッド１０２に電気的に接続された圧電素子２０２と、絶縁基体１０１の上面に凹部１０９を覆うように搭載され電極２０４が導電パッド１０４に電気的に接続された半導体素子２０３とを備えている。 - 特許庁

The packaging substrate 20 comprises a metal plate 21 where the LED chip 10 is mounted; and an insulating base material 22 that is laminated at the non-mount part of the LED chip 10 in the metal plate 21 and forms a lead pattern 23 electrically connected to the electrode of the LED chip 10 on a surface at a side opposite to the metal plate 21.例文帳に追加

実装基板２０は、ＬＥＤチップ１０が搭載される金属板２１と、金属板２１におけるＬＥＤチップ１０の非搭載部位に積層され、金属板２１と反対側の表面にＬＥＤチップ１０の電極に電気的に接続されるリードパターン２３が形成された絶縁性基材２２とで構成される。 - 特許庁

Element separation films 103 are formed on a semiconductor substrate 101 so as to restrict an active area, the floating gate constituted of alternately laminating a plurality of 1st conductive film patterns 107b and a plurality of 2nd conductive patterns 109b is arranged on the upper part of the active area and a 1st insulating film 105a is arranged between the floating gate 110b and the active area.例文帳に追加

半導体基板１０１に形成されて活性領域を限定する素子分離膜１０３を具備し、活性領域の上部に複数個の第１導電膜パターン１０７ｂと複数個の第２導電膜パターン１０９ｂが交互に積層されたフローティングゲートが配置され、フローティングゲート１１０ｂと活性領域の間に第１絶縁膜１０５ａが配置される。 - 特許庁

Namely, the common lead-around electrodes have a 1st common lead-around electrode group 5a formed on a segment substrate where the common lead-around electrodes are formed outside a segment electrode group 3 to supply signals to a common electrode group 4, and a 2nd common lead-around electrode group 5b laminated on the 1st common lead-around electrode group 5a across the insulating film 6.例文帳に追加

すなわち、コモン電極群に信号を供給するためにセグメント電極群の外方に設けられたコモン引き回し電極が形成されたセグメント基板において、コモン引き回し電極は、セグメント基板上に形成された第一のコモン引き回し電極群と、第一のコモン引き回し電極群の上に絶縁膜を介して積層された第二のコモン引き回し電極群を備えている。 - 特許庁

The whole element substrate is covered with a transparent organic insulating film and a driver circuit conventionally disposed in the outside of a seal area is arranged in the inside of the seal area and between the seal area and a pixel area so that the number of lines crossing the seal area is decreased compared to a conventional one and intrusion of water which deteriorates a liquid crystal is suppressed.例文帳に追加

素子基板全体を透明有機絶縁膜で覆い、従来、シールエリアの外側にあったドライバー回路をシールエリアより内側で、且つ画素エリアとの間に配置することで、シールエリアを横切る配線の数を従来よりも少なくし、液晶を劣化させる水分の流入を抑制した。 - 特許庁

In a process of manufacturing a part built-in substrate, a semiconductor part 1 is fixed to a metal plate 8a with an adhesive 9, further, interlayer insulating layers 4-1 to 4-3 and wiring layers 6-1 to 6-3 are sequentially laminated on the metal plate 8a and the semiconductor part 1 to form other wiring layers 8 with the metal plate 8a.例文帳に追加

部品内蔵基板を製造する工程において、金属板８ａに接着剤９を用いて半導体部品１を固定し、さらにその金属板８ａ及び半導体部品１の上に層間絶縁層４−１〜４−３及び配線層６−１〜６−３を順次積層させ、金属板８ａで他の配線層８を形成していくことを特徴としている。 - 特許庁

Next, an insulating film is made on the element-forming region at the main face of the substrate and on an element isolating region, and the insulting film 11 is left on the element isolating region through selective anisotropic etching, and also a sidewall spacer A, on the sidewall of the gate electrode 7, and a connection hole 11B, on the semiconductor region, are made.例文帳に追加

次に基板主面の素子形成領域上と素子分離領域上に絶縁膜を形成し、異方性エッチングを選択的に行なって素子分離領域上に絶縁膜１１を残存させると共に、ゲート電極７の側壁にサイドフォールスペーサ１１Ａ、半導体領域上に接続孔１１Ｂを形成する。 - 特許庁

A photo-resolving catalyst for precipitating a catalyst only at a portion irradiated with light is applied to the surface of an insulating substrate, a plating resist which is decomposed and removed by exposure and development is applied on the photo-resolving catalyst, and a mask forming a predetermined pattern is placed on the plating resist and is subjected to exposure and development in this state to produce a predetermined metal wiring pattern.例文帳に追加

絶縁基板の表面に光照射部のみ触媒が析出する光解像性触媒を塗布し、光解像性触媒の上に露光・現像により分解・除去されるメッキレジストを塗布し、メッキレジストの上に所定のパターンに形成されたマスクを設置し、その状態で露光・現像を施すことにより所定の金属配線パターンを得るようにしたもの。 - 特許庁

In the method, a conductive circuit is readily formed at low cost by drawing a circuit pattern on an insulating substrate by using an organic material containing a metal particle, especially a metal particle which is subjected to anti-oxidation treatment in a surface, and by baking the circuit pattern by heating and treating at a temperature of 5% loss weight temperature ±10°C of the organic material.例文帳に追加

金属粒子、特に、表面に抗酸化処理を行った金属粒子、を含有する有機材料を用いて絶縁基板上に回路パターンを描画し、該回路パターンを有機材料の５％減量温度±１０℃の温度で加熱処理して焼成し、簡便かつ安価に導電回路を形成することを特徴とする導電回路の形成方法。 - 特許庁

The semiconductor device includes an insulating film 21 provided on a semiconductor substrate 10 and having a trench 22, a Cu seed layer 26 provided along an inside surface of the trench 22, a Cu silicide layer 28 provided along a surface of the Cu seed layer 26, and a Cu wiring layer 30 provided on a surface of the Cu silicide layer 28 so as to be embedded in the trench 22.例文帳に追加

本発明は、半導体基板１０上に設けられた、溝部２２を有する絶縁膜２１と、溝部２２の内面に沿って設けられたＣｕシード層２６と、Ｃｕシード層２６の表面に沿って設けられたＣｕシリサイド層２８と、溝部２２に埋め込まれるように、Ｃｕシリサイド層２８の表面上に設けられたＣｕ配線層３０と、を有する半導体装置である。 - 特許庁

To provide an end structure of an LCD which prevents the peeling of, for example, an insulating film from a substrate by stress at the time of parting and makes the occurrence of the peeling harder in a mother glass parting stage when producing the LCD or the end structure of the LCD which hardly turns to be a defective article in spite of the occurrence of the peeling.例文帳に追加

ＬＣＤを製造する時のマザーガラス分断工程において、分断時の応力によって、図７（ｃ）に示すように、例えば絶縁膜１０３が基板１０１から剥離することを防止し、より剥離が生じにくいＬＣＤの端部構造、もしくは、剥離が生じても不良品となりにくいＬＣＤの端部構造を提供することを目的とする。 - 特許庁

To provide a photosensitive resin composition which permits microfabrication owing to a superior tack-free property of a coating film after drying and photosensitivity, which gives a cured film with excellent flexibility, flame retardancy and electrical insulation reliability, and which causes a small warpage to a substrate after curing, and to provide a resin film, an insulating film and a printed wiring board with an insulting film.例文帳に追加

本発明の課題は、塗膜乾燥後のタックフリー性に優れ、感光性を有するため微細加工が可能であり、得られる硬化膜が柔軟性、難燃性、電気絶縁信頼性に優れ、硬化後の基板の反りが小さい感光性樹脂組成物、樹脂フィルム、絶縁膜、絶縁膜付きプリント配線板を提供することにある。 - 特許庁

The thin film transistor substrate comprises a thin film transistor connected with a gate line and a data line, an organic protective film that protects the thin film transistor, a contact surface with the organic protective film formed between the gate line and the data line, and inorganic insulating film, whose surface not in contact with the organic protective film is formed in a different manner.例文帳に追加

本発明による薄膜トランジスタ基板は、ゲートライン及びデータラインと接続された薄膜トランジスタと、薄膜トランジスタを保護する有機保護膜と、ゲートラインとデータラインとの間に形成され有機保護膜との接触面と、有機保護膜との非接触面が異なる形態で形成された無機絶縁膜と、を具備する。 - 特許庁

In an uppermost layer of the multi-layered wiring on a substrate, that is, having a plurality of layers each laminated with an interlayer insulating film provided therebetween, and having wiring formed in the respective layers; a metal member electrically connected to a node having a constant potential provided thereto is formed in a region other than regions having the wiring arranged therein.例文帳に追加

本発明では、基板上の多層配線、即ち、それぞれが層間絶縁膜を介して積層された複数の層と、それぞれの層内に形成された配線とを有する多層配線の最上位の層内において、配線が配置された領域以外の領域に、定電位が与えられるノードに電気的に接続するメタル部材が形成される。 - 特許庁

This lighting device 50 is equipped with a rectifying and smoothing circuit 100, a filter circuit 110, an inverter circuit 120 having transistors Q1, Q2, a resonance circuit 130, a preheating circuit 140 having a positive temperature characteristic resistive element, and the like, and this circuit is composed of a plurality of electronic components mounted to an insulating substrate.例文帳に追加

この点灯装置５０は、整流平滑回路１００、フィルタ回路１１０、トランジスタＱ１，Ｑ２を有するインバータ回路１２０、共振回路１３０、正温度特性抵抗素子を有する予熱回路１４０等を備え、これら回路は絶縁基板に実装されている複数の電子部品から構成されている。 - 特許庁

After a circuit conductor, including a metallic die pad part for mounting the electronic component elements, is formed on an insulating substrate, a groove part is provided between the die and bonding pad parts by laser machining, thus achieving groove machining even between the adjacent pad parts, and hence providing the printed-wiring board where the electronic component elements can be mounted adjacently.例文帳に追加

絶縁基板上に電子部品素子を搭載する金属のダイパット部を含む回路導体を形成した後、前記ダイパット部とボンデングパッド部の間に溝部をレーザ加工により設けることにより、近接パット部間でも溝加工が可能であり、電子部品素子を近接して搭載が可能なプリント配線板を提供できる。 - 特許庁

The nanogap device 10 is arranged between a first electrode 2 and a second electrode 3 provided on an insulating substrate 1 and provided with an inter-electrode gap part 4 having a gap of a nanometer order and resistance states to be switched by application of a predetermined voltage between the first electrode 2 and the second electrode 3, and the resistance states are divided as three or more states.例文帳に追加

ナノギャップ素子１０は、絶縁性基板１に設けられた第１電極２及び第２電極３の間に設けられ、第１電極２と第２電極３との間への所定電圧の印加により抵抗状態が切り替わるナノメートルオーダーの間隙を有する電極間間隙部４を有するとともに、抵抗状態が３つ以上に区分されている。 - 特許庁

A heat insulating cut is constituted of a cut formed of a paper side wall and a paper bottom and an outer layer sheet, and the outer layer sheet is formed of a paper substrate as a base and a porous layer formed of a liquid chiefly resin composed of a water dispersion type resin as a main component is formed at least on its one face.例文帳に追加

紙製の側壁および紙製の底部からなるカップと、側壁外面に貼着された外層シートとから構成された断熱性カップにおいて、該外層シートが紙支持体を基材とし、少なくともその片面に水分散型樹脂を主成分とする樹脂含有液から形成された多孔質層を有する断熱性紙カップ。 - 特許庁

The high electron mobility transistor 1 comprises a drain electrode 5 and a source electrode 6 which have high breakdown strength GaN layer 3 and an AlGaN layer 4 formed sequentially on a semi-insulating substrate 2, removes both ends of the GaN layer 3 and the AlGaN layer 4, and comes into contact with both layers from the GaN layer 3 to the AlGaN layer 4.例文帳に追加

高電子移動度トランジスタ１は、半絶縁性基板２上に順に形成された高耐圧のＧａＮ層３及びＡｌＧａＮ層４を有し、このＧａＮ層３上のＡｌＧａＮ層４の両端部を除去し、このＧａＮ層３上からＡｌＧａＮ層４上に亘って、両層に接するようにドレイン電極５及びソース電極６を備える。 - 特許庁

To improve the productivity and to lower the manufacturing cost of a surface-mounted piezoelectric oscillator having a piezoelectric vibrator and a chip-constituted IC component combined together in one body by making it possible to adjust the capacity of a capacitor in an oscillation state while a plurality of oscillators are assembled on an insulating substrate base material without making the occupation area large.例文帳に追加

圧電振動子と、チップ化したＩＣ部品とを組み合わせて一体化した構成の表面実装型圧電発振器において、占有面積を大型化することなく、絶縁基板母材上に複数の発振器を組み立てた状態で、発振状態でのコンデンサの容量調整を行うことを可能とし、生産性向上、製造コスト低減を図る。 - 特許庁

In an epitaxial wafer for HTV, a collector contact layer 8 of n+-GaAs, a collector layer 7 of n-GaAs, a base layer 6 of p+-GaAs, an emitter layer 5 of n-InGaP, and a non-alloy layer 4 of n+-InGaAs are grown by MOVPE method on a semi-insulating GaAs substrate.例文帳に追加

このＨＴＢ用エピタキシャルウェハは、半絶縁性ＧａＡｓ基板上に、ｎ^+-ＧａＡｓからなるコレクタコンタクト層８、ｎ−ＧａＡｓからなるコレクタ層７、ｐ^+-ＧａＡｓからなるベース層６、ｎ−ＩｎＧａＰからなるエミッタ層５、およびｎ^+-ＩｎＧａＡｓからなるノンアロイ層４をＭＯＶＰＥ法により成長させたものである。 - 特許庁

The display panel 10 has pixel formation regions for respective display pixels (color pixels PXr, PXg, and PXb), arrayed in the columnar direction, defined by banks 19 which project from one surface side of an insulating substrate 11, are successively arranged, having a fence- or grating-shaped pattern and also used in common as a common voltage line Lc.例文帳に追加

表示パネル１０は、絶縁性基板１１の一面側から突出し、柵状又は格子状の平面パターンを有して連続的に配設され、共通電圧ラインＬｃとして兼用されるバンク１９により、列方向に配列された各表示画素（色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）の画素形成領域が画定される。 - 特許庁

In the case that resistance elements or MOSFET elements which are formed by single conduction type adjoin on a half-insulating substrate, a guard layer of the same or an inverse conduction type is formed between adjoining both of the elements, and variation of electrical property is restrained under impact of a generated electric field when potential difference generates.例文帳に追加

半絶縁性基板上に、単一の導電型で形成された抵抗素子または電界効果トランジスタ素子が隣接している場合、隣接する両素子間に同じまたは逆の導電型のガード層を形成し、電位差が生じた場合に発生する電界の影響による電気的特性の変動を抑制する。 - 特許庁

In the inner circuit region of the logic circuit on the semiconductor substrate 100, there is provided a second MOSFET having a second gate insulating film 115 comprising a second silicon oxide film with a relatively small film thickness, a barrier metal 116 comprising a first metal film and a second gate electrode 117 comprising a second metal film.例文帳に追加

半導体基板１００のロジック内部回路領域においては、相対的に小さい膜厚を持つ第２のシリコン酸化膜からなる第２のゲート絶縁膜１１５と、第１の金属膜からなるバリアメタル１１６と、第２の金属膜からなる第２のゲート電極１１７とを有する第２のＭＯＳＦＥＴが設けられている。 - 特許庁

The mesa hetero-jumction bipolar transistor consists of a first conductivity sub-collector layer 3, a first conductivity collector contact layer and a collector layer, a second conductivity base layer 7, an emitter layer whose band gap is larger than the base layer 7, and a first conductivity emitter contact layer 9 on a semi-insulating substrate.例文帳に追加

半絶縁性基板上に第１導電型サブコレクタ層３と、第１導電型コレクタコンタクト層およびコレクタ層と、第２導電型たベース層７と、該ベース層７よりもバンドギャップの大きいエミッタ層と、第１導電型エミッタコンタクト層９とで、メサ型ヘテロ接合バイポーラトランジスタを構成している。 - 特許庁

This sensor is an amperometric type enzyme sensor of which a working electrode 2 is a single coat applied layer made of a conductive paste containing at least an oxidoreductase, noble metal fine particulates, a conductive powder material and a binder, in an enzyme sensor having an electrode system comprising at least the working electrode 2 and a counter electrode 3 provided on an insulating substrate 1.例文帳に追加

絶縁性基板上に設けられた少なくとも作用極と対極とからなる電極系を有する酵素センサーにおいて、作用極が少なくとも酸化還元酵素、貴金属微粒子、導電性粉末材料及びバインダーを含む導電性ペーストから作られた単一塗着層であることを特徴とする、アンペロメトリック型酵素センサーが作製された。 - 特許庁

In the method for manufacturing the organic thin film transistor comprising a substrate, a gate electrode, a gate insulating film, a metal oxide source/drain electrode and an organic semiconductor layer, at least one surface of the metal oxide source/drain electrode is treated by using a self-assembled single layer film forming compound comprising a sulfonic acid group.例文帳に追加

基板、ゲート電極、ゲート絶縁膜、金属酸化物ソース／ドレイン電極及び有機半導体層を含む有機薄膜トランジスタを製造する方法であって、金属酸化物ソース／ドレイン電極の少なくとも一表面を、スルホン酸基を含有する自己組織化単層膜形成化合物で処理する。 - 特許庁

A main conductor layer 4 composed of a contact metal layer 2, a first anti-diffusion layer 3 and Au, a second anti-diffusion layer 5 of Pt and a solder material layer 7 composed of an Sn layer 6 and an alloy of Au-M (M is Sn, Si or Ge) are stacked in sequence to form a wiring conductor layer on the top of an insulating substrate 1.例文帳に追加

絶縁基板１の上面に密着金属層２、第１の拡散防止層３、Ａｕより成る主導体層４、Ｐｔより成る第２の拡散防止層５、Ｓｎ層６およびＡｕ−Ｍ（ＭはＳｎ，ＳｉまたはＧｅ）合金より成るロウ材層７が順次積層された配線導体層が形成されている。 - 特許庁

The memory cell comprises a trench for defining a semiconductor substrate to be an active area and an inactive area, a trench insulating film into which the trench is embedded and which has a prescribed projection part, an impurity area formed in the active area, a floating gate isolated with the projection part as a boundary and having projecting and recessing parts, a dielectric film formed on the floating gate, and a control gate.例文帳に追加

半導体基板を活性領域と非活性領域に定義するためのトレンチと、前記トレンチを埋め込み、所定の突出部を有するトレンチ絶縁膜と、前記活性領域に形成される不純物領域と、前記突出部を境界として孤立し、凸凹部を有するフローティングゲートと、前記フローティングゲート上に形成される誘電体膜及びコントロールゲートとを含んでなる。 - 特許庁