1153万例文収録!

「memory-device」に関連した英語例文の一覧と使い方(412ページ目) - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > memory-deviceの意味・解説 > memory-deviceに関連した英語例文

セーフサーチ:オフ

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

memory-deviceの部分一致の例文一覧と使い方

該当件数 : 24675



例文

To provide the device structure of a superconducting random access memory of ultra high speed and a large scale, of which the high temperature process can be employed for most of manufacturing processes, a memory cell can be miniaturized, an inductance can be efficiently formed on a DC bias current supply line, and a magnetic field is not affected by the bias current.例文帳に追加

大部分の製造工程に高温プロセスを採用することができ、また、メモリセルの小型化が可能であり、さらに、直流のバイアス電流供給線路に効率的にインダクタンスを形成でき且つこのバイアス電流による磁場の影響を受けない、超高速で、大規模な、超伝導ランダムアクセスメモリのデバイス構造を提供する。 - 特許庁

This communication control device has a control memory for discriminating whether transmission data are to be transmitted at a peak rate (PCR) or average rate (SCR), transmission part and CAM array part 39 for mutually correspondently storing the class (PCR or SCR) of the transmission rate discriminated by the control memory and transmission part and the time of transmission.例文帳に追加

通信制御装置は、送信データをピークレート(PCR)及び平均レート(SCR)のいずれによって送信するかを判定するコントロールメモリ17及び送信部20と、コントロールメモリ17及び送信部20によって判定された送信レートの種別(PCR、SCR)と送出時刻とを相互に対応させて記憶するCAMアレイ部39とを有している。 - 特許庁

To provide a display method and a device reducing electric power consumption by changing methods for writing from an interface to a display memory and for reading from the display memory according to a display mode such as a regular display and a decreased gradation display relative to a display means such as a liquid crystal display system and an organic EL display system.例文帳に追加

液晶表示システムや有機EL表示システムなどの表示手段に対して、通常表示や減階調表示などの表示モードに応じて、表示メモリへのインターフェースからの書き込みや、表示メモリからの読み出しの方法を切り替えることにより、電力消費を減少することができる表示方法及び表示装置を提供する。 - 特許庁

A relay device 15 receives raster image data from an option controller 3 to be stored in a memory 42, receives a control command based on a result of the process that depends on the print engine 11 from the main controller 14, reads the raster image data from the memory 42 in accordance with the control command, and supplies the read raster image data to the print engine 11.例文帳に追加

中継装置15は、オプションコントローラー3からラスター画像データを受信してメモリー42に記憶し、プリントエンジン11に依存する処理の結果に基づく制御コマンドをメインコントローラー14から受信し、その制御コマンドに従ってメモリー42からラスター画像データを読み出し、読み出したラスター画像データをプリントエンジン11に供給する。 - 特許庁

例文

The device also comprises a circuit comparing a fault row address stored in the memory matrix 14 with a selected row address in order to recognize a selected row address ADr and perform relieving selection of a fault row and selection of a corresponding redundant cell row at the time of recognizing validness, and configuration register comprising a matrix of a non-volatile memory cell and a control circuit.例文帳に追加

選択した行アドレスADrを認識し、有効認識時に故障した行の選択解除および対応する冗長セル行の選択を行うために、メモリマトリックス14に含まれる故障した行アドレスと選択した行アドレスとを比較する回路と、不揮発性メモリセルのマトリックスおよび制御回路も含むコンフィギュレーションレジスタとをさらに含む。 - 特許庁


例文

In the image display device compatible with DDC, there are provided one DDC compatible nonvolatile memory 11 and a control means 13 that writes, in the DDC compatible nonvolatile memory 11, EDID data for inputting image signals among the EDID data for multiple kinds of image signals, on the basis of information indicating kinds of image signals to be inputted.例文帳に追加

DDCに対応した映像表示装置に、1個のDDC対応不揮発性メモリ11と、入力する映像信号の種類を示す情報に基づき、複数種類の映像信号用のEDIDデータのうち、この入力する映像信号用のEDIDデータをDDC対応不揮発性メモリ11に書き込む制御手段13とを備える。 - 特許庁

The non-volatile semiconductor memory device includes a memory cell, having a self-aligned two-layer gate structure which includes a gate insulating film formed on a semiconductor substrate, a first conductor 3 serving as a floating gate layer, a second conductor 7 serving as a control gate layer, and an insulation film 6 for electrically insulating the first conductor and the second conductor.例文帳に追加

不揮発性半導体記憶装置は、半導体基板上に形成された、ゲート絶縁膜と、浮遊ゲート層となる第1の導電体3と、制御ゲート層となる第2の導電体7と、第1の導電体と前記第2の導電体を電気的に絶縁する絶縁膜6と、からなる自己整合的な二層ゲート構造を有するメモリセルを含む。 - 特許庁

A calculation unit 114 calculates communication quality between the own device and each of the plurality of first communication terminals 110 as a target terminal based on the strength stored in the memory 113 for the target terminal and the strength stored in the memory 113 for a first communication terminal 110 other than the target terminal.例文帳に追加

算出部114は、複数の第1通信端末110のそれぞれを対象端末として、対象端末について記憶部113に記憶された強度と、対象端末以外の第1通信端末110について記憶部113に記憶された強度と、に基づいて自端末と対象端末との間の通信品質を算出する。 - 特許庁

In these semiconductor memory device, occurrence of deterioration of the property during a test of the plurality of RAM-macro RAM1 to RAM7 can be prevented when execution periods of the plurality of memory tests are set, so that power consumption consumed during tests of the plurality of RAM-macro RAM1 to RAM7 become the allowable maximum power Wmax or less.例文帳に追加

このような半導体メモリ装置は、複数のRAMマクロRAM1〜RAM7のテスト時に消費される消費電力が許容最大電力Wmax以下になるようにその複数メモリテスト実施期間が設定されているときに、複数のRAMマクロRAM1〜RAM7のテスト時の特性劣化が発生することを防止することができる。 - 特許庁

例文

This device has a map information memory 13 for storing maps, each drawn to different scales, an origin selection instruction means to pick up one from among several reference origins on the maps, and an object memory measures 12 for storing the objects related to their origins and their positional relations.例文帳に追加

縮尺倍率が互いに異なる複数の地図が記憶された地図情報記憶手段13と、地図上で基準となる複数の起点の中から一つの起点を選択させるための起点選択指示手段と、夫々の起点に関連付けられた複数の対象物、及びそれらの位置情報を記憶する対象物記憶手段12とを備える。 - 特許庁

例文

The mobile device (355) operable in a mobile telecommunications network (300) is equipped with a memory module (274) for storing data in machine readable format for retrieval and execution by a central processing unit (272) and an operating system (275) operable to execute an intrusion detection application (91) stored in the memory module (274).例文帳に追加

モバイル通信ネットワーク(300)において動作可能なモバイル機器(355)であって、中央演算処理装置(272)による検索および実行のためにマシン読み取り可能フォーマットでデータを格納するメモリモジュール(274)と、該メモリモジュール(274)に格納される不正侵入検出アプリケーション(91)を実行するように動作可能なオペレーティングシステム(275)と、を備える。 - 特許庁

This device is provided with predecoders (3A, 3B) predecoding an applied address signal, address latch circuits (4A, 4B) latching respectively output signals of these predecoders, and decode circuit (5A, 5B) decoding respective output signals of the address latch circuits and performing memory cell selection operation in a corresponding memory block (MBA, MBB).例文帳に追加

メモリブロック(MBA,MBB)それぞれに対応して、与えられたアドレス信号をプリデコードするプリデコーダ(3A,3B)と、これらのプリデコーダの出力信号をそれぞれラッチするアドレスラッチ回路(4A,4B)と、アドレスラッチ回路それぞれの出力信号をデコードして対応のメモリブロックにおいてメモリセル選択動作を行なうデコード回路(5A,5B)とを設ける。 - 特許庁

A reconfiguration remote control device 200 transmits a configuration memory number M132 indicating a configuration memory 104-1 for storing a reconfiguring instruction identifier R133 for instructing an execution of a reconfiguration and circuit composition information CM1, and a reconfiguration control packet 130 including empty data Dbit 131 necessary for executing the reconfiguration.例文帳に追加

リコンフィギュア遠隔制御装置200が、リコンフィギュレーションの実施を指示するリコンフィギュア指示識別子R133、回路構成情報CM1が格納されているコンフィグメモリ104−1を示すコンフィギュレーションメモリ番号M132、及びリコンフィギュレーションの実施のために必要な空データDbit131を含むリコンフィギュア制御パケット130を送信する。 - 特許庁

To provide a memory interface device for stabilizing data reading/writing operation of a memory by separately delaying data transmission timings in reading and writing as required, and so that a clock signal can be synchronized with data in a timing suitable for reading/writing, when there are a plurality of memories for reading and writing data synchronously with a clock signal.例文帳に追加

クロック信号に同期してデータを読み書きするメモリが複数あるときに、読み書きに適したタイミングでクロック信号とデータとが同期されるように、読み出し時と書き込み時のデータの伝送タイミングを各別に、且つ、必要な時間遅延させることで、メモリのデータ読み書き動作を安定させることができるメモリインタフェース装置を提供する。 - 特許庁

In this information providing device, a tag 2 is provided with an access counter 6 for updating the access information of a writer or reader, and for storing it in a memory 8 when the tag 2 is accessed by the writer or reader and an access flag managing part 7 for managing access to the provision information of the memory 8 based on the access information stored in the access counter 6.例文帳に追加

本発明の情報提供装置は、タグ2内部に、タグ2に対するライタ又はリーダのアクセス時にライタ又はリーダのアクセス情報を更新してメモリ8に記憶するアクセスカウンター6と、アクセスカウンター6に記憶されたアクセス情報に基づいてメモリ8の提供情報へのアクセスを管理するアクセスフラグ管理部7とを備えたものである。 - 特許庁

The subliminal image eliminating device is provided with a frame memory 1 that can store data by at least 3 frames, a pixel change quantity detection circuit 3 that compares the data by 3 frames stored in the frame memory 1 and detects a pixel change amount (motion quantity) among the frames so as to discriminate a subliminal image, and a frame extract circuit 4 that extracts the frame data including the discriminated subliminal image.例文帳に追加

少なくとも3フレーム分のフレームデータを記憶可能なフレームメモリー1と、フレームメモリー1に記憶された3フレーム分のフレームデータを比較して、各フレーム間の画素変化量(動き量)を検出し、サブリミナル画像を判別する画素変化量検出回路3と、判別したサブリミナル画像のフレームデータを抜き取るフレーム抜き取り回路4とを備えている。 - 特許庁

This storage device constituted of a main recording medium (hard disk drive or the like), and the nonvolatile memory (flash memory or the like) used as the cache of the main recording medium, is provided with a block control part for dividing a cache area into a fixed area and a nonfixed area depending on fixation of the data and for changing dynamically blocks allocated to the respective areas.例文帳に追加

主記録媒体(ハードディスクドライブ等)、及び主記録媒体のキャッシュとして使われる不揮発性メモリ(フラッシュメモリなど)より構成される保存装置において、キャッシュ領域をデータの固定如何によって固定領域及び非固定領域に分け、これら各領域に割当てるブロックを動的に変更する、ブロック管理部を備える。 - 特許庁

In this memory system using a nonvolatile semiconductor storage device such as a flash memory having a plurality of banks (BANK0 to BANK3), one block is selected from the head of each bank so as to be grouped while any block including defective bits is avoided, and addresses are successively assigned to each group of blocks from the head so that an inter-bank block chain can be configured.例文帳に追加

複数のバンク(BANK0〜BANK3)を有するフラッシュメモリのような不揮発性半導体記憶装置を用いたメモリシステムにおいて、各バンクの先頭から不良ビットを含むブロックを回避しつつ1ブロックずつ選択してグループ化させて、各ブロックのグループに先頭から順次アドレスを割り当ててバンク間ブロックチェーンを構成するようにした。 - 特許庁

This device has threshold memory means 106 which rewritably stores the vibration detecting threshold, determines the fresh threshold in accordance with the value detected by vibration detection means 104 when a disk rotated at an arbitrary rotational seed by controlling disk rotating means 103 in updating the threshold and stores the value in the threshold memory means 106.例文帳に追加

振動検出しきい値を書き換え可能に記憶するしきい値記憶手段106を備え、しきい値を更新する際に、ディスク回転手段103を制御して任意の回転速度で回転させたときの振動検出手段104の検出値をもとに新しいしきい値を決定し、しきい値記憶手段106に記憶する。 - 特許庁

This device is provided with a panel 54 for detecting an irradiated radiation to acquire a radiographic image data, an image memory attaching part 55 for holding detachably an image memory 551 for storing the radiographic image data acquired by the panel 54, and an information communication part 56 for communicating information other than the radiographic image data to a console 1 by a radio wave.例文帳に追加

照射された放射線を検出して放射線画像データを得るパネル54と、パネル54により取得した放射線画像データを記憶する画像メモリ551を着脱可能に保持する画像メモリ装着部55と、放射線画像データ以外の情報をコンソール1との間で電波により通信する情報通信部56とを備えた。 - 特許庁

A system control section 5 prepares department management information including a manufacturer's serial number information of a device available for use as identification information and information concerning consumables such as the limited number of copying sheets available for use and the limited quantity of a toner available for use on the basis of information inputted and set, registers in a system memory 3 and records in a departmental memory card 7.例文帳に追加

システム制御部5は、入力設定された各情報に基づいて、識別情報としての利用可能装置の製造番号情報、コピー用紙の利用制限枚数、利用制限トナー量等の消耗品に関する情報を含む部門管理情報を作成し、システムメモリ3に登録すると共に、部門別のメモリーカード7に記録する。 - 特許庁

To give prior notification to enhance amusement in a game machine including a start storage means for storing a start memory based on the entry of a game ball into a start winning hole, a display means for displaying a variable display game based on the start memory, and a variable prize winning device convertible into an open state and a closed state.例文帳に追加

始動入賞口への遊技球の入賞に基づき始動記憶を記憶する始動記憶手段と、始動記憶に基づき変動表示ゲームを表示する表示手段と、開状態と閉状態とに変換可能な変動入賞装置と、を備えた遊技機において、興趣を向上させるような事前報知を行うことができるようにする。 - 特許庁

In the nonvolatile memory information storage device, a control part 20 selects an empty block for a fixed capacity in the ascending order of the number of writing times in a nonvolatile memory of a storing part 10 by referring to a storage state and the number of writing times recorded in a management table 30 and sequentially writes cyclic material in the selected empty block.例文帳に追加

不揮発性メモリ情報蓄積装置において、制御部20は、管理テーブル30に記録されている蓄積状況及び書き込み回数を参照して、蓄積部10の不揮発性メモリのうち書き込み回数が少ない順に一定容量分の空きブロックを選定し、選定した空きブロックにサイクリック素材を順次書き込む。 - 特許庁

A read operation control section assumes that a predetermined, prescribed document size is the size of the document to secure a read image memory area, reads documents in order of arrival of the documents carried by the automatic document carrying device, and stores the image data of the read document into the read image memory as the image data having a prescribed document size.例文帳に追加

読取動作制御部は、あらかじめ決定される所定原稿サイズを原稿のサイズと仮定して読取画像メモリの領域を確保し、自動原稿搬送装置によって搬送される原稿の到達順に原稿を読み取り、読み取った原稿の画像データを、所定原稿サイズの画像データとして読取画像メモリに格納する。 - 特許庁

In this information processor including a BIOS for controlling a basic device and a CMOS for storing the set parameter of the BIOS, the BIOS is provided with a first copy part 23 for copying the set parameter of the BIOS stored in the CMOS to a flash memory and a second copy part 24 for copying the set parameter of the BIOS copied to the flash memory to the CMOS.例文帳に追加

基本デバイスを制御するBIOSとBIOSの設定パラメータを記憶するCMOSとを含んだ情報処理装置であって、BIOSはCMOSに記憶されたBIOSの設定パラメータを、フラッシュメモリにコピーする第1のコピー部23と、フラッシュメモリにコピーされたBIOSの設定パラメータを、CMOSにコピーする第2のコピー部24とを含む。 - 特許庁

The device is equipped with a memory means 131, such as a semiconductor, between an interface means 121 for inputting digital data by N times-speed in the real time and a means 150 for recording and accumulating the data in a magnetic tape medium 151; and a means 132 for reading by base speed while writing in the above memory means 131 by N times-speed via the above interface means 121.例文帳に追加

ディジタルデータを実時間のn倍速で入力するインターフェース手段121と、前記データを磁気テープメディア151に記録蓄積する手段150との間に、半導体などのメモリ手段131を備え、前記インターフェース手段121を介して前記メモリ手段131にn倍速で書き込みながら1倍速で読み出す手段132を備えた。 - 特許庁

To provide a game device which enables a player to play more intuitive games and provide the player with more exhilaration as compared with ordinary game machines by providing a memory media itself with a function to fire a special weapon and having the player attach the memory media to a game case and thus by firing the special weapon in replacement of a normal weapon of a player character which the player selected.例文帳に追加

記憶媒体自体に特別な技発動の機能を与え、プレイヤがゲーム筐体に記憶媒体を装着することにより、プレイヤが選択したプレイヤキャラクタの通常の技を必殺技に変えて発動することにより、従来のゲーム機に比較し直感的なプレイを行えるとともに一層の爽快感を得ることができるゲーム装置を提供する。 - 特許庁

The apparatus equipped with a flash memory (FROM) 2 for booting writes a program in a low speed memory device such as an HDD or an SD card, saves a history read from the HDD or the SD card for subsequent start time, and at starting on and after the next time, high-speed start is performed by reading the program directly from the saved history without going through a file system.例文帳に追加

ブート用のフラッシュメモリ(FROM)2を備え、プログラムをHDD又はSDカード等の低速なメモリデバイスに書き込み、その後の起動時にHDD又はSDカードからの読み込み履歴を保存し、次回以降の起動時には、ファイルシステムを経由せず、保存された履歴から直接プログラムを読み込むことで高速起動を行う。 - 特許庁

When a MD(disk) 12a is discharged from a MD memory playback device 10 provided with group control function and inserted to the MD apparatus which is not provide with group control function and played, the group control information is eliminated form a title area when discharging the MD 12a, while the group control information is stored into the memory 16 and preserved, and can be restored as necessary.例文帳に追加

MD(ディスク)12aを、グループ管理機能を備えるMD記憶再生装置10から排出してグループ管理機能を備えないMD機器に挿入して再生する場合には、MD12aの排出時にタイトルエアリアからグループ管理情報を除くと共にそれをメモリ16に記憶保存し、必要時にそれを復元可能にする。 - 特許庁

An entered ball in the ball entry device 21 flows into A lottery slot 29 or B lottery slot 28 by a rotor 25, and the ball is made easier to enter the A lottery slot 29 or the B lottery slot 28 by changing the opened/closed state of a shutter 27 depending on a quantity comparison between a special pattern A storage memory and a special pattern B storage memory.例文帳に追加

入球装置21への入賞球は、回転体25によりA抽選口29又はB抽選口28に流入するが、特別図柄A保留記憶と特別図柄B保留記憶の個数比較によりシャッター27の開閉状態を変更することにより、A抽選口29又はB抽選口28に入りやすくする。 - 特許庁

The semiconductor device and the memory macro have a memory circuit which has an input and output port, and an arbitration circuit which has a first port that performs input or output operation in response to a first timing signal and a second port that performs input or output operation in response to a second timing signal which is asynchronous with the first timing signal.例文帳に追加

半導体装置又メモリマクロは、1つの入力及び出力ポートを持つメモリ回路及び第1タイミング信号に対応して入力又は出力動作を行う第1ポートと、上記第1タイミング信号とは非同期の第2タイミング信号に対応して入力又は出力動作を行う第2ポートを有する調停回路を備える。 - 特許庁

To provide a power control device that can secure time for storing processing information to a memory even with a small-capacity capacitor, to solve the problem that a large-capacity capacitor is required to ensure time to store the information to a memory at instantaneous power failure and it is difficult to prepare a space for packaging.例文帳に追加

電源の瞬停時に処理情報をメモリへ格納する時間を確保するには容量の大きいコンデンサが必要となり、実装場所を確保するのが困難になるという課題が発生するため、より小さい容量のコンデンサでも、メモリへ格納する時間を確保することができる電源制御機器を提供することを目的とする。 - 特許庁

To enhance the capacitor characteristics by preventing scratch of a lower electrode due to CMP, and ensuring uniformity of the thickness of a capacity insulating film in the memory cell array and in the lower electrode, in the manufacturing method of a semiconductor memory device in which the capacity insulating film of ferroelectric, or the like, is formed as a component of a capacitor by application of a liquid material.例文帳に追加

半導体記憶装置のキャパシタの構成要素として、強誘電体等の容量絶縁膜を液状材料の塗布により形成する製造方法において、CMPによる下部電極へのスクラッチ防止と、容量絶縁膜膜厚のメモリセルアレイ内、下部電極内での均一性を実現し、キャパシタ特性を向上させる。 - 特許庁

This cache storage device is provided with a cache memory 31 for storing a part of data consisting plural data blocks for every data block and a cache control part 21 for controlling whether storage data stored in the cache memory 31 is to be updated or not in accordance with a hit rate obtained in respective cycles with the prescribed number of the update operations of the data blocks as one cycle.例文帳に追加

複数のデータブロックからなるデータの一部を前記データブロック毎に格納するキャッシュメモリ31と、前記データブロックの所定数の更新動作を1サイクルとして各サイクルで求められるヒット率に応じて前記キャッシュメモリに格納されている格納データを更新するか否かを制御するキャッシュ制御部21とを備えている。 - 特許庁

A SD-PHS memory combo card 1 as the device for enhancing the functions of the wireless modem comprising a SDIO controller 10, a flash memory 20, a PHS controller 30, a PHS antenna module 40, is a multi-function card with a storage function for storing data in a host equipment, and a wireless modem function for transmitting/receiving data by connecting to a public telephone line.例文帳に追加

無線モデム機能拡張装置であるSD−PHSメモリーコンボカード1は、SDIOコントローラー10、フラッシュメモリー20、PHSコントローラー30、PHSアンテナモジュール40を有しており、ホスト機器にデータを記憶するストレージ機能と、公衆電話回線に接続することによりデータの送受信を行う無線モデム機能とを有するマルチファンクションカードとする。 - 特許庁

The game machine comprises memory means 39 and 45 which can store game data therein, a backup power means 51 which enables the memory means 39 and 45 to hold the storage data therein and an output means 55 for providing an external device 57 with an external signal to the effect that the data is held by way of the backup power means 51.例文帳に追加

遊技状態に関する遊技データを記憶可能な記憶手段39,45 と、外部電源装置48からの電源供給が停止したときに、記憶手段39,45 に記憶データを保持させるバックアップ電源手段51と、バックアップ電源手段51による保持状態である旨の外部信号を外部装置57へ出力する出力手段55とを備えている。 - 特許庁

This memory device is provided with a pair of bit lines BLT/ BLB extending in a prescribed direction, a word line WL arranged to intersect with the pair of bit lines, and a memory cell 41 arranged between the pair of bit lines BLT/BLB and the word line WL and consisting of only two ferromagnetic capacitors 42a and 42b.例文帳に追加

このメモリ装置は、所定の方向に延びる1組のビット線対BLT/BLBと、ビット線対BLT/BLBと交差するように配置されたワード線WLと、ビット線対BLT/BLBとワード線WLとの間に配置され、2つの強誘電体キャパシタ42aおよび42bのみからなるメモリセル41とを備えている。 - 特許庁

To suppress the increase of power consumption as much as possible even when a word line is set to a negative potential to rest a word line, in a semiconductor device having a function performing reset operation by driving a word line connected to a memory cell to restore a memory cell in a cell array from an activation state to a standby state.例文帳に追加

セルアレイ内のメモリセルを活性化状態からスタンバイ状態に復帰させるために、メモリセルに接続されたワード線を駆動してリセット動作を行う機能を有する半導体装置に関し、ワード線をリセットするためにワード線をマイナス電位に設定する場合でも、消費電力の増加を極力抑えることを目的とする。 - 特許庁

Then an image memory input changeover device 404 selects an image outputted from either of the vertical magnification filter 402 or the received image according to the image attribute information detected by an image attribute detector 400 and alternately or simultaneously stores the selected image to 1st and 2nd image memories and an image memory output selector 410 reads the image alternately.例文帳に追加

そして、画像メモリ入力切替器404 により、画像属性検出器400 で検出された画像属性情報に従って垂直拡大フィルタ402 から出力される画像および受信画像のいずれかを選択し、第1および第2の画像メモリに交互にまたは同時に蓄積し、画像メモリ出力選択器410 により交互に読み出す。 - 特許庁

The semiconductor memory device has: a plurality of word lines 10 formed on a semiconductor substrate 1 and extending in a row direction; a plurality of bit lines (source drain regions) 5 formed on the semiconductor substrate 1 and extending in a column direction; and a plurality of memory elements formed at respective intersections of the plurality of word lines 10 and the plurality of bit lines 5.例文帳に追加

半導体記憶装置は、半導体基板1の上に形成され、行方向に延伸する複数のワード線10と、半導体基板1の上部に形成され、列方向に延伸する複数のビット線(ソースドレイン領域)5と、複数のワード線10と複数のビット線5との各交差部に形成された複数のメモリ素子とを有している。 - 特許庁

A semiconductor storage device which operates using a first and second power supply voltages is equipped with; a memory cell MC which is supplied with the first power supply voltage; a wordline WL connected to the memory cell MC; and a decoder 15 which controls selection/non-selection of the wordline WL based on an address signal which has the second power supply voltage.例文帳に追加

第1及び第2の電源電圧を用いて動作する半導体記憶装置であって、第1の電源電圧が供給されるメモリセルMCと、メモリセルMCに接続されたワード線WLと、第2の電源電圧を有するアドレス信号に基づいて、ワード線WLの選択/非選択を制御するデコーダ15とを具備する。 - 特許庁

The USB memory is removed from the PC and is carried by the user, and is mounted to a printer controller, so that the printer controller as a print job reception device specifies a print job that is a target of the secret printing transmitted by the user among received print jobs on the basis of the secret print control data recorded in the USB memory.例文帳に追加

そして、USBメモリがユーザによってPCから取り外されて持ち運ばれ、プリンタコントローラへ装着されることによって、印刷ジョブ受信装置としてのプリンタコントローラは、受信した印刷ジョブのうち、ユーザが送信した機密印刷の対象とされる印刷ジョブを、USBメモリに記録された機密印刷制御データに基づいて特定する。 - 特許庁

In an image forming device having a mode for synthesizing inputted image data with specific image data and outputting the same at the time of an image forming operation, a memory means 2 storing the specific image data in the compressed state is provided so that the specific image data stored in the memory means 2 are expanded and synthesized with the inputted image data.例文帳に追加

この発明は、画像形成動作時に入力画像データに特定の画像データを合成して出力するモードを備えた画像形成装置において、前記特定の画像データを圧縮状態で記憶している記憶手段2を有し、この記憶手段2に記憶されている特定の画像データを伸長して入力画像データに合成するものである。 - 特許庁

The nonvolatile semiconductor memory device includes a plurality of unit cell arrays MAT00-11 having memory cells MC including bit lines BL and word lines WL and variable resistance elements VR which are arranged at respective cross parts of the bit lines BL and word lines WL, which are electrically re-writable, and of which the resistance values are stored as data in a nonvolatile state.例文帳に追加

不揮発性半導体記憶装置は、ビット線BL及びワード線WL、並びにビット線BL及びワード線WLの各交差部に配置された電気的に書き換え可能で抵抗値をデータとして不揮発に記憶する可変抵抗素子VRを含むメモリセルMCを有する複数の単位セルアレイMAT00〜11を備える。 - 特許庁

When a recording starting instruction is input, a television receiver 10 transmits a first instruction signal, instructing recording start to an HDD recorder 20 (recording device) and causes a FIFO memory to start recording and when a first notification signal from the HDD recorder, the television receiver starts transmitting the content data recorded in the FIFO memory to the HDD recorder.例文帳に追加

テレビジョン受像機10は、記録開始の指示が入力された場合に、HDDレコーダ20(記録機器)に対して記録開始を指示する第1指示信号を送信するとともにFIFOメモリに記録を開始させ、HDDレコーダから第1通知信号を受信した場合に、FIFOメモリに記録されたコンテンツデータのHDDレコーダへの送信を開始する。 - 特許庁

In the semiconductor device having an SRAM consisting of a plurality of memory cells 50, path gate transistors Q5, Q6 constituting each memory cell 50 are each a bulk transistor (directly formed on a silicon substrate), and the other transistors Q1-Q4 are each an SOI transistor (formed on an Si layer of an SOI structure partially formed on the silicon substrate).例文帳に追加

複数のメモリセル50からなるSRAMを有する半導体装置であって、メモリセル50を構成するパスゲートトランジスタQ5,Q6は(シリコン基板に直接形成された)バルクトランジスタであり、それ以外のトランジスタQ1〜Q4は(シリコン基板に部分的に形成されたSOI構造のSi層に形成された)SOIトランジスタである。 - 特許庁

To provide a decoding device for which cost reduction is carried out by suppressing the maximum amount of data transfer that is needed when a video decoder performs decoding processing, per unit time duration from a memory, and which is capable of obtaining responses that are superior with respect to events from the outside, such as user operation, even if it shares memory with modules, such as CPU.例文帳に追加

ビデオデコーダが復号処理を行う際に必要となるメモリからの単位時間当たりのデータ転送量の最大値を抑えることで、低コスト化された復号装置、および、メモリをCPU等のモジュールと共有していても、ユーザ操作などの外部からのイベントに対して優れた応答性を得ることができる復号装置を提供すること。 - 特許庁

A semiconductor storage device 20 includes memory cell arrays 1a to 1m, memory cell replacement judging circuits 2a to 2m, fuse information holding circuits 3a to 3m, fuse information holding control circuits 4a to 4m, and a refresh control circuit 5.例文帳に追加

半導体記憶装置20には、メモリセルアレイ1a乃至メモリセルアレイ1m、メモリセル置き換え判定回路2a乃至メモリセル置き換え判定回路2m、ヒューズ情報保持回路3a乃至ヒューズ情報保持回路3m、ヒューズ情報保持制御回路4a乃至ヒューズ情報保持制御回路4m、及びリフレッシュ制御回路5が設けられている。 - 特許庁

The communication device has a means for detecting that the power supply is turned off, stores a waiting state that is being executed in two waiting states during energization when the power is on into a non-volatile memory, and controls automatic line identification determination, according to the waiting state stored in the non-volatile memory when a system is activated.例文帳に追加

電源OFFが起きたことを検出する手段を持ち、電源ONである通電中における2つの待機状態のうちで、実行中である待機状態を、不揮発性メモリに格納し、システム起動時に、上記不揮発性メモリに格納されている待機状態に応じて、回線自動識別判定を制御する通信装置である。 - 特許庁

例文

A partition for recording the user data of the information apparatus is installed in an NAND type flash memory, and the processor of an NAND type flash memory device interprets an erase command issued from a host, and configured of a command code and the leading sector address of the erase object area of the partition and the number of sectors, and erases all the data stored in the partition.例文帳に追加

NAND型フラッシュメモリに情報機器のユーザデータを記録するパーティションを設けておくとともに、NAND型フラッシュメモリデバイスのプロセッサが、ホストから発行された、コマンドコードと前記パーティションの消去対象領域の先頭セクタアドレスとセクタ数からなる消去コマンドを解釈して、前記パーティションに記憶されている全データを消去する。 - 特許庁




  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS