「to the memory of」に関連した英語例文の一覧と使い方(690ページ目) - Weblio英語例文検索

A garbage collection control means 4 controls, to a request of garbage collection processing for the memory 10 from a garbage collection processing request means 2, whether the requested garbage collection processing is executed or not.例文帳に追加

ガーベージコレクション制御手段４は、ガーベージコレクション処理要求手段２からのメモリ１０を対象としたガーベージコレクション処理の要求に対し、算出したガーベージコレクション処理前のメモリ１０の空き記憶領域の合計量に基づいて、要求するガーベージコレクション処理を実行するか否かを制御する。 - 特許庁

A conversion control part 102 issues indication converting a luminance value to a black image data converting part 104 so that pixel values included in the prescribed sectioned regions are made pixel values expressing black, using information indicating conversion frequency corresponded for each sectioned region stored in the memory 101 during display of image data.例文帳に追加

変換制御部１０２は、画像データの表示中、メモリ１０１に格納された、各区分領域ごとに対応付けられた変換頻度を示す情報を用いて、所定の区分領域に含まれる画素値を黒を表現する画素値とするように輝度値を変換させる指示を黒画像データ変換部１０４に対して発行する。 - 特許庁

Further, the semiconductor apparatus includes the programmable device (3), capable of being changed in logic function by many logic elements according to definition data that a rewritable storage circuit holds, as at least one semiconductor device, a memory device (7) as another semiconductor device, and a processing device (4), having a central processing unit, further as another semiconductor device.例文帳に追加

また、少なくとも一つの半導体デバイスとして、書き換え可能な記憶回路が保持する定義データに従って多数のロジックエレメントによる論理機能が可変とされるプログラマブルデバイス（３）を備え、その他の一つの半導体デバイスとしてメモリデバイス（７）を備え、その他の別の一つの半導体デバイスとして中央処理装置を有するプロセッシングデバイス（４）を備える。 - 特許庁

To provide a spin injection magnetization reversal element which has high perpendicular magnetic anisotropy and moreover does not deteriorate the perpendicular magnetic anisotropy by heat treatment, a magnetic random access memory and an optical modulator constituted by using this spin injection magnetization reversal element, a display device, a holography apparatus, and a hologram recording apparatus constituted by using this optical modulator, and a method of manufacturing the optical modulator.例文帳に追加

高い垂直磁気異方性を有し、また、熱処理によっても垂直磁気異方性が劣化することのないスピン注入磁化反転素子、このスピン注入磁化反転素子を用いて構成される磁気ランダムアクセスメモリおよび光変調器、この光変調器を用いて構成される表示装置、ホログラフィ装置およびホログラム記録装置、この光変調器の製造方法を提供する。 - 特許庁

When contents of a desired flash memory among plural flash memories are rewritten, a corresponding SIO among plural SIOs is connected to a program rewriting device 109 by a SIO switching selecting circuit 108 based on a control information from the program rewriting device 109, and serial communication is performed between the program rewriting device 109 and a corresponding CPU among plural CPUs.例文帳に追加

複数のフラッシュメモリのうち所望のフラッシュメモリを書き換える際、プログラム書き換え装置１０９からの制御情報に基づきＳＩＯ切り替え選択回路１０８により複数のＳＩＯのうち対応するＳＩＯをプログラム書き換え装置１０９に接続し、プログラム書き換え装置１０９と複数のＣＰＵのうち対応するＣＰＵとの間でシリアル通信を行う。 - 特許庁

A pointer table 2 in which an address on a memory in which the arithmetic results outside a software component 1C are stored and a software component 1C functioning as a portion of control software 100 for controlling various devices are integrated into control software by referring to the arithmetic results through an address registered in a pointer table 2.例文帳に追加

ソフト部品１Ｃの外部での演算結果が格納されたメモリ上のアドレスが登録されるポインタテーブル２とともに、ポインタテーブル２に登録されたアドレスを介して演算結果を参照して、各種機器を制御する制御ソフトウェア１００の一部として機能するソフト部品１Ｃを制御ソフトウェアに組み込む。 - 特許庁

A first element 57a and a second element 57b constituting a sensor element receives far infrared rays emitted from a passerby being the traveling object in a moving direction and CPU 71 compares data converted to a digital signal and data which is stored in a data memory (SRAM) 75 and should be compared with each other and measures the moving direction of passerbys and its number.例文帳に追加

センサ素子(57)を構成する第１の素子(57a) 及び第２の素子(57b) が、移動体である通行者(35)が発する遠赤外線を進行方向に応じて受光し、ＣＰＵ(71)がデジタル信号に変換されたデータとデータメモリー（ＳＲＡＭ）(75)に記憶された比較されるべきデータとを比較し、通行者(35)の進行方向とその数を計測する。 - 特許庁

In the image compressing device, a vertical duplicated quadrature transformation processing section 31 performs orthogonal transformation operation processing in a vertical direction to data divided by the size of 8×16 half blocks 0, 1, 2 for storing in intermediate memories 0, 1, 2, respectively, in an intermediate memory 32 as 8×8 data.例文帳に追加

本発明の画像圧縮装置では、垂直重複直交変換処理部３１により、８×１６のハーフブロック０，１，２のサイズで分割されたデータに対し、垂直方向に直交変換演算処理を行い、８×８のデータとして中間メモリ部３２内の中間メモリ０，１，２にそれぞれ格納する。 - 特許庁

The software radio device is composed of a radio section 2001, a modulation-demodulation section 2002 modulating and demodulating a transmission signal, a program memory 2006, in which an execution file for modulation and demodulation peculiar to the modulation-demodulation section 2002 is stored, and an execution file generator 2011 generating an execution file from a source file.例文帳に追加

無線部２００１と、伝送信号を変調および復調する変復調部２００２と、変復調部２００２に固有の変復調用実行ファイルを格納するプログラムメモリ２００６と、ソースファイルから実行ファイルを生成する実行ファイル生成装置２０１１と、から構成されるソフトウェア無線装置である。 - 特許庁

This circuit has an arithmetic means (CPU) 15 for previously calculating frequency divider control data 11 for providing a frequency dividing number corresponding to an output frequency and a frequency divider switching memory circuit 2 for writing the frequency divider control data 11 and controlling a variable frequency divider 1 by reading a frequency dividing value 10 each time an output 9 of the variable frequency divider 1 is generated.例文帳に追加

出力周波数に応じた分周数を得るための分周器制御データ１１をあらかじめ計算する演算手段（ＣＰＵ）１５と、分周器制御データ１１を書き込み、可変分周器１の出力９が発生する度に、分周値１０を読み出して、可変分周器１の制御を行う分周器切り換えメモリ回路２を有する。 - 特許庁

To provide a cassette for radiographic image photography and a radiographic image photography system that attain proper image read processing meeting the photographic conditions of actual photography by correlating the cassette for radiographic image photography used for photography with photography reservation information without relying on radiographic engineer's memory.例文帳に追加

放射線技師の記憶に頼ることなく、撮影に用いた放射線画像撮影用カセッテと撮影予約情報とを対応付け、実際に撮影した撮影条件に応じた適切な画像読取処理をすることができる放射線画像撮影用カセッテ及び放射線画像撮影システムを提供することを目的とする。 - 特許庁

A read/write address determination means 105 includes a threshold for determining whether data transferred from a host interface control part 103 is disk array configuration information or not from a write or read address of the data, and accesses a nonvolatile memory 106, when the data is disk array configuration information, to read/write disk array configuration information 110.例文帳に追加

リード／ライトアドレス判断手段１０５は、ホストインターフェイス制御部１０３から伝達されたデータのライトあるいはリードアドレスから、データがディスクアレイ構成情報かそうでないかを判断する閾値を内部に有しており、データがディスクアレイ構成情報である場合は、不揮発性メモリ１０６にアクセスしてディスクアレイ構成情報１１０をリード／ライトする。 - 特許庁

In a contact mask switching system mask ROM, a storage state is switched by determining whether a contact hole and an electrode that is to be buried into the contact hole are formed in a memory transistor MTij and a bit line fixing circuit, which fixes the potential of a bit line that is not selected, is provided.例文帳に追加

本発明は、コンタクトホール及びこのコンタクトホールに埋め込まれる電極がメモリトランジスタＭＴｉｊに形成されるか否かにより、その記憶状態を切り換えるコンタククトマスク切り換え方式のマスクＲＯＭにおいて、選択されていないビット線の電位を固定するビット線固定回路を設けたことを特徴とするものである。 - 特許庁

To miniaturize a testing device for an electronic part substrate suitable for testing the electronic part substrate while the electronic part substrate such as, for example, memory module is stored, provide a testing method therefor, and improve throughput of a test process.例文帳に追加

たとえばメモリモジュールなどの電子部品基板を収容した状態で、電子部品基板を試験するために適した電子部品基板の試験装置および試験方法であって、特に、装置の小型化と試験工程のスループットの向上とを図ることができる電子部品基板の試験装置および試験方法を提供すること。 - 特許庁

A MAC address database server receiving a supply request of MAC address information from a network interface device reads a MAC address from a MAC address file (S12), transmits it to the network interface device (S13), and the network interface device writes it in its built-in memory (S3).例文帳に追加

ネットワーク・インターフェイス装置からＭＡＣアドレス情報の供給要求を受けたＭＡＣアドレスデータベースサーバが、ＭＡＣアドレスファイルよりＭＡＣアドレスを読み出し（Ｓ１２）、ネットワーク・インターフェイス装置に送信し（Ｓ１３）、ネットワーク・インターフェイス装置は、それを内蔵メモリに書き込む（Ｓ３）。 - 特許庁

To realize higher quality multiple screen display improved in vertical resolution by synchronizing a different input signal with the vertical synchronizing signal of an optional video signal without lowering the vertical resolution with a smaller field memory and also eliminating side effects such as pairing and line flicker caused by scanning line interpolation.例文帳に追加

より少ないフィールドメモリで垂直解像度を低下させることなく任意の入力映像信号の垂直同期信号に他の入力信号を同期させると共に、走査線補間で生じるペアリングやラインフリッカなどの副作用を除去して垂直解像度の向上したより高画質な多画面表示を可能にすることを目的とする。 - 特許庁

The data on operating state or key input operation content of various audio apparatuses 101 are detected by an apparatus operation detection part 102 or a key input detection part 104, and a control part 105 reads sound data from a memory part 106 having various sound data stored therein according to the detection data and sounds it through a speaker 109.例文帳に追加

各種オーディオ機器１０１の動作状態又はキー入力操作内容のデータを機器動作検出部１０２又はキー入力検出部１０４で検出し、この検出データに応じて、制御部１０５により、種々の音のデータが記憶されたメモリ部１０６から音のデータを読み出し、スピーカ１０９から発音させる。 - 特許庁

In accordance with a control signal input to a common circuit (R)310 and a common circuit (L)320 by a P picture control unit 340, image data in an arithmetic region are read from an external memory 350 and full search processing of image data is performed by the common circuit (R)310 and the common circuit (L)320.例文帳に追加

Ｐピクチャ制御部３４０により、共通回路（Ｒ）３１０および共通回路（Ｌ）３２０に対して入力された制御信号にしたがって、共通回路（Ｒ）３１０および共通回路（Ｌ）３２０により、外部メモリ３５０から演算領域の画像データを読み込み、画像データの全探索処理をおこなう。 - 特許庁

This memory device is provided with: four memories 50-53 each having an address space (0x000-0x3FF) of the same scale having a common address with one word as one byte; an address decoder 30 allowing simultaneous access in arbitrary byte alignment to the four memories 50-53; and a data rearrangement circuit 70 rearranging data compliant with a big-endian CPU.例文帳に追加

１ワードを１バイトとし、共通のアドレスを有する同一規模のアドレス空間（０ｘ０００〜０ｘ３ＦＦ）を有する４個のメモリ５０〜５３と、これら４個のメモリ５０〜５３に対して、任意のバイトアラインでの同時アクセスを可能とするアドレスデコーダ３０と、ビッグエンディアンのＣＰＵに合わせたデータの並べ替えを行うデータ並べ替え回路７０を設ける。 - 特許庁

An emulator 3 is provided with a comparison arithmetic circuit 16 which monitors two kinds of power supply voltages used in an application system, executes comparison and detection, makes the result a detection signal K, and outputs the detection signal K to a slave microcomputer 14, a brake control section 11, and a trace control/trace memory section 12.例文帳に追加

エミュレータ３には、応用システムにおいて用いられる２種類の電源電圧の監視、および比較検出などを行い、その結果を検出信号Ｋとしてスレーブマイクロコンピュータ１４、ブレーク制御部１１、およびトレース制御／トレースメモリ部１２にそれぞれ出力する比較演算回路１６が備えられている。 - 特許庁

A controller 17 generates normalized activities N-act1, N-act2 that are normalized at a different range and adaptively select a quantization scale Q in response to the occupancy quantity of a buffer memory 16 or a quantization scale adjusted by the normalized activity N-act1 or N-act2 based on an average activity avg-Act obtained by coding a preceding frame.例文帳に追加

コントローラ１７は、異なるレンジで正規化した正規化アクティビティN_act1，N_act2を生成し、さらに、バッファメモリ１６の占有量に応じた量子化スケールＱと、正規化アクティビティN_act1或いはN_act2で調整した量子化スケールとを、前フレームの符号化の際に求めた平均アクティビティavg_Actに基づいて適応的に切り換える。 - 特許庁

The semiconductor memory device includes: an enable signal-generating part which generates a first enable signal for receiving a plurality of address decoding signals and selecting a first cell block and a second enable signal for selecting a second cell block; and an internal voltage-generating part 2 which determines whether first power supply is applied by the first or second enable signal to generate an internal voltage.例文帳に追加

複数のアドレスデコーディング信号を受信して第１セルブロックを選択するための第１イネーブル信号と第２セルブロックを選択するための第２イネーブル信号とを生成するイネーブル信号生成部と、第１又は第２イネーブル信号によって第１電源を供給する否かを決定し、内部電圧を生成する内部電圧生成部と、を含む。 - 特許庁

Further, an altitude, a speed of a plane and an atmospheric temperature are thrown into a CPU 17 through a flying condition throwing key 24 in a control unit 23 and data from a memory device 15 are read and operated to control the cooling liquid circulating/cooling device 14 while simulation on the ground can also be effected by a feedback signal from a temperature detector 13.例文帳に追加

一方、制御部２３の飛行条件投入キー２４で高度、機速、大気温度をＣＰＵ１７に投入し、記憶装置１５からのデータを読取り算出して、冷却液循環／冷却装置１４を制御し、温度検出器１３からの帰還信号により地上シュミレーションを行うこともできる。 - 特許庁

This computer is provided with a cache memory 10 including cache ways 15 and 17 constituted of cache blocks B1-B8 and a cache controlling part 30 for turning the cache blocks B1-B8 storing data having an address included in a designated address area into a state inhibiting replacement with other address data according to a supplied instruction, or for releasing the replacement inhibiting state.例文帳に追加

キャッシュブロックＢ１〜Ｂ８からなるキャッシュウェイ１５，１７を含むキャッシュメモリ１０と、指定されたアドレス領域に含まれるアドレスを持つデータを記憶しているキャッシュブロックＢ１〜Ｂ８を、供給される命令に応じて別アドレスデータへの置換禁止状態とし又は該禁止状態を解除等するキャッシュ制御部３０とを備えた計算機を提供する。 - 特許庁

A portable telephone set 1 includes: an operation key group 11; a memory 44 for storing a prediction candidate dictionary 92 including prediction candidates corresponding to prescribed characters or a character string; a prediction candidate extraction part 81 for extracting prediction candidates based on the prediction candidate dictionary 92; and an authentication part 83 for, when a preset password is input, permitting the use of a specific function.例文帳に追加

携帯電話機１は、操作キー群１１と、所定の文字又は文字列に対応する予測候補を含む予測候補辞書９２を記憶するメモリ４４と、予測候補辞書９２に基づいて予測候補を抽出する予測候補抽出部８１と、予め設定されたパスワードが入力された場合、特定機能の使用を許可する認証部８３と、を備える。 - 特許庁

A reading/analyzing section 111 analyzes print set items recorded on a memory card 109 by a printer and, based on the analyzed print set items, a print information generating section 107 generates additional information related to print setting required for printing by means of the printer at a print information generating section 107.例文帳に追加

メモリカード１０９にプリンタにより記録されたプリント設定項目を読み取り・解析部１１１が解析し、該解析されたプリント設定項目に基づき、自動プリント情報生成部１０７によりプリンタでプリントする際に必要なプリント設定に関わる付加情報を生成する構成を特徴とする。 - 特許庁

A clock-synchronized memory is provided with an AL setting register 132 used for setting a value (front-loaded latency) specifying a supply cycle of a read or write command, and a delay control circuit 126 for delaying internal control signals MAE, WBE by the prescribed cycle time in accordance with a value set to the AL setting register 132.例文帳に追加

クロック同期型のメモリにおいて、読出しまたは書込みコマンドの投入サイクルを指定する値（前倒しレイテンシ）を設定可能なＡＬ設定レジスタ１３２と、ＡＬ設定レジスタ１３２に設定された値に応じて所定のサイクル時間だけ内部制御信号ＭＡＥ，ＷＢＥを遅延させるための遅延制御回路１２６とを備える。 - 特許庁

Among TS packets included in the data stream, the motherboard 1 stores a TS packet representing sound and including a head part of a PES packet with predetermined PTS as a thinning objective packet in a contents storage internal memory 33 according to control by a contents record reproduction program, and other TS packets are stored in a motherboard storage 2.例文帳に追加

マザーボード１は、このデータストリームに含まれるＴＳパケットのうち、音声を表し所定のＰＴＳを付されているＰＥＳパケットの先頭部分を含むものを、間引き対象パケットとして、コンテンツ記録再生プログラムの制御に従って受信ユニット３のコンテンツ保存用内部メモリ３３に記憶させ、他をマザーボード用ストレージ２に記憶させる。 - 特許庁

The optical memory composed of a core layer and a clad layer stacked together and an uneven section 8 between them to reproduce information is manufactured by sequentially performing a coating process, a first irradiation process, a coating process, a stamper attaching process, a second irradiation process, a stamper separation process in this order on the resin layer 5a formed on a glass substrate 20.例文帳に追加

交互に積層されたコア層とクラッド層との界面に情報再生用の凹凸部８を形成してなる光メモリは、ガラス基板２０上に設けられた樹脂基体５ａ上に、塗布工程、第１硬化工程、塗布工程、スタンパ貼着工程、第２硬化工程、スタンパ剥離工程の順に各工程を繰り返し実施して製造される。 - 特許庁

When it is not connected with the charger 300 (step S104:NO), it is kept as it is, but when it is connected with the charger 300 (step S104:YES), a transmission/reception section activation section 107a performs control so as to activate a transmission/reception section 102 by a period of 200 ms stored in a memory 103 (step S105).例文帳に追加

充電器３００との接続がなされない場合は（ステップＳ１０４：ＮＯ）、そのままであるが、充電器３００との接続がなされた場合は（ステップＳ１０４：ＹＥＳ）、送受信部起動部１０７ａは、記憶部１０３に記憶されている周期２００ｍｓで送受信部１０２を起動するよう制御する（ステップＳ１０５）。 - 特許庁

The image processing apparatus comprises: a frame memory 32 for reading a white reference image at a white reference reading portion and storing it as a white reference data based on an output data from a line sensor; and a shading compensation processing portion 22 for using the stored white reference data as a references data during reading an image of a manuscript to detect a remarkable level variation region in a read white reference data.例文帳に追加

白基準読み取り部位の白基準画像を読み取り、ラインセンサからの出力データに基づいて白基準データとして記憶するためのフレームメモリ３２を備え、さらに、そこで記憶された白基準データを原稿の画像を読み取る際に、基準データとして使用し、取り込んだ白基準データ中の著しいレベル変動領域を検知するシェーディング補正処理部２２を備えた。 - 特許庁

A switch element (51) comprising single channel type MOS transistors are provided at the halfway of a path in which high voltage (EXWL) supplied to a memory array (10) from an external terminal when a test is transmitted, it is not necessary that supply voltage is reset without omission during a test by turning off the switch element (51) at switching a word line.例文帳に追加

テスト時に外部端子からメモリアレイ（１０）に供給される高電圧（ＥＸＷＬ）を伝達する経路の途中に単一チャネル型のＭＯＳトランジスタからなるスイッチ素子（５１）を設け、ワード線切換え時に該スイッチ素子をオフさせることでテスト中にいちいち供給電圧をリセットする必要をなくした。 - 特許庁

A disk D transferred from a CD bank part 6 in which plural CD are stored is driven so as to be rotated by a spindle motor 7, and signal reading is operated an optical pickup 8, and control data b obtained by a signal processing part 9 are stored in a memory 11, and this storage is operated for all the storage CD of the CD bank part 6.例文帳に追加

複数のＣＤが格納されたＣＤバンク部６から搬送されたディスクＤは、スピンドルモータ７によって回転駆動され、光学式ピックアップ８によって信号読取りが行われ、信号処理部９で得られた制御データｂがメモリ１１に格納され、この格納は、ＣＤバンク部６の格納ＣＤの全てに対して行われる。 - 特許庁

The semiconductor storage device which arranges two or more memory cells in a matrix and performs read operation and write operation, is configured so that load capacity (PA, PB, PC) to be driven by a buffer 15 is detected and an auxiliary buffer (auxiliary buffer main part 10A) is activated by a detection signal SBEN of the load capacity.例文帳に追加

複数のメモリセルをマトリックス状に配置し、読み出し動作および書込み動作を行う半導体記憶装置において、バッファ１５が駆動する負荷容量（ＰＡ，ＰＢ，ＰＣ）を検出し、該負荷容量の検出信号ＳＢＥＮにより補助バッファ（補助バッファ本体１０Ａ）を活性化する構成としてある。 - 特許庁

A PCI card bus bridge (PCIC) 10a for personal computer(PC) (information equipment) is provided with a PCI bus interface block 11, first and second two card interface blocks 12 and 13 based on the PCMCIA standard and a conversion logic 14 for converting the data of a small-sized memory card specification to a PC card specification or vice versa.例文帳に追加

パーソナルコンピュータ（情報機器）用のＰＣＩＣ（ＰＣＩカードバスブリッジ）１０ａには、ＰＣＩバスインターフェースブロツク１１と、それぞれＰＣＭＣＩＡ規格に準拠した第１及び第２の２つのカードインターフェースブロック１２、１３と、小型メモリカード仕様のデータをＰＣカード仕様に変換し又は逆に変換する変換ロジック１４とが設けられている。 - 特許庁

This ROM patching device includes (1) a patch buffer for storing a first replacement cache line containing a first new instruction suitable for replacing at least a portion of the codes in the ROM, (2) a lockable cache, and (3) a core processor logic operable to read from an associated memory a patch table containing a first table entry.例文帳に追加

本発明に基づくＲＯＭパッチング装置は、（１）ＲＯＭ内のコードの少なくとも一部を置換するのに適した第一新命令を包含する第一置換キャッシュラインを格納するパッチバッファ、（２）ロック可能なキャッシュ、（３）第一テーブルエントリを包含するパッチテーブルを関連するメモリから読取るべく動作可能なコアプロセッサ論理を有している。 - 特許庁

A controller 101 retrieves values (data Ds) outputted from a reflection sensor 121 to the fixing roller 131 on which no sheet is wound in synchronization with rotation reference position signals Vh outputted from a rotation reference position sensor 122 and prepares, in a memory unit 104, profile data (data Dm) for one revolution of the fixing roller 131.例文帳に追加

制御部１０１は、回転基準位置センサ１２２から出力される回転基準位置信号Ｖｈと同期して、シートの巻き付きがない定着ローラ１３１に対する反射センサ１２１から出力された値（データＤｓ）を取り込み、定着ローラ１３１の１周分のプロファイルデータ（データＤｍ）をメモリ部１０４内に作成する。 - 特許庁

When a system crash occurs, a stack data retrieving/sampling part 121 samples fault information not from all data in a main memory 21 but from stack data to be used for the storage of system state information by an operating system 11 and the sampled data are directly written in a dummy file in a disk device 22 without passing a file system.例文帳に追加

システムクラッシュ発生時には、スタックデータ検索／採取部１２１は、主メモリ２１上の全データではなく、オペレーティングシステム１１がシステム状態情報の保存に使用しているスタックデータに限定して障害情報の採取を行い、その採取データをファイルシステムを介さずにディスク装置２２のダミーファイルに直接書き込む。 - 特許庁

In communication equipment, a tape drive device, a library device, an auto-loader and a reader, communication processing is made possible and communication impossibility due to disagreement of communication methods is eliminated by switching a communication processing part and an antenna means in accordance with the various communication methods adopted in the semiconductor memory mounted on a tape cassette or other recording medium cassettes.例文帳に追加

通信装置、テープドライブ装置、ライブラリ装置、オートローダー装置、リーダー装置において、テープカセットその他の記録媒体カセットに装備された非接触式半導体メモリに採用されている各種の通信方式に対応して、通信処理部及びアンテナ手段を切り換えて通信処理を行うことができるようにし、通信方式の不一致による通信不能ということを解消する。 - 特許庁

To obtain a printer for printing image data read out directly (not through a host) from a digital camera, or the like, in which print data including a plurality of images in the main scanning direction, e.g. index print data, can be processed with a limited memory capacity.例文帳に追加

ディジタルカメラ等で撮影した画像データを直接（ホストを介することなく）読み込んで印刷を行うプリンタにおいて、限られたメモリ容量等の中でも、インデクス印刷等、主走査方向に複数の画像を含む印刷データを処理することを可能としたプリンタ及びその画像データの処理方法を提供すること。 - 特許庁

To provide a layout method for laying out memories of a desirable capacity in a memory layout desirable area when a usable gate region is restricted in a semiconductor integrated circuit device in which a hard macro and a usable gate are mixedly present; and the semiconductor integrated circuit device laid out by the layout method.例文帳に追加

ハードマクロとユーザブルゲートが混在した半導体集積回路装置において、ユーザブルゲート領域に制限がある場合にメモリ配置希望エリアに希望容量のメモリを配置するためのレイアウト方法および当該レイアウト方法によって配置された半導体集積回路装置を提供すること。 - 特許庁

To provide a browsing terminal device which includes a non-volatile display unit for preserving display information when supply of a drive voltage is interrupted and which displays information for reminding a user about a memory concerned with the display information displayed on the non-volatile display unit.例文帳に追加

本発明の目的は、駆動電圧の供給が停止されている場合、表示情報が維持される不揮発性表示部を備えた閲覧端末装置において、不揮発性表示部に表示されている表示情報に関する記憶が、ユーザに喚起されるための情報を表示する閲覧端末装置を提供することである。 - 特許庁

The semiconductor device comprises: a plurality of memory cells having a transistor formed by using a first semiconductor material, a transistor formed by using a second semiconductor material different from the first semiconductor material, and a capacitive element; and a potential switching circuit having a function for supplying a power source potential to a source line in a writing period.例文帳に追加

第１の半導体材料を用いたトランジスタと、第１の半導体材料とは異なる第２の半導体材料を用いたトランジスタと、容量素子とを有する複数のメモリセルを有し、書き込み期間にソース線に電源電位を供給する機能を有する電位切り替え回路を備えた半導体装置とする。 - 特許庁

A main storage device is made to read a target program 3, and a cache line information generation part 5a is configured, and cache line information 6a having memory address information and symbol information in the functions of the target program 3 on a cache line is displayed as well as cache performance information 6b.例文帳に追加

ターゲットプログラム３を主記憶装置に読み込ませ、キャッシュライン情報生成部５ａが構成されるために、キャッシュ性能情報６ｂとともに、キャッシュライン上のターゲットプログラム３の関数におけるメモリアドレス情報とシンボル情報とを有するキャッシュライン情報６ａが表示される。 - 特許庁

A control method of such a static random access memory (SRAM) cell is provided that an anti-parallel storage circuit storing a logic high level or a logic low level is included across a true node and a complementary node, and the true node and the complementary node are connected respectively to a true bit line (BLT) and a complementary bit line (BLC) by first and second transistors.例文帳に追加

真ノード、相補ノード間に論理ハイレベルまたは論理ローレベルを記憶するアンチパラレル記憶回路を含み、真ノードと相補ノードとは、それぞれ第１、第２のトランジスタによって真ビット線（ＢＬＴ）と相補ビット線（ＢＬＣ）とに接続されているスタティックランダムアクセスメモリ（ＳＲＡＭ）セルの制御方法が提供される。 - 特許庁