「外部導体」に関連した英語例文の一覧と使い方(89ページ目) - Weblio英語例文検索

半導体静電保護回路が、外部接続用のデバイス端子、第１の基準供給端子、デバイス端子と第１の基準供給端子との間に接続された電流経路を有する一次保護回路（ＳＣＲ）、一次保護回路の端子と第１の基準供給端子との間に並列に接続された複数のトリガ回路を有する。例文帳に追加

This semiconductor electrostatic protective circuit is provided with a device terminal for external connection, a first reference supply terminal, a primary protective circuit (SCR) having a current path connected between the device terminal and the first reference supply terminal, and plural trigger circuits connected in parallel between a terminal of the primary protective circuit and the first reference supply terminal. - 特許庁

本発明の不揮発性半導体メモリ回路は、メモリセルアレイ及び外部から提供された入力データ及び該当メモリセルアレイに書き込まれているセルデータを比較して書き込み動作を制御する時、前記入力データのレベルに応じて分配される電圧を異に調整することによって前記セルデータの電圧を可変させる書き込み制御部を備える。例文帳に追加

The non-volatile semiconductor memory circuit includes a write-in control part in which when input data provided from a memory cell array and the outside are compared with cell data written in the memory cell array and write-in operation is controlled, voltage of the cell data is varied by adjusting respectively voltage distributed in accordance with a level of the input data. - 特許庁

パッケージ３４から突出する外部端子３５と半導体テスト回路のコンタクトパッド３６との間に介在させて両者の対応するもの同士を導通させるコンタクト部材４０を有すると共に、コンタクト部材４０が、ゲル状導電材料でなる接触材３９ｂを導電性容器３９ａ内に収納して形成された接触体３９を有している。例文帳に追加

A contact member 40 is interposed between the external terminal 35 projecting from a package 34 and a contact pad 36 of a semiconductor test circuit, and electrically connects corresponding parts of them, and the contact member 40 has a contact body 39 formed by housing a contact body 39b made of a gelled conductive material in a conductive container 39a. - 特許庁

ワイヤーボンディング性ならびに外部回路基板の端子との接合性を損なうことなく、またマイグレーション現象を生ずることなく、外装半田めっき工程の省略を可能にし、信頼性の高い、かつ製造コストの安い新しいＱＦＰタイプの半導体集積回路用リードフレームを提供する。例文帳に追加

To provide a new QFP type lead frame for semiconductor integrated circuits that prevents wire-bonding properties and the joint properties with the terminal of an external circuit substrate from being lost and a migration phenomenon from being generated, allowing armor solder-plating processes to be abbreviated, is reliable, and can be manufactured inexpensively. - 特許庁

上記ＳＭＤ部品１０を搭載する実装基板２０のパターン電極２１には、外部接続パッド電極１２に対応する接続パターン電極２１と、複数の第２のパッド電極１４に対応する第２のパターン電極２３を設け、該複数の第２のパターン電極２３にそれぞれ接続導体２４で接続された監視用ランド端子２４ａ、２４ｂを設ける。例文帳に追加

A pattern electrode 21 of a mounting board 20 for mounting the SMD component 10 is provided with a connection pattern electrode 21 corresponding to the external connection pad electrode 12, and second pattern electrodes 23 corresponding to the plurality of second pad electrodes 14 wherein the plurality of second pattern electrodes 23 are provided with monitoring land terminals 24a and 24b connected through respective connection conductors 24. - 特許庁

本発明の一形態のデータ書き込み方法は、不揮発性半導体記憶装置のメモリセルにデータを書き込むためのデータ書き込み方法であり、複数の周辺回路部の動作に使用される外部電源電圧を、電圧変換すること無しに前記メモリセルへの書き込み時のドレイン電圧として印加する。例文帳に追加

The data writing method for writing the data into a memory cell of the nonvolatile semiconductor storage device, and in this method, an external power source voltage to be used for an operation of a plurality of peripheral circuit sections is applied as a drain voltage when writing to the memory cell without being subjected to voltage conversion. - 特許庁

この波長変換器は、２つの半導体光増幅器２，３による相互位相変調効果を利用したマッハツェンダ型の波長変換器であって、外部から波長λ１の強度変調されたパルス状の入力信号光と波長λ２のＣＷ光（連続光）とを受け、波長λ２の強度変調されたパルス状の信号光を出力する。例文帳に追加

The wavelength converter is a Mach-Zehnder type wavelength converter utilizing a mutual phase modulation effect by two semiconductor optical amplifiers 2, 3, receives intensity modulated pulsed input signal light with a wavelength λ1 and CW light (continuous wave light) with a wavelength λ2 from the outside, and outputs intensity modulated pulsed signal light with a wavelength λ2. - 特許庁

半導体チップのパッドレイアウトに対応して配列された複数の圧力センサ３０を有するプローブ針圧検出部２０と、 前記圧力センサ３０で検出した圧力を示す電気信号の各々をデジタル変換し、データ出力する制御回路４０と、 該制御回路４０で出力された前記データを外部に送信する通信回路５０と、を有することを特徴とする。例文帳に追加

The semiconductor apparatus includes: a probe needle pressure detection portion 20 including a plurality of pressure sensors 30 arranged according to pad layout of semiconductor chips; a controlling circuit 40 for converting each electric signal arises from pressure detected by the pressure sensors 30 into a digital signal and output; and a communication circuit 50 for transferring the data output from the controlling circuit 40 to an external device. - 特許庁

外部からのデータ入力信号を入力して出力するデータ入力回路（１１１）と、前記データ入力回路への入力に応じて変化する出力信号の期待値を記憶する比較値レジスタ（１１６）と、前記データ入力回路の出力信号の切り替わり回数に応じた値と期待値とを比較する比較回路（１１３）とを有することを特徴とする半導体集積回路が提供される。例文帳に追加

This circuit has a data input circuit 111 for inputting the data input signal from the outside and outputting it, a comparison value register 116 for storing an expected value of an output signal changing corresponding to input into the data input circuit, and a comparison circuit 113 for comparing a value corresponding to the number of switching times of the output signal from the data input circuit with the expected value. - 特許庁

第１内部電極層２と第２内部電極層３との間に位置する誘電体層の内部で、両内部電極層２、３の対向領域よりも外部電極端子８、９側に、少なくとも一方の内部電極層と非接触に保持された緩衝導体層４、５を配設してなる積層セラミックコンデンサ１０とする。例文帳に追加

The laminated ceramic capacitor 10 has a configuration wherein a dielectric layer is located between a first internal electrode layer 2 and a second internal electrode layer 3, and buffer conductor layers 4 and 5 which are held coming into no contact with at least either of the internal electrode layers are provided closer to the external electrodes 8 and 9 than the opposed regions each located between the internal electrodes 2 and 3. - 特許庁

パワーモジュールに、３相のインバータ半導体スイッチング素子及び電源力率改善スイッチング素子を制御して直流ブラシレスモータを回転数制御するマイクロコンピュータと、マイクロコンピュータの信号を伝達するドライブ回路を内蔵し、外部からの速度指令として誘導電動機用ＰＷＭ信号を入力し、基本波を解読してブラシレスモータに対する速度指令とする。例文帳に追加

The power module incorporates a microcomputer for controlling the speed of a DC brushless motor by controlling a three-phase inverter semiconductor switching element and a power supply power factor improvement switching element, and a drive circuit for transferring the signal of the microcomputer, inputs a PWM signal for the induction motor as a speed command from the outside, and fundamental waves are interpreted as a speed command for the brushless motor. - 特許庁

既設のパイプタイプケーブルの鋼管１内に引き替えられるパイプタイプゴム又はプラスチック絶縁電力ケーブル15において、導体４上にゴム又はプラスチックの絶縁層17を被覆すると共に、その絶縁層17上に直接又は外部半導電層18を介して補強層19を被覆し、その補強層19上にスキッドワイヤ20を螺旋状に巻き付ける。例文帳に追加

The pipe type rubber or plastic insulation power cable 15, replacing an existing pipe type cable at the inside of a steel pipe 1, is formed by covering a conduction body 4 by a rubber or plastic insulation layer 17, and covering the above insulation layer 17 by a reinforcing layer 19 directly or interposing an outer semiconductive layer 18, and spirally winding a skid wire 20 on the reinforcing layer 19. - 特許庁

フリップ実装によって配線基板１１に搭載された半導体チップ１６を封止体１２によって封止したワイヤレスのパッケージ構造とし、封止体１２上面から露出した放熱板でもある上部導電板１３および封止体１２下面から露出した放熱板でもある外部接続用電極１４ａを有する。例文帳に追加

There is provided a wireless package structure in which a semiconductor chip 16 mounted on a wiring board 11 by flip mounting is sealed by a sealing body 12, having an upper conductive plate 13, being a heat sink exposed from the upper surface of the sealing body 12 and an external connection electrode 14a, being a heat sink exposed from a lower surface of the sealing body 12. - 特許庁

温度にかかわらず非線形光学結晶の変換効率がほぼ最大になる波長に発振波長をロックすることが可能な歩留まりが高く、安価な外部共振器型半導体レーザ装置で、出力がほとんど変動しない、低消費電力化や小型化に適した第２高調波発生装置を提供する。例文帳に追加

To provide an inexpensive external cavity semiconductor laser exhibiting a high yield in which an oscillation wavelength can be locked to such a wavelength as the conversion efficiency of a nonlinear optical crystal is maximized regardless of a temperature, and to provide a second harmonic generator having a substantially invariant output and suitable for reducing power consumption or a size. - 特許庁

内部電極と半導体セラミック層とを交互に積層して一体焼成して得られるセラミック素体の両端面に外部電極が形成されてなる積層型ＰＴＣサーミスタにおいて、積層型ＰＴＣサーミスタの信頼性の向上、具体的には通電試験における室温抵抗の経時変化を安定させる。例文帳に追加

To improve reliability of laminated PTC thermistors, and stabilize changes with the passage of time of its resistance at room temperature in an electrification testing, in the laminated PTC thermistor, where an external electrode is formed at the opposite ends of a ceramic base structure obtained by alternately laminating and integrally calcining an internal electrode and a semiconductor ceramic layer. - 特許庁

電極端子６０７は、パワーモジュール６１６の側面で外部バスバー６１７と接続される端子接続部６１３と、半導体チップ６０１またはチップ実装金属電極６０３と接続される通電用電極部分６０９と、絶縁シート６０４と接触する電極端子冷却部６０８とを備える。例文帳に追加

The electrode terminal 607 comprises a terminal connection portion 613 connected with the external bus bar 617 on the side face of the power module 616, a current-carrying electrode portion 609 connected with the semiconductor chip 601 or the chip mounting metal electrode 603, and an electrode terminal cooling portion 608 in contact with the insulating sheet 604. - 特許庁

発明の半導体メモリ装置のアクセス制御部は、外部装置から供給されるライトイネーブル信号が、データの書き込み要求を示すアクティブ状態に変化する場合において、前記ライトイネーブル信号が非アクティブ状態に戻るタイミングに基づいて、一定の期間ライトアクセスを実行させる。例文帳に追加

An access control part of this semiconductor memory device allows write access for a specified period in timing for the above write enable signal to return to the inactive state, in the case a write enable signal supplied from an external device is changed to the active state indicating the demand of write-in of data . - 特許庁

本発明の半導体集積回路は、スマートパワーダウン信号がイネーブルされると、周期的にイネーブルされるパルス信号であるバッファイネーブル信号を生成するＤＬＬ制御手段；及び、バッファイネーブル信号に応じて外部クロックの位相を制御して、出力クロックを生成するＤＬＬ回路を含む。例文帳に追加

A semiconductor integrated circuit includes: a DLL control means configured to generate a buffer enable signal, the buffer enable signal being a pulse signal that is periodically enabled when a smart power down signal is enabled; and a DLL circuit configured to control a phase of an external clock signal in response to the buffer enable signal to generate an output clock. - 特許庁

本発明の超高温型荷重計は、外部よりの荷重を受ける受圧部１３と、シリコン半導体歪ゲージ２１が取り付けられたサファイア層２２と、金または銀と銅とチタンとを成分とする接合材により、サファイア層２２と受圧部１３とをろう付け接合して形成する接合層１５とを備えることとした。例文帳に追加

This ultrahigh temperature type load meter is provided with a pressure receiving part 13 receiving a load from outside, a sapphire layer 22 provided with a silicon semiconductor strain gage 21, and a bonding layer 15 formed by soldering the sapphire layer 22 and the pressure receiving part 13 with a jointing material comprising gold or silver, copper, and titanium. - 特許庁

電気的に書き込み消去可能な不揮発性のメモリセルをアレイ状に複数配列して一括データ消去可能に形成されたメモリブロックの複数と、メモリブロックを置換可能な冗長ブロックを備えてなる不揮発性半導体記憶装置において、外部の制御を煩雑にせず消去処理の高速化を図る。例文帳に追加

To achieve a higher speed for erasure processing without making external control complicated in a nonvolatile semiconductor memory device provided with a plurality of memory blocks where a plurality of electrically writable and erasable nonvolatile memory cells are arranged in an array form to enable batch data erasure, and redundant blocks to replace the memory blocks. - 特許庁

建物外部に構築される水勾配を形成する下地材を、芳香族ビニル単位と脂肪族カルボン酸誘導体単位からなる共重合体（Ａ）を含有する樹脂組成物を発泡させてなる合成樹脂発泡体とすることにより、上記特性を有する水勾配を有する構造物を得ることができる。例文帳に追加

In this structure, the substrate material forming drainage slope to be formed in the outside of a building is the synthetic resin foam material prepared by foaming a resin composition containing a copolymer (A) formed by an aromatic vinyl unit and an aliphatic carboxylic acid derivative unit to provide the structure having the drainage slope having the above characteristic. - 特許庁

ソケット本体３に、半導体装置の外部電極に接触しかつバネ５により上下に移動するコンタクトピン６を有し、コンタクトピン６の先端を円筒状でかつ９０度以下の角度とし、しかもコンタクトピン６に６０ｋＨｚ以上の超音波振動を付加する超音波振動装置１１を有する。例文帳に追加

A socket body 3 includes contact pins 6 each for contacting with an external electrode of a semiconductor device and moving up and down with spring 5 and having a cylindrical tip formed to make an angle of 90 degrees or less; and an ultrasonic vibration apparatus 11 for applying ultrasonic vibration of 60 kHz or more to the contact pins 6. - 特許庁

外部からの給電で抵抗発熱する抵抗発熱素子２を埋め込み配置した窒化アルミニウム系燒結体層１と、前記窒化アルミニウム系燒結体層１の裏面側に積層一体化された冷却体層３と、前記冷却体層３に付設された冷却用媒体流路４とを有することを特徴とする半導体熱処理用ヒーターである。例文帳に追加

The semiconductor heat processing heater has an aluminium nitride sintered body layer 1 where resistance heat generating elements 2 which resist and generate heat by power feeding from outside, a cooling body layer 3 which is laminated and integrated at the back of the aluminium nitride sintered body layer 1, and cooling medium passages 4 attached in the cooling body layer 3. - 特許庁

本発明の半導体集積回路装置１０１は、暗号化されたプログラムと復号プログラムＤ１２３ａとがＲＡＭ１０５に入力されると、バスポート１１０ａに対して外部からのアクセスを禁止させ、ＲＡＭ１０４及び１０５へのアクセスを許可して暗号化されたプログラムと復号プログラムとのＲＡＭ１０５への転送を行う。例文帳に追加

The semiconductor integrated circuit device 101 prohibits access to a bus port 110a from the outside, permits access to RAMs 104 and 105, and transfers the encrypted program and the decryption program to the RAM 105 when the encrypted program and the decryption program D123a are input in a RAM 105. - 特許庁

複数の容器２を所定方向に搬送する搬送手段４と、標準電極３０と内容物Ｌへの挿入部位が外部に露出した半導体からなるｐＨ測定電極２９とを備え、これらの標準電極３０とｐＨ測定電極２９との間での電位差に基づいて内容物のｐＨ値を測定するｐＨセンサ６とを備えている。例文帳に追加

This apparatus is provided with a conveying means 4 for conveying a plurality of containers 2 in a specified direction, a standard electrode 30 and a pH measuring electrode 29 comprising a semiconductor with an inserting part thereof into the contents L being exposed outside and also with a pH sensor 6 to measure a pH value of the contents based on a potential difference between the standard electrode 30 and the pH measuring electrode 29. - 特許庁

入力電圧発生／外部出力電圧発生回路（５）を装置内部に設け、電源供給ピン端子（２Ａ−０，２Ｂ−０）に対応するパッド（３Ａ−０，３Ｂ−０）の電圧を検出し、その検出結果に基いて半導体装置の挿入方向を特定し、正しい電圧をチップ内部回路（６）へ与える。例文帳に追加

An input voltage generating/external output voltage generating circuit 5 is provided in a semiconductor device, and a voltage of pads 3A-0 and 3B-0 corresponding to power supply pin terminals 2A-0 and 2B-0 is detected, and then the insertion direction of the semiconductor device is specified according to the detected result and a correct voltage is given to a chip inside circuit 6. - 特許庁

外部導体シェル１３の前端縁に切り欠き１３１が形成されており、筒状絶縁体１９の先端部１９０の後端から絶縁基部１８側に突出形成された突起１９２が切り欠き１３１内に進入して切り欠き１３１と突起１９２が筒状絶縁体１９の周方向において係合している。例文帳に追加

A notch 131 is formed on the front end edge of the outer conductor shell 13, a projection 192 formed in protrusion toward the insulation base part 18 side from a back end of the tip part 190 of the cylindrical insulator 19 enters in the notch 131, and the notch 131 and the projection 192 are engaged with each other in the peripheral direction of the cylindrical insulator 19. - 特許庁

絶縁基板１０と、絶縁基板１０上に直接設けられた１つ以上のキャパシタ１２、１３及びインダクタ１４と、キャパシタ及びインダクタの上側方向からこれらを接続する配線１５、１６、１７と、これらの配線と同一種類の導体で絶縁基板１０上に形成された外部接続用のパッド部１８〜２１とを有する電子部品。例文帳に追加

The electronic component includes an insulating substrate 10; one or more capacitors 12, 13 and an inductor 14 directly provided on the insulating substrate 10; wiring 15, 16, 17 for connecting the capacitors and the inductor from the upper direction of them; and external connecting pad parts 18-21 formed, on the insulating substrate 10, from conductors of the same kind as the wiring. - 特許庁

エッチングによって外部接続端子を設けておき、後から基材となる樹脂を埋め込む方法により得られる接続端子のトップ径よりボトム径の方が大きいことによる回路側の制約事項を解消し、接続端子のトップ径をボトム径より大きくすることにより、より高密度の配線を可能にした半導体パッケージ用基板を提供する。例文帳に追加

To provide a semiconductor packaging substrate in which, by a method for providing an external connection terminal by etching and next embedding a resin as a base material, the bottom of the obtained connection terminal is formed greater than the top thereof, thereby solving restriction items on a circuit side, and the top of the connection terminal is formed greater than the bottom thereof, thereby forming higher density wiring. - 特許庁

ウェハ４上に形成された複数の集積回路チップ２０のそれぞれに、半導体装置１０の外部に設けられた電圧供給源５から供給される電圧によって特性の検査を行われる被テスト回路３と、電圧供給手段５から供給される電流の電流値が所定値以上になったときに、被テスト回路３への電流を遮断するための電流遮断回路１とを備える。例文帳に追加

Each of a plurality of integrated circuit chips 20 formed on a wafer 4 is provided with a circuit 3 to be tested characteristics of which are inspected by a voltage supplied from a voltage source 5 provided on the outside of a semiconductor device 10, and a circuit 1 for interrupting current supply to the circuit 3 to be tested when the current supplied from the voltage source 5 reaches a predetermined level. - 特許庁

本発明の樹脂封止型半導体装置１０は、制御素子１８が実装された回路基板１２と、外部装置と電気的に接続される接続端子２６，２８と、回路基板１２が表面に配置されると共にパワー素子３２が実装された本体部３０とを有するリードフレーム１４と、回路基板１２及び本体部３０を一体に封止するモールド樹脂１６とを備えている。例文帳に追加

A resin sealed semiconductor apparatus 10 includes: a circuit board 12 mounted with the control element 18; a lead frame 14 having connection terminals 26 and 28 electrically connected to an external device and a body portion 30 having the circuit board 12 mounted on a surface and also mounted with the power element 32; and a mold resin 16 for sealing the circuit board 12 and body portion 30 in one body. - 特許庁

半導体製造装置は被処理体が配置される処理チャンバと、処理チャンバに連結され、処理チャンバ内のガスを外部に排出するための排気管と、配気管に設けられ、減圧状態の処理チャンバに復圧ガスを供給して処理チャンバ内の圧力を上昇させる際に復圧ガスの流れを制御する制御バルブを備えている。例文帳に追加

The apparatus for manufacturing a semiconductor comprises a processing chamber in which an article being processed is placed, an exhaust pipe for discharging gas in the processing chamber to the outside, and a control valve provided in a gas supply pipe and controlling the flow of pressure recovering gas at the time of raising the pressure in the processing chamber under the pressure reduced state by supplying the pressure recovering gas thereto. - 特許庁

本発明によるバックライトは、管外部の両端に電極導体を有するか又は無電極の多数の発光ランプと；互いに対向する面に前記多数の発光ランプの両端を収容する多数の溝と前記発光ランプに電源を印加するための導電層を有する上部及び下部の器具体と；前記上部器具体の上側に形成された光散乱手段とを含むことを特徴とする。例文帳に追加

The backlight has a plurality of electrodeless luminescent lamps or electrode conductors on the outside of the tubes of the lamps at their both ends, upper and lower fixtures having, on their opposing faces, a plurality of grooves for receiving both ends of the plurality of luminescent lamps and conductive layers to apply a voltage to the luminescent lamp, and light diffusion means formed on the upper side of the upper fixture. - 特許庁

不揮発性半導体記憶装置チップ内部のステータスレジスタ（３２）に、チップの外部からアクセスが可能か否かを示すビット（Ｂ７）や、書込みが正常に終了したか否かを示すビット（Ｂ４）と共に、再度書込みを実行することで正常に書込みが行なえる可能性があるか否かを示すビット（Ｂ６）を設けるようにした。例文帳に追加

A status register (32) in a non-volatile semiconductor storage chip is provided with a bit (B7) indicating whether access from the outside of a chip can be performed or not, a bit (B4) indicating whether write-in is finished normally or not, and a bit (B6) whether normal write-in can be performed by performing write-in again or not. - 特許庁

電極パッドに対してテストプローブを当接させる領域を定義し、電極パッドのプローブ痕が生じる領域を避けて外部電極をボンディングし、ボンディング信頼性を高めるとともに、電極パッドの下部の回路での配線の配設領域を拡大して高集積化を実現することを可能にした半導体装置を提供する。例文帳に追加

To provide a semiconductor device which can be improved in degree of integration through a method wherein a region of an electrode pad on which a test probe is made to abut is defined, an external electrode is bonded to an electrode pad avoiding its region where a probe mark is liable to be printed so as to improve bonding reliability, and a wiring providing region is expanded in a circuit under the electrode pad. - 特許庁

極微量の湿気、水分およびめっき液が外部電極及び内部導体の開放気孔やめっき層のピンホールを介し侵入するのを抑止し、セラミック体にクラックやデラミネーションが発生するのを防ぐとともに、絶縁抵抗や電気的・機械的特性の劣化を生じることのない積層型セラミック電子部品を提供する。例文帳に追加

To provide a laminated ceramics electronic component wherein a trace amount of moisture, water content, and plating liquid is suppressed from invading through an open gas cavity of an external electrode and internal conductor as well as a pin hole of a plating layer, a crack or delamination is prevented from occurring on a ceramics body, and no degradation occurs in insulating resistance and electric/mechanical characteristics. - 特許庁

半導体基板を用いて作製する発光素子において、分布ブラッグ反射器２で発生した近赤外線（波長７００〜１１００ｎｍ）を、分布ブラッグ反射器２から外部へ取り出される光の光路中に設置した近赤外線吸収機能を有する材料（分布ブラッグ反射器１０等）で除去または減少させる構成とする。例文帳に追加

In the light emitting element manufactured by using a semiconductor substrate, the near-infrared ray (wavelength of 700-1,100 nm) generated by a distributed Bragg reflector 2 is removed or reduced by a material (a distributed Bragg reflector 10, etc.) having a near-infrared ray absorbing function and installed in an optical passage of the light removed from the distributed Bragg reflector 2 to the outside. - 特許庁

火炎から発する光をＡｌ−Ｇａ−Ｎ系の半導体材料で構成される受光素子を用いて検出するように構成された火炎センサにおいて、受光素子ＰＳにおける入光側に、紫外線領域の光の反射を防止する反射防止膜が備えられ、その反射防止膜を備えた受光素子ＰＳが、外部に対して気密状に封止する封止部材Ｃ内に設けられている。例文帳に追加

In a flame sensor that uses a photodetector constituted of an Al-Ga-N based semiconductor material and detects light emitted by a flame, a film for preventing the reflection of light in an ultraviolet-ray region is provided at a side where the light enters in a photodetector PS, and the photodetector PS with the reflection prevention film is provided in a sealing member C for airtightly sealing against the outside. - 特許庁

半導体レーザ（ＬＤ）で発光されたレーザ光を内部フォトダイオード（ＰＤ）又は外部ＰＤで受光し、その受光出力に基づいてＬＤの発光強度をフィードバック制御するレーザ装置において、ＬＤに供給する電流の過大となることを防止してＬＤの劣化を防止する。例文帳に追加

To prevent a semiconductor laser (LD) from deteriorating by preventing a current from being excessively supplied to the LD in a laser device constituted, so that a laser beam emitted from the LD is received by an internal photodiode(PD) or an external PD and the intensity of the laser beam emitted from the LD is controlled to be fed back, based on the light receiving output of the PD. - 特許庁

配線基板は、開口部１４が形成された基板１０と、基板１０の一方の面に形成されて開口部１４内に入り込んで基板１０の他方の面から突出する屈曲部２２を有する配線パターン２０と、屈曲部２２の内部に充填されてその大きな変形は防止するがある程度の変形は許容する樹脂２６とを含み、屈曲部２２が半導体装置の外部端子となる。例文帳に追加

The wiring substrate includes a substrate 10 in which an opening 14 is formed, a wiring pattern 20 formed on one side of the substrate 10 and having a bend 22 which enters the opening 14 and projects from the other side of the substrate 10, and a resin 26 filling the bend 22 to prevent its big deformation but to permit some deformation wherein the bend 22 becomes the outer terminal of a semiconductor device. - 特許庁

コネクタとの嵌合など大きな外部応力がかかる環境下においても、コネクタの端子およびフレキシブルフラットケーブルの導体に形成されるめっき層やはんだから、ウィスカが発生するおそれの少ない、あるいは発生してもその長さが５０μｍ未満であり、かつ優れた耐屈曲特性を備えたフレキシブルフラットケーブルを提供する。例文帳に追加

To provide a flexible flat cable having excellent bending resistance in which whiskers are less likely to occur from the terminal of a connector or a plating layer or solder formed on the conductor of the flexible flat cable, or the length of whiskers is 50 μm or less when whiskers occur, even in such an environment as a large external stress is applied when the flexible flat cable is fitted to the connector. - 特許庁

半導体メモリ装置において、ノーマルワードラインと別に形成されるダミーワードラインと、前記ダミーワードラインを駆動するダミーワードラインドライバと、前記ダミーワードラインドライバを制御する制御回路と、前記ダミーワードラインに印加される電圧レベルを所定の基準電圧と比較する比較手段と、前記比較手段から出力される信号を外部に出力するための手段とを含む。例文帳に追加

The semiconductor memory device comprises: a plurality of dummy wordlines independently formed with normal wordlines; a plurality of dummy wordline drivers for driving the dummy wordlines; a plurality of control circuits for controlling the dummy wordline drivers; a plurality of comparing units for comparing a voltage level of the dummy wordline and the predetermined reference voltage level; and a plurality of units for outputting signals outputted from the comparing units to the outside. - 特許庁

半導体装置用リードフレームにおいて、リード３の上面であるワイヤーボンディング部に、ボンディングが可能で樹脂９との密着性を向上させる粗さの表面を持つ粗面めっき層５を形成し、リードの下面である外部接続端子部に、半田の濡れ性が良い平滑な表面を持つ平滑面めっき層６を形成する。例文帳に追加

In the lead frame for a semiconductor device, a rough plated layer 5 having a rough surface where bonding is possible and adhesiveness with the resin 9 is improved is formed at a wire bonding part being the upper surface of the lead 3, and a smooth surface plated layer 6 having a smooth surface where wettability of solder is improved is formed at an external connection terminal part being the lower surface of the lead. - 特許庁

ＬＳＩチップ１０は、半導体ウエファの状態で、能動素子等が形成された後、銅を主成分とした材料で内部配線１９が行われ、その後表面保護膜（パシベーション膜）２４が形成され、適当なエッチング技術を用いて、外部接続用電極１４の領域に対応する開口部が設けられる。例文帳に追加

In a large-scale integrated chip 10, an active element or the like is formed in a state of a semiconductor wafer, then the inner wirings 19 are formed of a material containing the copper as a main component; thereafter a surface protective film (passivation film) 24 is formed; and an opening corresponding to a region of an external connection electrode 14 is provided by using a suitable etching technique. - 特許庁

ガラス管の内部に放電ガスが封止され、ガラス管の内表面に蛍光体が塗布され、ガラス管の外面に電流導体層が外部電極２として配設された誘電体バリア放電ランプ１を複数本並列に並べ、インバータ４により点灯する照明装置であって、複数本の誘電体バリア放電ランプ１のランプ負荷を異ならせたことを特徴とする。例文帳に追加

Of the lighting device with discharge gas sealed inside a glass tube, phosphor coated on an inner surface of the glass tube, with a plurality of dielectric-barrier discharge lamps arrayed in parallel with current conductive layers arranged on an outer surface of the glass tube as outer electrodes 2, and lit by an inverter 4, lamp loads of the plurality of dielectric-barrier discharge lamps 1 are made different from each other. - 特許庁