「絶体」に関連した英語例文の一覧と使い方(597ページ目) - Weblio英語例文検索

この方法は、ＩｎＰ系化合物半導体を含む第１及び第２の半導体領域２０，３０を有する基板生産物１０Ａの第２の半導体領域３０上に、所定方向に延びるエッチングマスクを形成する工程と、エッチングマスクを用いてドライエッチングを行い、その後にウェットエッチングを行うことによりストライプメサ構造４０を形成する工程と、絶縁膜４２を形成する工程と、リフトオフ法により電極５０を形成する工程とを備える。例文帳に追加

This method includes the steps for: forming an etching mask extending in a predetermined direction on a second semiconductor region 30 of a substrate product 10A having first and second semiconductor regions 20, 30 including an InP based compound semiconductor; forming a stripe mesa structure 40 by performing dry etching using an etching mask, and then performing wet etching; forming an insulation film 42; and forming an electrode 50 by the lift-off method. - 特許庁

パストランジスタロジックにて構成される論理演算を実現するＭＯＳトランジスタを有するネットワーク論理回路ブロックと、ネットワーク論理回路ブロックの出力信号を増幅するバッファ回路ブロックとを備え、半導体基板５１上に埋込み絶縁層５２を介して半導体層が形成された完全空乏型ＳＯＩ基板の半導体層に形成されたＭＯＳトランジスタ４４、５０を有する。例文帳に追加

The semiconductor integrated circuit device comprises a network logic circuit block having a MOS transistor which performs a logic operation constituted of a pass transistor logic, a buffer circuit block which amplifies an output signal of the network logic circuit block, and MOS transistors 44 and 50 which are formed in a semiconductor layer of a fully-depleted type SOI substrate wherein the semiconductor layer is formed on a semiconductor substrate 51 via a buried insulation layer 52. - 特許庁

本発明の１態様による半導体装置は、半導体基板中に設けられたソース、ドレイン及びチャネル領域と、該チャネル領域の半導体基板表面にゲート絶縁膜を介して設けられたゲート電極とを含むトランジスタと、前記チャネル領域に接続されたキャパシタと、前記ゲート電極に電気的に接続された第１の配線と、前記ドレインに電気的に接続された第２の配線とを具備する。例文帳に追加

The semiconductor device by one mode is provided with a transistor comprising a source, a drain and a channel region which are arranged in a semiconductor substrate, and a gate electrode disposed on a surface of the semiconductor substrate in the channel region through a gate insulating film; a capacitor connected to the channel region; first wiring which is electrically connected to the gate electrode; and second wiring which is electrically connected to the drain. - 特許庁

半導体基板１０上に層間絶縁膜１４を介して回路配線が設けられ、上記配線端部に設けられた電極１６内の穿孔予定部Ｅに電極１６及び半導体基板１０を貫通する貫通孔を設けることで、電極１６とこれと反対側の基板面側とを導通可能とした半導体装置において、この電極１６を、穿孔予定部Ｅに対応する位置に開口部１６ｇを有する構成とする。例文帳に追加

In the semiconductor device where an electrode 16 can conduct to the opposite substrate surface side by providing circuit wiring on a semiconductor substrate 10 through an interlayer insulating film 14 and providing a through hole penetrating the electrode 16 and the semiconductor substrate 10 at a boring part E in the electrode 16 provided at the end part of the wiring, the electrode 16 has an opening 16g at a position corresponding to the boring part E. - 特許庁

ニッケルを主成分とし無水硼酸、酸化リチュウム、酸化ナトリウム系のガラス化合物を添加した電極ペーストを用いて内部電極層４を形成し、誘電体セラミック層２に印刷し、積層し加熱しながら加圧、圧着することで前記誘電体セラミック層２の均質な焼結を促進し、電気的特性のバラツキが少なく耐候性の優れた粒界絶縁型積層半導体コンデンサ１が得られる。例文帳に追加

This semiconductor capacitor 1 with reduced variance in electrical properties and high weatherability is obtained by the following process: an internal electrode layer 4 is made by using an electrode paste predominant in nickel and incorporated with a glass compound based on boric anhydride, lithium oxide and sodium oxide, and printed and laminated on a dielectric ceramic layer 2 followed by pressure contact bonding under heating to promote the uniform sintering of the dielectric ceramic layer 2. - 特許庁

絶縁基板の上面に、下面に複数の突起電極２を有する半導体装置１が実装される実装領域を備え、この実装領域に突起電極２と対応する複数の電極パッド４が配設された実装用基板３であって、少なくとも１つの電極パッド４において突起電極２が当接される領域に導体非形成領域７を設けた実装用基板３およびこれを用いた半導体モジュールである。例文帳に追加

On the mounting board 3 provided with a mounting area mounting the semiconductor device 1 having a plurality of the projection electrodes on the upper and lower faces of an insulation board, the mounting board 3 provides a conductor non-formation area 7 on an area contacting the projection electrode 2 on at least one electrode pad 4 and a semiconductor module uses the mounting board 3. - 特許庁

凹部を有する基板或いは層間絶縁膜の表面に一面に形成されたバリア金属膜と、該バリア金属膜の表面に前記凹部が埋まるように形成された銅又は銅合金からなる導体膜とを連続的に一つの研磨液で研磨する半導体デバイスの研磨方法であって、上記研磨液が、下記一般式（Ｉ）で表わされるバリア金属膜研磨速度調整剤、アミノ酸、酸化剤および研磨粒子を含有することを特徴とする半導体デバイスの研磨方法。例文帳に追加

The polishing method of a semiconductor device continuously polishes using a single polishing solution a barrier metal film formed over the entire surface of a substrate, having recesses or an interlayer insulating film and a conductive film made of copper or a copper alloy, formed on the surface of the barrier metal film, such that the recessed parts are embedded. - 特許庁

半導体基板上の絶縁膜に設けられた凹部にＣｕ−Ｔｉ合金が直接埋め込まれてなる半導体装置のＣｕ系配線の製造方法であって、前記Ｃｕ−Ｔｉ合金が、Ｔｉを０．５原子％以上３．０原子％以下含むものであり、かつ、前記Ｃｕ−Ｔｉ合金をスパッタリング法で形成し、該Ｃｕ−Ｔｉ合金を前記凹部に埋め込む時または埋め込み後に、該Ｃｕ−Ｔｉ合金を下記加熱条件で加熱する工程を含むことを特徴とする半導体装置のＣｕ系配線の製造方法。例文帳に追加

In a method of manufacturing the Cu-based wiring of a semiconductor device formed by embedding a Cu-Ti alloy directly in a recessed part provided to an insulating film on a semiconductor substrate, the Cu-Ti alloy contains 0.5 to 3.0 atom% of Ti, and is formed by a sputtering method and heated under heating conditions when or after being buried in the recessed part. - 特許庁

接着剤にポリエステルアミドとフェノール樹脂を必須成分として含有し、該接着剤層のヘイズが４０以下であることを特徴とする半導体装置用接着剤組成物および少なくとも一層の有機絶縁フィルム層と接着剤層からなる半導体装置用接着剤シートであり、接着剤にポリエステルアミドとフェノール樹脂を必須成分として含有し、該接着剤層のヘイズが４０以下であることを特徴とする半導体装置用接着剤シート。例文帳に追加

An adhesive composition for a semiconductor device contains a polyester amide and a phenol resin in the adhesive as the indispensable components and the adhesive layer manifests ≤40 of haze, and the adhesive sheet for the semiconductor device comprises the adhesive layer and at least an organic insulating film layer and contains the polyester amide and the phenol resin as the indispensable components and the adhesive layer manifests ≤40 of haze. - 特許庁

具体的に、本発明の一実施形態は、金属層を介してｎ型及びｐ型熱電半導体が互いに接合されて形成された複数のｐｎ接合及び前記ｎ型及びｐ型熱電半導体とそれぞれ電気的に連結された第１及び第２電極を含み、前記複数のｐｎ接合は絶縁層を介して積層されるが、それぞれは互いに電気的に並列連結されたことを特徴とする熱電素子を提供する。例文帳に追加

This thermoelectric element includes: a plurality of pn junctions each formed by bonding n-type and p-type thermoelectric semiconductors to each other with a metallic layer interposed therebetween; and first and second electrodes electrically connected to the n-type and p-type thermoelectric semiconductors, respectively; wherein the plurality of pn junctions are laminated with insulating layers interposed therebetween, and are connected electrically in parallel to one another. - 特許庁

本発明の液体現像剤は、トナー粒子が絶縁性液体中に分散した正帯電性の液体現像剤であって、トナー粒子は、主としてエポキシ樹脂で構成され、かつ、表面処理剤を用いて導入されたアニオン性基を表面に有する母粒子が、カチオン性基と疎水性基と重合性基とを有するカチオン性重合性界面活性剤から誘導された繰り返し構造単位を有するポリマー層により被覆されたものであることを特徴とする。例文帳に追加

The liquid developer has positive charging property and contains toner particles dispersed in an insulating liquid, wherein the toner particles are characterized in that mother particles consisting mainly of an epoxy resin and having an anionic group on the surface introduced by use of a surface treating agent are coated with a polymer layer, having a repeating structural unit derived from a cationic polymerizable surfactant, having a cationic group, a hydrophobic group and a polymerizable group. - 特許庁

脂環式オレフィン重合体又は芳香族ポリエーテル重合体を含有する硬化性樹脂組成物が硬化してなる電気絶縁層の表面を、１）過マンガン酸塩又はプラズマと接触させ、次いで乾式メッキすることによって、２）乾式メッキし、次いで湿式メッキ又は乾式メッキすることによって、３）乾式メッキを複数回繰り返した後、湿式メッキをすることによって、又は４）メッキした後、アニーリングすることによって導電体層を形成することを含む多層回路基板の製造方法を提供する。例文帳に追加

The method of manufacturing a multilayer circuit board comprises 1) bringing the surface of an electric insulation layer formed by hardening a hardening resin composition containing alicyclic olefin polymer or aromatic polyether polymer in contact with permanganate or plasma, 2) dry plating it by dry plating, 3) repeating the dry plating several times by wet or dry plating, or 4) plating by wet plating and then annealing to form a conductor layer. - 特許庁

層間絶縁膜や金属配線等の、半導体デバイスウエハの表面平坦化加工に好適な研磨パッドに用いられる、光学的に研磨の終点検知が可能な研磨用積層体を提供するためのもので、その目的とするところは、従来構造の光学的検知法に対応した窓付き研磨パッドの、面内ばらつきや経時変動の問題を解消し、高精度の研磨を実現することのできる研磨用積層体を提供すること。例文帳に追加

To provide a polishing laminate which is used for a polishing pad suitable for surface flattening work of a semiconductor device wafer such as an interlayer insulation film or metallic wiring, allows optical detection of a terminal point of polishing, and realizes high accuracy polishing by solving problems of in-plane dispersion and aging fluctuation of the polishing pad with an aperture complying with an optical detecting method of conventional structure. - 特許庁

データを電気的に書き込み・消去可能なＥＥＰＲＯＭ等の不揮発性メモリにおいて、前記メモリを構成する各メモリセルが、半導体基板に形成されたソース／ドレイン領域２３a、２４a、２３b、２４ｂと、前記半導体基板のチャネル領域上に形成されるゲート電極２７と、前記半導体基板と前記ゲート電極２７との間に形成されるシリコン窒化膜を含む３層のゲート絶縁膜２６とを備えている。例文帳に追加

In a nonvolatile memory such as an EEPROM for writing/erasing data electrically, each memory cell constituting the memory has source-drain regions 23a, 24a, 23b and 24b formed on a semiconductor substrate, a gate electrode 27 formed on the channel region of the semiconductor substrate, and a gate insulating film 26 of three layers including a silicon nitride film formed between the semiconductor substrate and the gate electrode 27. - 特許庁

本発明に係るＣＭＯＳイメージセンサーは、アクティブ領域と素子分離領域とで定義された第１導電型の半導体基板と、前記半導体基板の素子分離領域に形成される素子分離膜と、前記半導体基板のアクティブ領域に形成される第２導電型の拡散領域と、前記素子分離膜と第２導電型の拡散領域との間に形成される第１導電型のドーピング領域及び絶縁膜とを含む。例文帳に追加

The CMOS image sensor includes: a first conduction-type semiconductor substrate defined in an active region and an element isolation region; an element isolation film formed in the element isolation region of the semiconductor substrate; a second conduction-type diffusion region formed in the active region of the semiconductor substrate; and a first conduction-type doping region and insulation film formed between the element isolation film and the second conduction-type diffusion region. - 特許庁

少なくともバインダー樹脂及び着色剤を含む母体微粒子に外添微粒子が添加されてなる静電荷像現像用トナーであって、該外添微粒子が母体微粒子の表面に、母体微粒子の表面が瞬間的に加熱溶融された後に冷却固化される条件下に固着されたものであり、かつ該外添微粒子のうち少なくとも一種類の帯電量の絶対値が３００μＣ／ｇ以上である静電荷像現像用トナー例文帳に追加

In the electrostatic image developing toner with additive particulates added to base particulates containing at least binder resin and colorant, the additive particulates are fixed to the surface of the base particulates under the condition where the surface of the base particulate is instantly heat melted and then cooled and solidified and at the same time, the absolute value of the electrified quantity of at least one type of the additive particulates is controlled to be ≥300 μC/g. - 特許庁

基板１００と基板１１０のエッジ部分１０３，１１３に形成された端子又は導体パターン間の電気的接続を図るための電気接続部材は、当該端子又は導体パターンに当接させられる導体部３２３を絶縁シート３２１上に形成されてなる電極シート３２０と、電極シート３２０を基板１００，１１０に対して押し付けるための複数のバネ部３１１を有する押付部材３１０を備えている。例文帳に追加

This electrical connecting member for electrically connecting terminals or conductor patterns formed on edge parts 103, 113 of a board 100 and a board 110 comprises an electrode sheet 320, constituted by forming conductor parts 323 which is to be abutted against the terminals or conductor patterns on an insulation sheet 321; and a pressing member 310, having a plurality of spring parts 311 for pressing the electrode sheet 320 against the boards 100, 110. - 特許庁

冷陰極電界電子放出素子は、（Ａ）支持体１０上に設けられたカソード電極１１と、（Ｂ）カソード電極１１上に形成された複数の錐状の電子放出体２４から構成された電子放出部１５から成り、電子放出体２４は、カソード電極１１上に形成された絶縁材料又は高抵抗材料から成る錐状の基部２２、及び、該基部２２の表面を被覆した炭素薄膜２３から構成されている。例文帳に追加

A field electron emission element with cold cathodes comprises a cathode electrode 11 formed on a supporter 10 and an electron emission portion 15 consisting of a plurality of conic-like electron emission bodies 24, and each electron emission body 24 comprises a conic-like basic portion 22 consisting of insulating material or high resistant material formed on the cathode electrode 11 and a carbon thin film 23 coated on the surface of the basic portion 22. - 特許庁

略平面状のヒートシンク１上に汎用性のある平滑コンデンサ３とＩＧＢＴ２を組付け、各々の正極端子３ａ、２ｃ、負極端子３ｂ、２ｂを略クランク形状のパネル積層形直流導体板６、７で電気的に接続するインバータにおいて、直流導体板６，７間の絶縁材８と同一材料でゲート基板８ｄを一体成形したことにより、ＩＧＢＴ２上に空間を作り、該空間にＩＧＢＴ電源基板設置し、インバータ内の部品収納密度を高める。例文帳に追加

In this inverter, a space is formed above the IGBT 2, by integrally molding a gate substrate 8d with the same material as that of an insulation material 8 between the plates 6, 7, an IGBT power source substrate is placed in this space, so that the parts accommodation density in the inverter is enhanced. - 特許庁

導体用絶縁体が同時押出成形体であり、上記内側層が難燃剤として水酸化アルミニウムおよび／または水酸化マグネシウムをそしてポリマー成分として少なくとも１種類のポリオレフィンまたはポリオレフィン−ブレンドを含有し、外側層が実質的にポリエステル−エラストマーおよび／または機械的に丈夫なポリマーで形成されておりそしてこれら両方の層のポリマーを押出形成された状態で互いに接合する様に選択する。例文帳に追加

The insulator for a conductor is a simultaneously extruded molding, an inner layer includes aluminum hydroxide and/or magnesium hydroxide as a flame resistant and at least one kind of polyolefin and polyolefin-blend as a polymer component, an outer layer is made of polyester elastomer and/or mechanically tough polyester elastomer, and polymers of both layers are selected to be bonded to each other in an extruded state. - 特許庁

本発明の液体現像剤は、少なくとも、結着樹脂と、着色剤ととで構成されたトナー粒子が絶縁性液体中に分散した液体現像剤であって、前記着色剤は、アニオン性基を表面に有する顔料粒子が、カチオン性基と疎水性基と重合性基とを有するカチオン性重合性界面活性剤から誘導された繰り返し構造単位を有するポリマーにより被覆されたものであることを特徴とする。例文帳に追加

The liquid developer contains toner particles comprising at least a binder resin and a colorant are dispersed in an insulating liquid, wherein the colorant is a colorant in which pigment particles having an anionic group on the surface are coated with a polymer having a repeating structural unit derived from a cationic polymerizable surfactant having a cationic group, a hydrophobic group and a polymerizable group. - 特許庁

上面に電子部品３が搭載される搭載部１ａおよびこの搭載部１ａを取り囲むようにして被着された封止用メタライズ層６を有する絶縁基体１と、下面の全面にろう材７が被着されており、封止用メタライズ層６にろう材７を介してシーム溶接により接合される金属蓋体２と、から成る電子部品収納用パッケージであって、金属蓋体２は、その側面にニッケルめっき層８が被着されている。例文帳に追加

In the electronic part storing package comprising the insulation substrate 1 having a mounting part 1a mounting electronic parts 3 on the upper face and a metalized sealing layer 6 adhered so as to surround the mounting part 1a, and a metal cover body 2 joined by seam welding with a brazing material 7 on the metalized sealing layer 6, the metal cover body 2 adheres a nickel plated layer 8 on the side. - 特許庁

半導体装置は、半導体基板１上に形成され、導電性不純物を含み、エクステンションとなる２つの第１エピタキシャル成長層６と、第１エピタキシャル成長層６上に形成され、ソースあるいはドレインとなる２つの第２エピタキシャル成長層８と、２つの第１エピタキシャル成長層６の間における半導体基板１のチャネル領域上に、ゲート絶縁膜４を介して形成されたゲート電極５とを有する。例文帳に追加

The semiconductor device comprises two first epitaxial growth layers 6 to be extended, which are formed on a semiconductor substrate 1 and contain conductive impurities; two second epitaxial growth layers 8 to be a source or a drain, which are formed on the first epitaxial growth layers 6; and a gate electrode 5 formed on the channel region of the semiconductor substrate 1 between the two first epitaxial growth layers 6 through a gate insulation film 4. - 特許庁

本発明の液晶表示装置は、絶縁体からなる透明基板（１）上に複数のゲート配線及びデータ配線がマトリックス形態となっており、各配線の交差点にゲート、ソース、ドレイン電極に連結されている複数の画素電極（３３）と、画素電極に連結された電圧維持用コンデンサを有する液晶表示装置において、電圧維持用コンデンサが、基板上に形成されたコンデンサの共通電極（２０）と、コンデンサの共通電極上に形成されたゲート絶縁膜（２４）と同一に形成された導電膜と、導電膜に形成された導電体膜からなるコンデンサの貯蔵電極（２７’、３３−１）と、貯蔵電極上に形成された透明電極からなるものである。例文帳に追加

The voltage keeping capacitor comprises the common electrode (20) of capacitors formed on the substrate, a conductive film simultaneously formed with a gate insulating film (24) formed on the common electrode of the capacitor, a storage electrode (27', 33-1) of the capacitor, comprising the conductive film formed in the conductive film, and a transparent electrode formed on the storage electrode. - 特許庁

標章登録出願は，次に掲げる場合に，総局により拒絶されるものとする。 (a) 同種の商品及び／又はサービスに対して，先に登録された他の者の所有する標章と要部又は全体において同一性を有する場合 (b) 同種の商品及び／又はサービスに対して，他の者の所有する著名商標と要部又は全体において同一性を有する場合 (c) 同種の商品及び／又はサービスに対して，他の者の所有する著名な地理的表示と要部又は全部において同一性を有する場合例文帳に追加

An application for registration of a mark shall be refused by the Directorate General if the relevant mark: a. Has a similarity in its essential part or in its entirety with a mark owned by another party, which has previously been registered for the same kind of goods and/or services. b. Has a similarity in its essential part or in its entirety with a well-known mark owned by another party for the same kind of goods and/or services. c. Has a similarity in its essential part or in its entirety with a known geographical indication.  - 特許庁

外国語書面出願については、通常は外国語書面と明細書、特許請求の範囲及び図面の内容は一致しているとの前提のもとに、この明細書等を実体審査の対象とし、外国語書面と明細書等の一致性に疑義が生じた場合にのみ、具体的には5.2.1に示すような場合にのみ、外国語書面と明細書等を照合する。その結果、原文新規事項を発見した場合には、拒絶理由とする。例文帳に追加

In the foreign language application, it is the description, claims and drawings that are, in principle, subject for the substantive examination on the premise that the contents of the foreign language document coincides with the content of the description, claims and drawings. The foreign language document and the description, etc. are checked with each other only in cases where doubt arises concerning the consistency between the foreign language document and the description, etc., specifically in the cases shown in 5.2.1.If such a check reveals any new matter beyond the original text, it constitutes a reason for refusal.  - 特許庁

最後の拒絶理由通知等に応答する誤訳訂正書が、第17条の2第4～6項の要件を満たさない場合は補正却下されることとなるが、通常の日本語出願においても、一の補正事項が補正の要件を満たしていない場合はこの補正を含む補正書全体が却下されるのと同様に、誤訳訂正書中に第17条の2第4～6項の要件を満たさない補正事項がある場合は、一般補正で対応可能な補正事項も含めて、誤訳訂正書全体が補正却下される点に留意が必要である。例文帳に追加

If a written correction of mistranslation submitted in response to the final notice of reasons for refusal does not satisfy the requirements under Articles 17bis(4) to (6), such an amendment is to be dismissed.  - 特許庁

表面上のトナーを静電気力によって該表面に対し相対移動させ潜像担持体１に対向する現像領域に向けて搬送するための搬送電極１５、１６、１７を有するトナー搬送部材３は、絶縁材料からなるトナー搬送基板１３の接合領域Ｘが接合されて円筒状に構成され、トナー搬送基板１３の接合領域Ｘが現像剤担持体４よりもトナー搬送方向上流側にあって、トナー回収手段１１よりもトナー搬送方向下流側にある。例文帳に追加

The joint area X of the toner conveying substrate 13 is positioned on the upstream side of the developer carrier 4 in the toner conveying direction and on the downstream side of a toner recovery means 11 in the toner conveying direction. - 特許庁

入出力端子となる電極パッド１４と、電極パッドが露出するように開口部を設ける絶縁膜１６と、電極パッド上に設ける突起電極２２とを有する半導体装置であって、電極パッドは、下層の第１の電極パッドと上層の第２の電極パッドからなるとともに、これらの第１の電極パッドと第２の電極パッドとは異なる金属材料で構成し、第１の電極パッドはアルミニウムからなる半導体装置およびその製造方法。例文帳に追加

In the semiconductor device and its manufacturing method, the electrode pad comprises a first electrode pad in the lower layer and a second electrode pad in the upper layer, and these first electrode pad and second electrode pad are constituted of different metal materials, and the first electrode pad is composed of aluminum. - 特許庁

第一端子電極２に電気的に接続された第一内部電極２０と、第一端子電極２及び第二端子電極３から電気的に絶縁された第三内部電極４０とで誘電体層６を挟み込むと共に、第二端子電極３に電気的に接続された第二内部電極３０と第三内部電極４０とで誘電体層６を挟み込むことによって、二つの容量成分を直列接続したような構成とすることができる。例文帳に追加

The laminated electronic component is constituted such that two capacitive components are connected in series by sandwiching a dielectric layer 6 between a first internal electrode 20 electrically connected to a first terminal electrode 2 and a third internal electrode 40 electrically insulated from the first terminal electrode 2 and a second terminal electrode 3, and also sandwiching a dielectric layer 6 between the second internal electrode 30 electrically connected to the second terminal electrode 3 and the third internal electrode 40. - 特許庁

半導体装置は、半導体基板１０からなるｎ型の活性領域の上に、ゲート絶縁膜１２を介在させて形成されたゲート電極１３と、活性領域におけるゲート電極１３の両側方の領域に形成されたｐ型ソースドレイン領域２０と、活性領域における各ｐ型ソースドレイン領域２０の側面からそれぞれゲート電極１３の下側に向かって形成されたｎ型ポケット領域１８とを有している。例文帳に追加

A semiconductor device has gate electrodes 13 formed on an n-type active region including a semiconductor substrate 10 with gate insulating films 12 interposed, p-type source-drain regions 20 formed in regions of both sides of the gate electrodes 13 in the active region, and n-type pocket regions 18 formed from side faces of the respective p-type source-drain regions 20 in the active region toward below the gate electrodes 13 respectively. - 特許庁

特に混合ガス内のガス成分の濃度を測定するためのセンサエレメントを加熱するための、セラミックの加熱エレメントであって、少なくとも１つの抵抗導体路が設けられており、該抵抗導体路が、セラミックの電気的に絶縁性の材料により少なくとも広範囲に取り囲まれている形式のものを改良して、高い耐用寿命を示し、しかも簡単で安価に製造することのできる加熱エレメントを提供する。例文帳に追加

To provide a ceramic heating element for heating a sensor element, especially, for measuring concentration of gas component in mixed gas, which has at least one resistive conductor path enclosed by electrically insulating ceramic material at least in a wide area, the resistive conductor path of which is improved so that the heating element has a long useful life and also is manufactured with ease at low cost. - 特許庁

支持体シート上に、ゲートバスライン及びソースバスラインを介して連結された複数の薄膜トランジスタが形成され、該薄膜トランジスタはゲート電極、ゲート絶縁層、半導体層からなるチャネルで連結されたソース電極及びドレイン電極を有し、少なくともソースバスライン及びドレイン電極が、金属微粒子と導電性ポリマーとを含有する流動性材料から形成された薄膜トランジスタシート。例文帳に追加

The TFT sheet in which a plurality of TFT connected through gate and source buslines are formed on a support sheet, the TFT has a source electrode connected by a channel consisting of a gate electrode, gate insulating layer, and semiconductor layer, and at least the source busline and the drain electrode are formed from flowability material containing metal particulate and conductive polymer. - 特許庁

絶縁板及び反応チャンバーに表面波を伝えるガラス板を具備し、マイクロ波によって表面波が発生する表面波プラズマエッチング装置により、前記反応チャンバー内に載置された半導体ウェーハ上の物質膜をエッチングする方法において、前記方法は、アルゴンまたは／およびキセノンの表面波プラズマを発生させて前記ガラス板を予熱するステップと、前記物質膜をエッチングするステップとを含むことを特徴とする半導体ウェーハ上の物質膜エッチング方法。例文帳に追加

The method of etching a substance film on a semiconductor wafer set in a reactor chamber, using a surface wave plasma etching system having an insulation plate and a glass plate for transmitting a surface wave generated by a microwave to the reactor chamber, comprises a step of generating a surface wave plasma of Ar or/and Xe to preheat the glass plate and a step of etching the substance film. - 特許庁

表面に複数本の配線パターンＨＰが形成され、かつ当該配線パターンを絶縁被覆するためのソルダーレジスト１１５が形成された回路基板１０１上に半導体チップ１０５を封止するための封止樹脂１０３をモールド成形してなる半導体装置において、配線パターンＨＰは封止樹脂１０３のモールドライン領域ＭＬＡでは隣接する配線パターンＨＰの間隔ｄをほぼ均一にする。例文帳に追加

In the semiconductor device, in which the sealing resin 103 for sealing the semiconductor chip 105 is molded on the circuit board 101 where a plurality of wiring patterns HP are formed on the surface and solder resist 115 for insulating and coating the wiring patterns is formed, the wiring patterns HP have the interval (d) of adjacent wiring patterns HP that is made almost uniform in a mold line region MLA of the sealing resin 103. - 特許庁

２本の絶縁導体が互いに異なるピッチで撚り合わされて構成された複数の対撚線と、複数の光ファイバとが集合された電気光複合ケーブルにおいて、光ファイバはマルチコア型プラスチック製光ファイバで構成され、対撚線とマルチコア型プラスチック製光ファイバとが互いに隣り合わせに配置され、対撚線とマルチコア型プラスチック製光ファイバの全体が撚り合わされてなることを特徴とする。例文帳に追加

The electrooptic composite cable is manufactured by assembling plural pair stranded cables formed by intertwining two insulated conductors at different pitches, and plural optical fibers, and the optical fiber is constituted with a multi core type plastic optical fiber, the pair stranded cables and the multi core type plastic optical fiber are adjacently arranged, and the pair stranded cables and the multi core type plastic optical fiber are intertwined in the whole. - 特許庁

第１電極、少なくとも発光層を含む有機膜、および第２電極が形成された基板を準備する段階と、第１ガスがプラズマ発生領域および加熱体を通過することによって形成された第１ラジカルと、第２ガスが加熱体を通過することによって形成された第２ラジカルとが反応して生成した絶縁膜が、前記第２電極上に形成される段階と、を含むことを特徴とする有機電界発光素子の製造方法である。例文帳に追加

This manufacturing method for the organic electroluminescent element comprises a step preparing a substrate provided with a first electrode, an organic film containing at least luminous layer and a second electrode and a step forming the insulating film formed by a reaction of a first radical generated by first gas passing a plasma generation area and a heating body and a second radical generated by second gas passing the heating body on the second electrode. - 特許庁

絶縁性の基板Ｓと、この基板Ｓに設けられた液滴を受けるための液滴受容部６２と、液滴受容部６２の内面部に露出した状態に設けられた複数の電極６４ａとを備え、液滴受容部６２を、吐出された液滴が正常に着弾したときの状態に対応した大きさに形成してなる検査体６０と、検査体６０の電極６４ａに接続して、液滴受容部６２における導電性を検出する検出器６１と、を具備している。例文帳に追加

The liquid drop receiving part 62 is provided with an inspection body 60 formed to a size corresponding to the state when the delivered liquid drop is normally drop-deposited; and a detector 61 connected to the electrode 64a of the inspection body 60 and detecting conductivity at the liquid drop receiving part 62. - 特許庁

電極層、その電極層上に形成された多孔質半導体層に色素を吸着させた光電変換層、キャリア輸送層および対極が順次積層された色素増感太陽電池において、電極層と光電変換層の接触していない電極層部分が、高抵抗な半導体もしくは絶縁性物質からなる短絡防止層により覆われていることを特徴とする色素増感太陽電池により、上記の課題を解決する。例文帳に追加

In the pigment sensitized solar cell successively laminating an electrode layer, a photoelectric transduction layer which adsorbs pigments on a porous semiconductor layer formed on the electrode layer, a carrier transportation layer and a counter electrode, an electrode layer portion to which the electrode layer and the photoelectric transduction layer not in contact is covered with a short-circuit proofing layer composed of a high-resistance semiconductor or insulating material. - 特許庁

本発明の一態様に係る半導体装置１は、ワンチップに規則性を有するレイアウト領域と、規則性のないレイアウト領域を備える半導体装置であって、下層導電層１１と、下層導電層１１上に形成された層間絶縁膜と、その上に形成された上層配線層Ｍ１と、下層導電層１１と上層配線層Ｍ１とを、実質的に最短距離で電気的に接続するように配設した接続プラグ１０とを備える。例文帳に追加

The semiconductor device 1 includes a layout region having regularity in one chip, and a layout region without having regularity, and includes lower conductive layers 11, an interlayer dielectric formed on the lower conductive layers 11, upper wiring layers M1 formed thereon, and two connection plugs 10 arranged to electrically connect the lower conductive layers 11 to the upper wiring layers M1 at the substantially shortest distances. - 特許庁

１００ＭＨｚ〜１００ＧＨｚ の電気信号を伝送する導体配線と、少なくとも一方向に延伸配向された空洞含有熱可塑性樹脂フィルムからなる絶縁層とを有する高周波用電子部品であって、前記の空洞含有熱可塑性樹脂フィルムは、内部に３〜４５体積％の空洞を含有し、フィルムの厚み方向に存在する空洞の積層数が５個以上、かつ下記式で定義される空洞積層数密度が０．１〜１０個／μｍの範囲であることを特徴とする高周波用電子部品。例文帳に追加

The electronic part for the high frequency has a conductor wiring transmitting an electric signal of 100 MHz to 100 GHz and an insulating layer composed of a cavity-containing thermoplastic resin film extended and orientated in at least one direction. - 特許庁

所定形状を有するコイル形成用の基材と、基材に絶縁被膜付き高電導性線材を巻き付けて形成される電磁コイルとを有し、電磁コイルをコーキング材により密閉してなる電磁コイル構造体を、対象物を保持する保持具にまたがるように、あるいは囲むように、あるいは挟み込むように設け、さらに電磁コイル構造体を保持具に沿って並行、直行または交叉するように複数個配設する。例文帳に追加

A plurality of electromagnetic coil structures which have a coil forming base of a given shape and an electromagnetic coil formed by a winding of a highly conductive wire with an insulating film about the base and in which the electromagnetic coil is enclosed with a caulking compound, are arranged so that they straddle, enclose or sandwich a holder for holding an object and that they are parallel to, perpendicular to or across the holder. - 特許庁

高電位ゲート駆動回路部と、レベルシフト回路部とを同一の他導電型半導体基板１上に備え、前記ゲート駆動回路部には少なくとも一つの横型ＭＯＳＦＥＴが形成され、前記半導体基板の主面に平行方向に選択的に、かつ前記横型ＭＯＳＦＥＴのソース領域５およびドレイン領域７の下方に、寄生素子抑制用の埋め込み絶縁膜３を有する高耐圧ＩＣとする。例文帳に追加

A high potential gate driving circuit part and a level shift circuit part are provided on the same other conductivity type semiconductor substrate 1, at least one lateral MOSFET is formed in the gate driving circuit part, and an embedded insulating film 3 for parasitic element suppression is provided selectively in a parallel direction on the main surface of the semiconductor substrate at the lower part of the source region 5 and drain region 7 of the lateral MOSFET. - 特許庁

導体１を、低密度ポリエチレンおよびメタロセン型触媒を用いて重合された直鎖状低密度ポリエチレンの少なくとも一種と、スチレン成分を含有する水添ポリマーとのポリマーアロイをシラン架橋してなる絶縁体２で被覆し、その上をさらにオレフィン系樹脂に金属水酸化物を配合したノンハロゲン難燃性オレフィン系樹脂組成物からなるシース３で被覆したことを特徴とする被覆電線・ケーブル。例文帳に追加

Conductors 1 are coated with an insulation layer 2 obtained by silane cross-linking a polymer alloy composed of a straight-chain low density polyethylene polymerized with a low density polyethylene and a metallocene catalyst, with water added polymer containing a styrene component, which is covered with a non-halogenous flame-retardant olefinic resin sheath 3 composed of a mixture of an olefinic resin and metal hydroxide to produce the coated wires and cables. - 特許庁

少なくともエポキシ硬化成分を含有してなる接着剤を介在せしめて、導体層を有するポリイミド系絶縁材料を積層してなり、導体層間をスルーホールもしくはブラインドビアホールに施した金属めっきにより接続する構造を有する多層配線基板の製造方法において、スルーホールもしくはブラインドビアホールに金属めっきを施す前処理として、少なくともイミダゾール類化合物を含有する処理液にて処理する工程を含む。例文帳に追加

In the method for manufacturing the multilayer wiring boards having structure where an adhesive containing at least an epoxy curing constituent is included, a polyimide-based insulating material having a conductor layer is laminated, and the conductor layers are connected by metal plating provided in the through and blind via holes, a treatment using a liquid containing at least imidazole compound is included in pretreatment for performing metal plating to the through or blind via hole. - 特許庁