「semiconductor process」に関連した英語例文の一覧と使い方(138ページ目) - Weblio英語例文検索

The carrying method includes steps for lengthening the average cycle time of low priority substrates in the production facility for small lot size semiconductor devices, for shortening the average cycle time of high priority substrates in the production facility for small lot size semiconductor devices, and for sustaining a specified level of goods in process in the production facility for small lot size semiconductor devices.例文帳に追加

この方法は、小ロットサイズ半導体デバイス製造施設内における低優先度基板の平均サイクル時間を長くし、小ロットサイズ半導体デバイス製造施設内における高優先度基板の平均サイクル時間を短くして、小ロットサイズ半導体デバイス製造施設内において所定の仕掛品レベルをほぼ維持することにより、小ロットサイズ半導体デバイス製造施設内において所定の仕掛品レベルを維持することをさらに含む。 - 特許庁

To provide an inexpensive and reliable semiconductor device easy to handle in manufacturing to solve the problems that a manufacturing cost cannot be reduced since part or all of semiconductor elements need be temporarily fixed in a manufacturing process, due to a complicated cooling structure of the semiconductor device constituted of a plurality of power semiconductors; and that its service life is shortened due to deterioration in airtightness of a coolant flow path.例文帳に追加

複数のパワー半導体装置を用いて構成される半導体装置は、その冷却構造が複雑であるため、製造過程において、一部又は全部の半導体素子を仮り固定する必要があるなど、製造コストを安価にできないという問題とか、冷媒流路の気密性劣化のために寿命が短くなる問題があるため、製造時のハンドリングを容易にでき、安価で信頼性の高い半導体装置を提供する。 - 特許庁

The method of manufacturing the nitride semiconductor device forming an electrode on a nitride semiconductor layer, includes the steps of: carrying out plasma etching on a front surface of the nitride semiconductor layer by using a reactive etching gas containing at least silicon; cleaning the etched region by an acid or an alkali process liquid, while putting the etched region to an inert gas plasma; and forming the electrode on a cleaned etched region front surface.例文帳に追加

窒化物半導体層上に電極を形成する窒化物半導体装置の製造方法において、少なくともシリコンを含む反応性エッチングガスを用いて、窒化物半導体層の表面をプラズマエッチングする工程と、そのエッチング領域を、不活性ガスのプラズマに曝すと共に、酸系あるいはアルカリ系の処理液で清浄化する工程と、清浄化されたエッチング領域表面に電極を形成する工程と、を含む。 - 特許庁

The manufacturing method of the semiconductor device includes a process for bonding the protective adhesive tape to a circuit face side in a chip aggregate of semiconductor wafers made into pieces, bonding a fixing adhesive sheet to the back of the protection adhesive tape, forming a piece wafer assembly body where the chip aggregate is fixed to a ring frame via the fixing adhesive sheet and picking up semiconductor chips from the protective adhesive tape.例文帳に追加

本発明に係る半導体装置の製造方法は、個片化された半導体ウエハのチップ集合体の回路面側に保護用粘着テープが貼着され、さらに該保護用粘着テープの背面に固定用粘着シートが貼着され、該固定用粘着シートを介してチップ集合体がリングフレームに固定された個片化ウエハ組み立て体を形成し、各半導体チップを保護用粘着テープからピックアップする工程を含むことを特徴としている。 - 特許庁

To provide a process for manufacturing a semiconductor element with adhesive efficiently and surely in which disconnection of a wire can be suppressed when a semiconductor device is manufactured by chip-on-wire (COW) method, and a space for arranging an MEMS can be provided conveniently when a semiconductor device where a minute electrical and/or mechanical component (MEMS) is not arranged on a chip is manufactured.例文帳に追加

チップオンワイヤ（ＣＯＷ）工法により半導体装置を製造する場合には、ワイヤの断線を抑制することができ、また、チップ上に微小な電気及び／又は機械部品（ＭＥＭＳ）が配置されているような半導体装置を製造する場合には、ＭＥＭＳを配置するための空間部を簡便に設けることができる接着剤付半導体素子を効率よく且つ確実に得ることが可能な接着剤付半導体素子の製造方法を提供すること。 - 特許庁

To provide a method and apparatus for controlling production in a semiconductor device manufacturing line, in which experiment levels in a plurality of process steps can be comprehended all at once, processing conditions per wafer can be displayed, and experiment level data can be set and managed easily.例文帳に追加

複数工程の実験水準を一度に把握することができ、ウエハ毎の処理条件表示が可能であり、実験水準データの設定と管理が容易である半導体装置製造ラインの生産制御方法及び装置を提供する。 - 特許庁

To provide a method for managing facility unit state of a semiconductor manufacturing facility management system for improving the whole producing efficiency of a product by capturing a unit the abnormality of which is generated in real time and quickly causing this unit to be separated from a normal process.例文帳に追加

異常が発生したユニットを実時間で把握して正常工程過程から迅速に隔離させ、製品の全体的な生産效率を向上させる半導体製造設備管理システムの設備ユニット状態管理方法を提供する。 - 特許庁

An output stage power amplification transistor(TR) 1-8 receives a signal to which distortion is given in the amplitude of an input signal by using a TR manufactured by the same semiconductor process as that for at least the power amplification TR.例文帳に追加

少なくとも一つの電力増幅用トランジスタと同じ半導体プロセスにて形成されたトランジスタを用いて入力信号の振幅に歪みを与えた信号を、出力段の電力増幅用トランジスタに入力するように構成される。 - 特許庁

To obtain a wafer in which fluctuations in transistor characteristics are reduced by preventing the diffusion into silicon of Cu produced by a heat treatment such as a Cu interconnection forming process and a manufacturing method therefor, as well as to obtain a semiconductor device formed of the same wafer.例文帳に追加

Ｃｕ配線形成工程などの熱処理により発生するＣｕのシリコン中への拡散を防止してトランジスタ特性の変動を少なくさせたウェーハ及びその製造方法、このウェーハから形成された半導体装置を提供する。 - 特許庁

To provide a semiconductor device in which a gate insulating film of fine quality can be formed on both NMOS and PMOS by the same process.例文帳に追加

歪みＳｉをチャネル層とした高移動度のＮＭＯＳおよびＰＭＯＳを同一基板上に設けた半導体装置において、ＮＭＯＳとＰＭＯＳの両方に同一工程で膜質の良好なゲート絶縁膜を設けることが可能な半導体装置を提供する。 - 特許庁

Moreover, in the solder reflow process, the diameter Db of the resist aperture of the land 9 on the substrate side arranged at the central area of the mother substrate 8 is reduced than that at the end area, in order to cancel floating of the mother substrate of the central area of the semiconductor device 1.例文帳に追加

また、はんだのリフロー工程では、半導体装置１の中央部がマザー基板８から浮き上がるのを相殺するために、マザー基板８の中央部に配設された基板側ランド９のレジスト開口径Ｄｂを端部より縮小する。 - 特許庁

To provide a method of manufacturing a semiconductor device improving filling nature of an insulating film in a space between gate lines and freely adjusting the opening width for a junction region to improve process reliability and electrical characteristics of the device.例文帳に追加

ゲートライン間の区間で絶縁膜の埋め込み特性を向上させ、接合領域の開放幅を自由に調節して工程の信頼性及び素子の電気的特性を向上させることが可能な半導体素子の製造方法を提供する。 - 特許庁

To provide a digital controlled oscillator which can be configured on a semiconductor chip by a simple production process without external component, has a low phase jitter, improved absolute accuracy of a self-running frequency and has reduced temperature dependency and power supply voltage dependency of an oscillation frequency.例文帳に追加

簡単な製造工程で、外付け部品なしに半導体チップ上に構成でき、位相ジッタも低く、自走周波数の絶対精度が高く、発振周波数の温度依存性と電源電圧依存性が小さいデジタル制御発振器を提供する。 - 特許庁

In an electrode film removal process, a wet etching method whose required time is short is used so that a predetermined time as a whole can be made shorter than a case of carrying out both electrode film removal and the semiconductor layer removal processes by using the dry etching method.例文帳に追加

電極膜除去の工程では所要時間の短いウエットエッチング法を用いているので、電極膜除去と半導体層除去の両工程をドライエッチング法で行う方法に比べると、全体としての所要時間が短い。 - 特許庁

To provide a semiconductor device, a resin-sealing method and a resin-sealing apparatus which reduces the time taken for filling and hardening an underfill resin, eliminates the generation of internal voids and simplifiers the manufacturing process and constituent components.例文帳に追加

アンダーフィル樹脂の充填および硬化にかかる時間を短縮するとともに内部ボイドの発生を無くし、製造工程と構成部品の単純化を図ることが可能な半導体装置および樹脂封止方法および樹脂封止装置を提供する - 特許庁

A semiconductor pressure sensor 4 with a built-in sensor chip 1 used to convert a detected pressure into an electric signal, and a printed circuit board 6 provided with an amplifier circuit part used to amplify and process the electric signal, are housed in the housing part 9a of a case 9.例文帳に追加

検出された圧力を電気信号に変換するセンサチップ１を内蔵する半導体圧力センサ４と、その電気信号を増幅処理する増幅回路部を備えたプリント基板６とがケース９の収納部９ａに収納される。 - 特許庁

Thereby phase difference control based on the additional etching can be performed also on the way of the phase shifting mask preparing process, the preparation efficiency of the phase shifting mask can be improved, the quality of a semiconductor device can be stabilized, and the cost of the device can be reduced.例文帳に追加

したがって、位相シフトマスクの作製工程途中でも、追加エッチングによる位相差制御を行なうことが可能になり、位相シフトマスクの作製効率を改善でき、半導体装置の品質の安定化やコストダウンを図ることが可能となる。 - 特許庁

Also a boosting operation and an inverter operation are made all at once by an on-off operation of the semiconductor switching elements 20 and 21, a process of power conversion is reduced, switching loss of the diodes 22 and 23 is reduced at the same time, and a power conversion efficiency is improved.例文帳に追加

また、半導体スイッチ素子２０、２１のオンオフによって昇圧動作とインバータ動作を一度に行い電力変換の過程を削減すると同時にダイオード２２、２３のスイッチング損失を低減して電力変換効率を向上している。 - 特許庁

When performing a die-bonding process by using such a composition, a conductive die bond material HD is applied in this fixed region A1, and such a semiconductor chip CP2 as a power transistor is mounted in a state where heating fusion of the material HD is carried out.例文帳に追加

このような構成を用いて、ダイボンディング工程を行う際には、この一定領域Ａ１内に導電性ダイボンド材ＨＤが塗布され、ＨＤを加熱溶融した状態でパワートランジスタ等の半導体チップＣＰ２が搭載される。 - 特許庁

To provide a semiconductor element having an opening for forming a high-refractive index material layer projecting downward above a light-receiving portion in which photolithography process is not required for forming the opening, and to provide its manufacturing method.例文帳に追加

受光部の上に下凸形状の高屈折材料層を形成するための開口部を有する半導体素子において、開口部を形成する際にフォトリソグラフィ工程を必要としない半導体素子及び半導体素子の製造方法を提供する。 - 特許庁

To provide a hole formation method which achieves high process reproductivity and allows fine holes to be formed efficiently at low cost, and to provide a multilayer interconnection, a semiconductor device, a display element, an image display device, and a system that form via holes by using the hole formation method.例文帳に追加

プロセス再現性が高く、微細なホールを効率よく低コストで形成することができるホール形成方法、並びに、該ホール形成方法を用いてビアホールを形成した多層配線、半導体装置、表示素子、画像表示装置、及びシステムの提供。 - 特許庁

In the same contaminant ions introducing process, a p-type semiconductor region 10 and a p-type field limiting ring 11 are collectively formed in a gate line area GLA while integrating them so as to be in contact with a groove 5, in which a gate lead out electrode 8 is formed.例文帳に追加

同一の不純物イオン導入工程にて、ゲート配線領域ＧＬＡでｐ^−型半導体領域１０およびｐ^−型フィールドリミッティングリング１１をゲート引き出し電極８の形成された溝５と接するように一括して、形成する。 - 特許庁

A semiconductor manufacturing apparatus comprises a load-lock chamber 1 where a substrate is interchanged with outside, a processing chamber 2 where the substrate undergoes a prescribed process, and a transfer chamber 3 through which the substrate is transferred between the load-lock chamber 1 and the processing chamber 2.例文帳に追加

半導体製造装置は、外部との間で基板のやりとりを行うロードロック室１と、基板に所定の処理を施す処理室２と、前記ロードロック室１と処理室２との間で基板の搬送を行う搬送室３とを備える。 - 特許庁

To provide a method of manufacturing a semiconductor device such as DRAM for suppressing a phenomenon (bowing) where a side of a cylinder hole swells outside, forming a deep hole of a high aspect ratio and preventing an electrode from collapsing in an external extraction process of the deep hole.例文帳に追加

シリンダ孔の側面が外側に膨らむ現象（ボーイング）をより抑制して、高アスペクト比の深孔を形成できると共に、深孔の外抜き工程で電極が倒壊しないＤＲＡＭ等の半導体装置の製造方法を提供する。 - 特許庁

In this process, the second laser beam, whose area is not smaller than that covered by the first laser beam, is kept applied to a region that includes the first laser beam at least while the precursor semiconductor thin film is being molten.例文帳に追加

このとき、前記第一のレーザ光の照射領域と同等以上の面積とを有する第二のレーザ光が、少なくとも前記前駆体半導体薄膜が溶融している間、前記第一のレーザ光を包含する位置に照射される。 - 特許庁

To deteriorate an element basic characteristic such as an increase of current density and deterioration of inner quantum efficiency, by diffusing a Zn acceptor from a p-type clad layer to a region near an active layer by thermal history in a wafer process in a semiconductor laser element.例文帳に追加

半導体レーザ素子では、ウエハプロセス工程での熱履歴によってｐ型クラッド層から活性層近傍領域までＺｎアクセプタが拡散することにより、電流密度が増大、内部量子効率が低下する等、素子基本特性が劣化する。 - 特許庁

Radius of at least 0.1mm carries out R chamfering processing of the corners of semiconductor manufacturing equipment structural, and sharpening process to at most surface roughness Ra 1.6 μm is performed, thereby restraining concentration of electric charge in corners and preventing generation of arcing.例文帳に追加

半導体製造装置用部材の角部を半径０．１ｍｍ以上のＲ面取り加工処理し、かつ表面粗さＲａ１．６μｍ以下に研磨加工処理することで、角部における電荷の集中を抑制し、アーキングの発生を防止する。 - 特許庁

An electron beam having 100 eV or more and 1,000 eV or less of irradiation energy is scanned/irradiated to the wafer 18 having the pattern with the high step difference under the semiconductor manufacturing process, the defect is inspected quickly based on an image of a secondary electron generated therein.例文帳に追加

半導体製造工程中の高い段差のあるパターンを持つウエハ１８に１００ｅＶ以上１０００ｅＶ以下の照射エネルギ−の電子線を走査・照射し、発生した２次電子の画像から高速に欠陥検査を行う。 - 特許庁

To provide a process for fabricating a semiconductor device in which the number of fabrication steps is decreased as compared with prior art by performing a patterning step and a recess step of a substrate region connected with a storage node contact plug, which had been performed in two chambers, in one chamber.例文帳に追加

２つのチャンバ内で行っていた、パターニング工程とストレージノードコンタクトプラグが接続される基板領域のリセス工程とを１つのチャンバ内で行い、従来よりも工程数が減少した半導体装置の製造方法を提供すること。 - 特許庁

To provide a method for manufacturing a semiconductor element by which, when an inter-layer insulating film using an O_3-TEOS is etched to form a contact, loss in a cleaning process for a lower part of the inter-layer insulating film not densified is prevented.例文帳に追加

Ｏ_３−ＴＥＯＳを用いた層間絶縁膜をエッチングしてコンタクトを形成するとき、緻密化されていない層間絶縁膜の下部のクリーニング工程における損失を防止することが可能な半導体素子の製造方法の提供。 - 特許庁

To provide a testing and adjusting method for a microwave semiconductor device which shortens the time for electric characteristic measurement and adjustment by eliminating a screw-fixing process and matches characteristics in the adjustment with characteristics after sealing by ensuring electromagnetic shielding.例文帳に追加

ネジ止め工程を無くして、電気特性測定及び調整の時間を短縮させるとともに、電磁気シールドを確実にして、調整時の特性と封止後の特性を一致させることを可能にするマイクロ波半導体装置の試験調整方法を得る。 - 特許庁

To provide a polishing solution capable of polishing a wiring metal, a barrier metal, and an insulating film material with a low dielectric constant at a proper polishing selection ratio in a polishing process when embedded wiring is formed, and to provide a semiconductor device manufacturing method using the solution.例文帳に追加

埋め込み配線形成時の研磨工程において、配線金属、バリアメタルおよび該低誘電率の絶縁膜材料を適切な研磨選択比で研磨することの出来る研磨液及びそれを用いた半導体デバイスの製造方法を提供する。 - 特許庁

To provide a practicable method for setting a design margin of mask patterns which determines the cross relations of the design margin, dimensional errors and superposition errors while studying an actual semiconductor process, a method for setting pattern accuracy and a method for setting the design margin of wafer patterns.例文帳に追加

実際の半導体プロセスを検討しながら、設計マージン、寸法誤差、重ね合わせ誤差の相互関係を求める実用的なマスクパターンの設計マージン設定方法、パターン精度設定方法およびウェハパターンの設計マージン設定方法の提供。 - 特許庁

Before or after the process, the light reflection material 6 is removed, UV light 7 is irradiated from the back side of the UV sheet 1, and the viscous layer section 4a on the back of the semiconductor chip in the UV sheet 1 is also cured.例文帳に追加

また、この工程に先立ち、又はこの工程の後で上記光反射材６を外してから、ＵＶシート１の裏面側からＵＶ光７を照射し、ＵＶシート１における半導体チップ裏面の粘着層部分４ａも硬化させる。 - 特許庁

To provide a method for manufacturing an SOI (Semiconductor-On-Insulator), without cost increase, contamination of the substrate and crystal defects and having proper uniformity by decreasing the damages to the SOI surface in an SOI substrate separation process.例文帳に追加

ＳＯＩ基板分離過程でのＳＯＩ表面へ与えられるダメージを低減するとともに、優れた均一性をもち、さらに低コストかつ基板汚染・結晶欠陥を発生させずにＳＯＩ基板を製造する方法を提供することを目的とする。 - 特許庁

In a post-photolithography process, when a photomask is brought into contact with a substrate coated with a nitride semiconductor layer by using a contact-type exposure device, since pressure is equally applied to the whole surface of a substrate 11, cracks of the substrate are prevented.例文帳に追加

後のフォトリソグラフィ工程において、接触型の露光装置を用いてフォトマスクと窒化物半導体層が形成された基板とを接触させたときに、基板１１の表面全体に均等に圧力が加えられるので、基板割れが防止される。 - 特許庁

The Hall element 1 and a resistor 22 are formed by the same material and in the same manufacturing process (for example, by diffusing an n-type impurity on a p-type semiconductor substrate), and a resistor 23 is formed by a poly-silicon resistance having small dispersion of the characteristic.例文帳に追加

上記ホール素子１と抵抗２２とを同一の材料および製造過程で（例えばＰ型半導体基板にＮ型不純物を拡散させて）形成し、抵抗２３は特性のばらつきが少ないポリシリコン抵抗によって形成する。 - 特許庁

To provide a removal liquid composition for a photoresist residue and a polymer residue, for removing a photoresist residue and a polymer residue generating in a manufacturing process of a semiconductor circuit element at a low temperature in a short time, and to provide a method for removing a residue by using the above composition.例文帳に追加

半導体回路素子の製造工程において生じるフォトレジスト残渣及びポリマー残渣を低温、短時間で除去するフォトレジスト残渣及びポリマー残渣除去液組成物、並びにそれを用いた残渣の除去方法を提供する。 - 特許庁

To provide an abrasive-cloth fixing adhesive tape capable of uniformly abrading even semiconductor wafers having a wavy surface or wafers having a local step, generated in a circuit-forming process, along the wavy surface or step so as to moderate level differences over the entire surface of the wafer.例文帳に追加

うねりを持った半導体ウェーハや回路形成過程で局所の段差が生じたウェーハでも、そのうねりや段差に沿ってウェーハ全面を均一に高低差を緩和するように研磨できる研磨布固定粘着テープを提供する。 - 特許庁

The sub stack body 6 including: an insulating layer 5X which is arranged adjacent to a gate insulating layer 4; and a semiconductor layer 5Y which is not arranged adjacently, is disposed on the gate insulating layer 4 in the same process as that of a main stack body 5 of a TFT 11.例文帳に追加

この副積層体６は、ゲート絶縁層４に隣接する絶縁層５Ｘおよびそれに隣接しない半導体層５Ｙを含んでおり、ゲート絶縁層４の上にＴＦＴ１１の主積層体５と同一工程において形成されている。 - 特許庁

To solve the problem wherein, while it is necessary to cut the peripheral edge so that a protective tape does not bulge to the polishing surface, in the process of polishing a semiconductor wafer, such a cutting is very troublesome because merely a slight load or resistance can cause cracks or chipping.例文帳に追加

半導体ウエハの研磨加工中に保護用テープが研磨面に膨出しないように周縁を切断する必要があるが、その切断は僅かな負荷や抵抗が係るだけで割れたり欠けたりして、非常に厄介なものと成っている。 - 特許庁

Therefore, even when contact layers 12 formed on the side faces of the slits 4 have thin thicknesses, the erosion of a semiconductor substrate 1 by a metal halide gas can be prevented in a succeeding process of forming a buried metallic layer 13.例文帳に追加

したがって、スリット４側面に形成される密着層１２の膜厚が薄い場合であっても、後工程の埋め込み金属層１３の形成工程における、金属ハロゲン化物ガスによる半導体基体１の侵食部の発生が防止される。 - 特許庁

A substrate for epitaxial growth is used, the substrate not degrading by roughening over a surface roughness of 10 nm during a temperature-rise process up to a growth temperature when a nitride-based compound semiconductor layer is directly epitaxially grown at a growth temperature of 900°C to 1,050°C.例文帳に追加

９００℃〜１０５０℃の成長温度で窒化物系化合物半導体層を直接エピタキシャル成長させる際に、成長温度までの昇温プロセスにおいて表面粗さが１０ｎｍを超えて劣化しないエピタキシャル成長用基板を用いる。 - 特許庁

The enclosure 3 of the cylindrical structure can effectively formed by a thin-film manufacturing process using a manufacturing device capable of manufacturing a semiconductor electronic circuit, thus obtaining the square minute electromechanical structure 1 in which an axial direction is on a single direction.例文帳に追加

筒状構造の外郭３は半導体電子回路製造の可能な製造装置を用いてなされる薄膜製造過程により効果的に形成することができ、軸方向が単一方向上にある方形の微小電気機械構造１が得られる。 - 特許庁

To provide a method for manufacturing a thin film in a manufacturing of an electrode thin film and the like in a manufacturing process of semiconductor element by continuously generating even glow discharge plasma under vicinity of atmospheric pressure to stably provide glow discharge plasma treatment.例文帳に追加

半導体素子の製造工程における電極薄膜等の製造において、大気圧近傍の圧力下で均一なグロー放電プラズマを継続して発生させ、安定してグロー放電プラズマ処理による薄膜の製造方法の提供。 - 特許庁