「semiconductor process」に関連した英語例文の一覧と使い方(160ページ目) - Weblio英語例文検索

A manufacturing process of an apparatus for fabricating a semiconductor device which processes a substrate to be processed mounted on a sample stand in a container comprises a step for forming a dielectric film on the upper surface of the sample stand by spraying and cleaning the dielectric film with fluid, and a step for mounting a wafer on the upper surface of the dielectric film and attracting the wafer electrostatically a plurality of times.例文帳に追加

容器の内部の試料台上に載置された被処理基板を処理する半導体デバイス製造装置の製造方法であって、前記試料台の上面に誘電体製の膜を溶射により形成した後にこの誘電体製の膜を流体を用いて洗浄する工程と、前記誘電体製の膜の上面にウエハを載せて静電吸着させる処理を複数回行う工程とを備えた。 - 特許庁

To ensure the reliability and authenticity of storage data owing to the irreversibility of a fuse element without much increase in the circuit scale of a storage circuit and an inspection circuit and without increase in the process time of data verification by storing target data and logical NOT data of the target data as inspection data in a semiconductor integrated circuit which uses the fuse element for a nonvolatile storage element.例文帳に追加

不揮発性記憶素子にフューズ素子を用いた半導体集積回路において、目的とするデータと、検査データとしての目的とするデータの論理否定データとを記憶し、フューズ素子の不可逆性を利用することで、記憶回路と検証回路の回路規模をあまり大きくすることなく、またデータ検証の処理時間の増大を招くことなく、記憶データの信頼性と正真性を保証する。 - 特許庁

A semiconductor circuit design support method includes: a step of calculating variation 102 of device characteristics, when process parameters are varied, by using a first model 22; a step of normalizing an error between the device characteristics calculated by using a second model 23 and an actual measurement value 21, based on the variation 102; and a step of analyzing the second model 23 using the normalized error by an arithmetic unit 11.例文帳に追加

本発明による半導体回路の設計支援方法は、第１モデル２２を用いて、プロセスパラメータが変動したときのデバイス特性の変動量１０２を算出するステップと、第２モデル２３を用いて算出されたデバイス特性と実測値２１との誤差に対して、変動量１０２で規格化するステップと、演算装置１１が、規格化された誤差を用いて第２モデル２３に対する解析を行うステップとを具備する。 - 特許庁

To provide an absorbable spin-on glass anti-reflection film and lithography material that a) can absorb a light strongly and evenly in a region of ultraviolet light, b) does not "collapse" a resist material or run off an intended resist line, and c) does not react photoresist developer in a manufacturing process of an SOG anti-reflection film to develop manufacture of layered materials, electronic components, and semiconductor components.例文帳に追加

ａ）紫外光域において強力かつ均一に吸光し、ｂ）レジスト材料を「崩れ」させたり、意図したレジストラインよりはみ出ることのない、ｃ）フォトレジスト現像剤および上記のＳＯＧ反射防止膜の製造工程に対して感応することのない、吸収性スピンオンガラス反射防止膜およびリソグラフィー材料が、層状材料、電子部品、および半導体部品の製造を発展させるために望まれている。 - 特許庁

The hydroxyphenyl (meth)acrylate (co)polymer used in a semiconductor lithography process is produced by radical polymerization which is performed by controlling a reaction liquid temperature in a reactor to 70-100°C, wherein the peak area of a high molecular weight component whose molecular weight is ≥5 times a weight-average molecular weight (Mw) measured by gel permeation chromatography (GPC) is <0.2% relative to a total peak area.例文帳に追加

反応器内の反応液温を７０〜１００℃にて制御したラジカル重合により製造した半導体リソグラフィー工程において使用される（共）重合体であって、ゲルパーミエーションクロマトグラフィー（ＧＰＣ）により測定される重量平均分子量（Ｍｗ）の５倍以上の高分子量成分のピーク面積が、全体のピーク面積に対して０．２％未満であるヒドロキシフェニル（メタ）アクリレート（共）重合体。 - 特許庁

A focus adjusting condition of each place in a scanning region at the time of scanning a charged particle beam to a sample forming in a semiconductor manufacturing process is calculated beforehand, the calculated focus adjusting condition is selectively applied to a pattern formed under the same manufacturing condition as the sample with the focus adjusting condition calculated, and a device carrying out charged particle beam scanning is provided.例文帳に追加

半導体製造工程中に形成される試料に対し、荷電粒子線を走査する際の走査領域内の各個所の焦点調整条件を予め求めておき、当該求められた焦点調整条件を、前記焦点調整条件を求めた試料と同じ製造条件にて形成されたパターンに選択的に適用して、前記荷電粒子線走査を行う装置を提案する。 - 特許庁

To provide an ion implantation apparatus which may reduce shift of ion implantation quantity without calculating the beam neutralization (beam ionization) even when ion species, beam current, implantation energy, and resist material, etc., are different by ion implanting under a pressure within a chamber of more than 1×10-4 Torr so as to prevent shift of ion implantation amount in ion implantation process during manufacture of semiconductor device.例文帳に追加

半導体装置の製造工程におけるイオン注入において、注入量のシフトを防ぐためにチャンバ内の圧力を１×１０^−４Ｔｏｒｒ以上の状態にしてイオン注入することにより、イオン種、ビーム電流、注入エネルギー、レジスト材料などが異なる場合でも、ビーム中性化（又はイオン化）の計算を行うことなく、イオン注入量のシフトを少なく抑えたイオン注入装置を提供する。 - 特許庁

To provide a method of cleaning a used jig, capable of efficiently removing only deposits while suppressing corrosion of the surface of a base material, applicable to cleaning of a jig made of a member such as ceramics and not using hydrofluoric acid extremely harmful to a human body and superior in cost benefit and safety in the jig to be used in a semiconductor element manufacturing process and is made of a quartz member.例文帳に追加

半導体素子製造工程で用いられる石英部材からなる治具において、基材表面の腐食を抑えつつ付着物のみを効率的に除去可能であり、且つセラミックス等の部材からなる治具の洗浄にも適用可能な、人体に非常に有害なフッ化水素酸そのものを使用しない、経済的且つ安全性に優れる、使用済み治具の洗浄方法を提供する。 - 特許庁

In a semiconductor device in which an ion implantation process for ROM writing is performed after an interlayer insulating film is formed in order to shorten a TAT(turn around time), an etching stopper film consisting of a polysilicon film 12 acting as the bottom part of a through hole 20 for ion implantation lies at least at a desired position of the interlayer insulating film formed on a transistor 6 region where ROM writing is performed.例文帳に追加

ＴＡＴ短縮を図るために層間絶縁膜を形成した後にＲＯＭ書き込み用のイオン注入工程が施される半導体装置において、前記イオン注入用のスルーホール２０の底部となるポリシリコン膜１２から成るエッチングストッパ膜が、少なくともＲＯＭ書き込みが行われるトランジスタ６領域上に形成された層間絶縁膜の所望位置に介在されていることを特徴とする。 - 特許庁

Then a hot plasma nitriding processing is coupled with a heating process in the atmosphere containing nitrogen monoxide so as to form an acid silicon nitride film SOX on the surface of the silicon oxide film OX1, with nitrogen N2 segregated on the interface between the silicon oxide film OX1 and a semiconductor substrate 1S.例文帳に追加

第１電位障壁膜ＥＶ１の主要構成要素である酸化シリコン膜ＯＸ１をプラズマ成膜法により形成した後、高温のプラズマ窒化処理と、一酸化窒素を含む雰囲気中での加熱処理とを組み合わせて実施することにより、酸化シリコン膜ＯＸ１の表面に酸窒化シリコン膜ＳＯＸを形成し、かつ、酸化シリコン膜ＯＸ１と半導体基板１Ｓの界面に窒素Ｎ２を偏析させる。 - 特許庁

The manufacturing method of refractory metal silicide film is provided with a processes for: forming the refractory metal film 9 on a semiconductor substrate 1 containing silicon; making the surface of formed refractory metal film 9 amorphous, a process for forming a titanium nitride film 11 on the amorphous refractory metal film 10; and forming the refractory metal silicide film 12 by applying heat treatment on the obtained substrate.例文帳に追加

本発明の高融点金属シリサイド膜の製造方法は、シリコンを含む半導体基板１上に高融点金属膜９を形成する工程と、形成された高融点金属膜９の表面を非晶質化する工程と、非晶質化された高融点金属膜１０上に窒化チタン膜１１を形成する工程と、得られた基板を熱処理することにより高融点金属シリサイド膜１２を形成する工程を備える。 - 特許庁

To provide a semiconductor memory having a charge storage layer and a control gate, and its fabricating method, in which integration is enhanced by suppressing back bias effect and the ratio of capacity between a floating gate and a control gate is increased furthermore without increasing the occupation area while suppressing variation of cell characteristics caused by the fabrication process.例文帳に追加

電荷蓄積層及び制御ゲートを有する半導体記憶装置のバックバイアス効果による影響を低減させることにより集積度を向上させ、占有面積を増加させずに浮遊ゲートと制御ゲートとの容量の比をより一層増大させるとともに、製造プロセスに起因するセル特性のばらつきが抑制された半導体記憶装置及びその製造方法を提供することを目的とする。 - 特許庁

Wiring of a semiconductor device is formed by forming a thin film 5 of Al or Al alloy (hereinafter, Al base metal) by sputtering on the surface of an insulating film 2 comprising a recess 3 formed on a substrate, and then applying high-temperature and high-pressure process so that the Al base metal is packed in the recess.例文帳に追加

基板上に形成された凹部３を有する絶縁膜２の表面に、ＡｌまたはＡｌ合金（以下「Ａｌ系金属」という）よりなる薄膜５をスパッタリング法で形成した後、高温高圧処理を施して該Ａｌ系金属を上記凹部内に充填して半導体装置の配線を形成する方法であって、上記スパッタリングを下記条件で行なうことを特徴とする半導体装置の配線形成方法。 - 特許庁

To provide a sensitive composition by which roughness is reduced and outgas is suppressed, a compound used for the sensitive composition, and a pattern forming method using the composition, while the sensitive composition is used for a semiconductor manufacturing process of an IC or the like, manufacture of a liquid crystal, a thermal head or the like, and other fabrication processes, and a pattern forming method using the sensitive composition.例文帳に追加

ＩＣ等の半導体製造工程、液晶、サーマルヘッド等の回路基板の製造、さらにその他のフォトファブリケーション工程などに使用される感光性組成物及び該感光性組成物を用いたパターン形成方法であって、ラフネスが低減し、アウトガスが抑制された感光性組成物、該感光性組成物に用いる化合物及び該感光性組成物を用いたパターン形成方法を提供する。 - 特許庁

This semiconductor capacitor 1 with reduced variance in electrical properties and high weatherability is obtained by the following process: an internal electrode layer 4 is made by using an electrode paste predominant in nickel and incorporated with a glass compound based on boric anhydride, lithium oxide and sodium oxide, and printed and laminated on a dielectric ceramic layer 2 followed by pressure contact bonding under heating to promote the uniform sintering of the dielectric ceramic layer 2.例文帳に追加

ニッケルを主成分とし無水硼酸、酸化リチュウム、酸化ナトリウム系のガラス化合物を添加した電極ペーストを用いて内部電極層４を形成し、誘電体セラミック層２に印刷し、積層し加熱しながら加圧、圧着することで前記誘電体セラミック層２の均質な焼結を促進し、電気的特性のバラツキが少なく耐候性の優れた粒界絶縁型積層半導体コンデンサ１が得られる。 - 特許庁

The device is provided with a bias circuit which includes an adjustment resistance adjustable in resistance with an applied current and supplies the bias voltage of the gate of an active field-effect transistor and an auxiliary field-effect transistor which is formed on the same semiconductor substrate with the active transistor in the same process, and a saturated drain current is supplied from the auxiliary field-effect transistor as the applied current to the adjustment resistance.例文帳に追加

印加電流に応じて抵抗値が調整できる調整抵抗を含み能動電界効果トランジスタのゲートのバイアス電圧を供給するバイアス回路と、前記能動トランジスタと同じ半導体基板に同じプロセスで形成された補助電界効果トランジスタとを設け、この補助電界効果トランジスタからの飽和ドレイン電流を前記印加電流として、調整抵抗に供給する。 - 特許庁

To provide a pressure sensitive adhesive tape for dicing that can solve defects of causing improper adhesion and improper IC products in a semiconductor device assembling process for ICs or the like, because many low molecular weight substances such as an epoxy resin are included in adhesive components in a pressure sensitive adhesive agent in a conventional pressure sensitive adhesive tape, and the adhesive components are softened at dicing resulting in producing many whisker-like cutting trashes.例文帳に追加

ダイシング用粘接着テープは、粘接着剤中の接着成分にはエポキシ樹脂のような低分子量物質が多く含まれているため、ダイシング時に粘接着剤が軟化して、ヒゲ状の切削屑が多く発生しＩＣなどの半導体装置組立工程での接着不良や不良品の発生する欠点を持つが、このような欠点のないダイシング用粘接着テープを提供する。 - 特許庁

A client computer 5 provided with an identification number reader 2 for reading an identification number attached to a work 1 in an in-line in each process of semiconductor manufacturing, an equipment controller 3 for collecting manufacturing conditions and identification number data of the work 1 and registering these data in a server computer 4 and a means capable of reading optional data stored in the server computer 4 is provided.例文帳に追加

半導体製造の各工程においてインラインでワーク１に付加された識別番号を読み取るための識別番号読取装置２と、ワーク１の製造条件、識別番号データを収集してこれらのデータをサーバーコンピュータ４に登録するための設備制御装置３と、サーバーコンピュータ４に蓄積された任意のデータを閲覧することができる手段とを備えているクライアントコンピュータ５を設ける。 - 特許庁

Since the area of a capacity electrode can be divided substantially into two by splitting a capacitive element into a first capacitive element 64 and a second capacitive element 65, charges being stored in the capacity electrodes 24 and 25 during fabrication of a semiconductor device can be halved and plug electrodes being formed in subsequent process can be protected against breakdown due to charge-up in the capacity electrode.例文帳に追加

容量素子を第１容量素子６４と第２容量素子６５とに２分割する構成とすることにより、容量電極の面積を概ね半分に分割できるので、半導体装置の製造中に容量電極２４、２５に蓄積されるチャージの量を半減でき、容量電極中のチャージアップによる後工程において形成されるプラグ電極等の破壊を防ぐことが可能である。 - 特許庁

The process for fabricating a silicon carbide semiconductor device comprises (a) a step for making the surface of SiC 1 amorphous by introducing impurities, (b) a step for forming a CNT 5 on the surface of amorphous SiC 3 by heat treatment, and (c) a step for forming a CNT 5 further thereon by using the CNT 5 as a ground.例文帳に追加

本発明による炭化珪素半導体装置の製造方法は、炭化珪素半導体装置の製造方法であって、（ａ）ＳｉＣ１の表面に不純物を導入してアモルファス化する工程と、（ｂ）アモルファスＳｉＣ３表面を熱処理することによってＳｉＣ１の表面にＣＮＴ５を形成する工程と、（ｃ）ＣＮＴ５を下地として用いて、その上方にさらにＣＮＴ５を形成する工程とを備えることを特徴とする。 - 特許庁

The method for manufacturing the organic thin-film transistor includes at least a step of spreading a diacetylene compound in a liquid state on a substrate, a step of forming a crystal of the diacetylene compound, and a step of topochemical-polymerizing the diacetylene compound with an energy exerted from outside and forming poly diacetylene, as a manufacturing process of a transistor having a semiconductor layer of poly diacetylene.例文帳に追加

有機薄膜トランジスタにおいて、ポリジアセチレンを半導体層とするトランジスタの作製プロセスであって、少なくとも、液状でジアセチレン化合物を基板上に展開する工程と、該ジアセチレン化合物の結晶状態を形成する工程と、外部からエネルギーを付与することにより該ジアセチレン化合物をトポケミカル重合させてポリジアセチレンを形成する工程を経ること特徴とする有機薄膜トランジスタの製造方法。 - 特許庁

To use a metal gate electrode to prevent depletion of majority carriers and Fermi level pinning which will occur in a gate electrode made by using polysilicon or silicide, and to easily form the metal gate electrode for an n-type MOSFET and for a p-type MOSFET separately by a simple process, in manufacturing a semiconductor device including the n-type MOSFET and the p-type MOSFET.例文帳に追加

半導体装置の製造方法に関し、ｎ型ＭＯＳＦＥＴとｐ型ＭＯＳＦＥＴを含む半導体装置を作製する場合、ポリシリコンもしくはシリサイドを用いたゲート電極で発生する空乏化やフェルミレベルピンニングを抑止する為、メタルゲート電極を用い、しかも、ｎ型ＭＯＳＦＥＴとｐ型ＭＯＳＦＥＴの各メタルゲート電極を簡単な工程で、且つ、容易に作り分けることを可能にする。 - 特許庁

Namely, by combining FIB processing using a high accelerating voltage with FIB finishing using a low accelerating voltage, the thick amorphous layer formed on the side of the membrane part by the FIB processing using the high accelerating voltage is thinned by the FIB finishing using the low accelerating voltage, and hereby the TEM image having high resolution suitable for evaluation of a manufacturing process of a minute semiconductor device can be acquired.例文帳に追加

すなわち、高い加速電圧を用いたＦＩＢ加工と低い加速電圧を用いたＦＩＢ仕上げ加工とを組み合わせることにより、高い加速電圧のＦＩＢ加工で薄膜部の側面上に形成された厚い非晶質層を低い加速電圧のＦＩＢ仕上げ加工で薄くすれば、微細化された半導体装置の製造工程の評価に適した分解能の高いＴＥＭ像を得ることができる。 - 特許庁

To provide a further improved ultraviolet sensing element whose manufacturing process is simple, capable of front surface irradiation without being provided with a buffer layer and capable of reliable ultraviolet sensing and measurement for obtaining the ultraviolet sensing element by using a gallium nitride (GaN) semiconductor element having various merits, and to provide its manufacturing method and an ultraviolet sensing system including the ultraviolet sensing element.例文帳に追加

多様な長所を有するガリウムナイトライド（ＧａＮ）半導体素子を用いて紫外線感知素子を具現するにおいて、緩衝層を含まなくて前面照射が可能であって、さらに信頼性のある紫外線感知及び測定が可能であり、その製作工程が単純で、さらに改善された紫外線感知素子及びこれの製造方法と紫外線感知素子を含む紫外線感知システムを提供する。 - 特許庁

The method of polishing a semiconductor wafer W pressed to and slid along a polishing surface comprises a first polish step of planarizing a surface of the wafer W and a second polishing step of finish-polishing the wafer surface with feeding an abrasives liquid Q, containing elastic grains 3 to the polishing surface at the start or the midway of the polishing process.例文帳に追加

半導体ウェハＷを研磨面に押圧しつつ摺動することで半導体ウェハＷの研磨を行なう研磨方法において、半導体ウェハＷの被研磨面を平坦化する第１の研磨工程と、弾性体粒子３を含有する研磨液Ｑを研磨処理の開始時から又は研磨処理の途中から研磨面に供給しつつ仕上げ研磨を行なう第２の研磨工程とを有する。 - 特許庁

The method for producing the semiconductor phosphor particles comprises coating the crystalline particles including bonds between a 13th family element and a nitrogen atom with at least a modified organic compound including bonds between a nitrogen atom and a carbon atom and comprises a process for heating a synthetic solution prepared by mixing the compound of the 13th family element with the modified organic compound.例文帳に追加

また、１３族元素と窒素原子との結合を含む結晶粒子に、少なくとも窒素原子と炭素原子との結合を含む修飾有機化合物で被覆してなる半導体粒子蛍光体の製造方法であって、１３族元素化合物と、前記修飾有機化合物とを混合した合成溶液を加熱する工程を含むことを特徴とする、半導体粒子蛍光体の製造方法を提供する。 - 特許庁

To provide an anticorrosive using a biaryl compound which prevents corrosion caused by the oxidation or the like of corrosive metals such as copper, aluminum and the alloys thereof in the production process for a semiconductor integrated circuit, a printed circuit board, a liquid crystal or the like, and to provide a composition having both of corrosion inhibition performance and peeling performance, which is composed of the biaryl compound and a compound having peeling performance.例文帳に追加

本発明は、半導体集積回路、プリント配線基板、液晶等の製造工程における銅、アルミニウム及びこれらからなる合金等の腐食性金属の酸化等による腐食防止を特徴とするビアリール化合物を用いた防食剤及び当該化合物と剥離性能を有する化合物とからなる防食性能と剥離性能とを併せ持つ組成物の提供を課題とする。 - 特許庁

To carry out a desired circuit connection in a subsequent wiring forming step and enhance a yield of a semiconductor product in such a manner that, even when a finished dimension of a wiring layer or a diffusion layer fluctuates because of exposure variations and etching variations in a production process, a characteristic fluctuation of a transistor because of its fluctuation is corrected or a decrease in an operating allowance of an internal circuit is prevented.例文帳に追加

製造プロセスでの露光ばらつき、エッチングばらつきによって配線層あるいは拡散層の仕上がり寸法が変動した場合でも、その変動によるトランジスタの特性変動を補正する、あるいは内部回路の動作余裕の減少を防止するように、以後の配線形成工程で所望の回路接続を行うことができ、半導体製品の歩留まりを向上させることができる。 - 特許庁

To provide a wiring film with a built-in element having an advantageous structure which can easily secure the precision of wiring, can shorten a time required for forming the wiring, and can shorten a total tact time of a semiconductor device mounted with required wiring and an element such as a transistor, in forming the required wiring and the element such as the transistor using a printing technology that uses a coating process.例文帳に追加

塗装プロセスを用いた印刷技術により必要な配線やトランジスタ等の素子を形成するにあたり、前記配線の精度を容易に確保することができると共に配線形成に要する時間を短縮することができ、そして、これにより必要な配線やトランジスタ等の素子を実装・搭載した半導体デバイスのトータルのタットタイムを短縮することができる有利な構造の素子内蔵型配線フィルムを提供すること。 - 特許庁

A concentration distribution generation method and a process simulator perform a defect amount calculation procedure to calculate a defect amount Q_I per unit area of defects introduced to a semiconductor substrate by ion implantation and a defect position calculation procedure to calculate a position d_I to position by condensing a defect concentration distribution in an ion implantation concentration distribution by the ion implantation with a computer and treat the defect concentration distribution like a delta function.例文帳に追加

上記課題は、コンピュータが、イオン注入によって半導体基板に導入される欠陥の単位面積当たりの欠陥量Ｑ_Ｉを算出する欠陥量算出手順と、前記イオン注入によるイオン注入濃度分布において欠陥濃度分布を凝集させて位置付ける位置ｄ_Ｉを算出する欠陥位置算出手順とを実行し、前記欠陥濃度分布をデルタ関数的に扱うことにより達成される。 - 特許庁

To structure a coolant chamber accurately without generating inconvenient deformation on a substrate even through an assembling process in conjunction with heat treatment of a power conversion circuit part without depending on a shape and arrangement of a heat radiation projection in order to improve cooling performance in manufacturing a power semiconductor module in which a power conversion circuit is formed on a metal-insulating layer bonded substrate and a liquid-cooling type cooling device is structured on a metal base side.例文帳に追加

金属−絶縁層接合基板上に電力変換回路が構成され金属ベース側に液冷式冷却装置が構成されるパワー半導体モジュールを製造するにあたり、放熱突起の形状や配置に依存することなく、電力変換回路部の熱処理を伴う組立工程を経ても当該基板に不都合な変形を生じさせることなく精度よく冷却液室を構成し、もって冷却性能の向上を図る。 - 特許庁

To provide a method and an apparatus for separating metal ions and recovering phosphoric acid at high yield from a mixed acid aqueous solution containing the metal ions such as a metal ion-containing mixed acid waste liquid produced from a metal etching process or the like in a semiconductor manufacturing plant or the like using a distillation and extraction means in place of a membrane or an ion exchange treatment which is commonly used as a conventional technique.例文帳に追加

半導体製造工場などにおける金属エッチング工程などから発生する金属イオン含有混酸廃液のような金属イオンを含有する混酸水溶液から、金属イオンを分離するとともにリン酸を高い収率で回収するにあたり、従来技術では膜処理またはイオン交換処理を行なうのが常識であったが、本発明では発想を全く変えて蒸留、抽出手段を用いた回収方法および装置の提供。 - 特許庁

The system includes a processing chamber for treating a semiconductor substrate with one or more process gases comprising water vapor, a means for delivering the water vapor or one or more precursors thereof to the processing chamber, an exhaust conduit connected to the processing chamber, an absorption spectroscopy system for sensing water vapor in a sample region, and a controller for controlling the water vapor content in the processing chamber.例文帳に追加

本装置は、半導体基板を、水蒸気を含む１または複数種のプロセスガスを用いて処理するためのプロセスチャンバーと、水蒸気または水蒸気の１もしくは複数種の前駆物質をプロセスチャンバーへ送出する手段と、プロセスチャンバーに接続された排気管と、サンプル領域において水蒸気を検出するための吸収分光装置と、プロセスチャンバー内部の水蒸気含有量を制御するための制御装置とを備える。 - 特許庁

To obtain a new copolymer suitable as a coating film-forming polymer for obtaining a resist pattern highly adhesive to a substrate and slight in pattern spoilage in an ultrafine pattern formation step in semiconductor production process through eliminating drawbacks involved in conventional techniques, to provide a method for producing the copolymer, and to obtain a new thiol compound useful as a chain transfer agent in producing the copolymer.例文帳に追加

従来技術の難点を解消し、半導体の製造における極微細なパターン形成において、基板との密着性が高くパターン倒れが少ないレジストパターンを得るための塗膜形成用ポリマーとして好適な、新規な共重合体及び該共重合体を製造する方法、並びに、これらの塗膜形成用ポリマーとして好適な共重合体の製造における連鎖移動剤として有用な新規チオール化合物を提供する。 - 特許庁

The process for fabricating a semiconductor device comprises a step for forming an electrode 16 on a substrate 10, a step for forming an electrode hole opening to the substrate surface in the electrode 16, a step for forming a substrate hole communicating substantially coaxially with the electrode hole in the substrate 10, and a step for filling the electrode hole and the substrate hole with a conductive member 24.例文帳に追加

本発明の半導体装置の製造方法は、基板１０上に電極１６を形成する工程と、電極１６に対し基板面まで開口する電極孔を形成する電極孔形成工程と、基板１０に対し、電極孔と略同軸にて連通する基板孔を形成する基板孔形成工程と、電極孔及び基板孔内部に導電部材２４を充填する導電部材充填工程とを含むことを特徴とする。 - 特許庁

To provide a process for producing a lead frame by forming a plurality of inner leads around a semiconductor chip mounting region, forming a plurality of outer leads connected with the inner leads through tie bars and securing the plurality of inner leads by means of a support made of an insulating material wherein deformation of fine inner lead can be prevented by securing predetermined positions in the plurality of inner leads rigidly.例文帳に追加

本発明は、半導体チップ搭載領域の周囲に複数のインナーリードを形成し、インナーリードにタイバーを介在して繋がる複数のアウターリードを形成し、複数のインナーリードを絶縁材料から成るサポートにより固定するリードフレームの製造方法に関し、複数のインナーリードにおける所定の位置を強固に固定することによって、微細なインナーリードの変形を未然に防止し得る、リードフレームの製造方法を提供することにある。 - 特許庁

In the fabrication process of a vertical MOSFET, an n-type vertical MOSFET becoming an actual product and a p-type lateral MOSFET for evaluation having a gate electrode structure identical to that of the vertical MOSFET are fabricated on the same semiconductor substrate 11 by performing ion implantation for forming the source region 17 of the vertical MOSFET while masking the forming region of the lateral MOSFET.例文帳に追加

縦型ＭＯＳＦＥＴの製造プロセスにおいて、横型ＭＯＳＦＥＴの形成領域をマスクした状態で、縦型ＭＯＳＦＥＴのソース領域１７を形成するためのイオン注入をおこなうことにより、同一半導体基板１１上に、実際の製品となるｎ型の縦型ＭＯＳＦＥＴとともに、その縦型ＭＯＳＦＥＴと同じゲート電極構造を有する評価用のｐ型の横型ＭＯＳＦＥＴを作製する。 - 特許庁

The slurry supply system for semiconductor CMP process supplies slurry 12 stored in a slurry storage tank 11 through a specified slurry supply line to a CMP equipment wherein the slurry supply line is provided with means 12 for transmitting ultrasonic wave to the slurry 12 in order to prevent unit particles of the slurry from being aggregated to secondary particles.例文帳に追加

半導体ＣＭＰ工程のスラリ供給システムは、スラリ貯蔵タンク１１に貯蔵されたスラリ１２を所定のスラリ供給ラインを通じてＣＭＰ装備に供給する半導体ＣＭＰ工程のスラリ供給システムにおいて、前記スラリ１２の単位粒子が二次粒子に凝集されないように前記スラリ供給ラインに設置されて前記スラリ１２に超音波を伝波する超音波伝波手段を含めてなることを特徴とする。 - 特許庁

The process includes contacting a 5-100 vol.% ammonia-containing exhaust gas discharged from semiconductor production processes with an ammonia decomposition catalyst to thereby decompose most of the ammonia into nitrogen and hydrogen, contacting undecomposed ammonia after the ammonia decomposition with synthetic zeolite for purification, and cyclically contacting an ammonia-containing regenerated exhaust gas that is liberated from the synthetic zeolite when the synthetic zeolite is heated for regeneration with the ammonia decomposition catalyst.例文帳に追加

半導体製造工程から排出される５〜１００ｖｏｌ％のアンモニア含有排ガスをアンモニア分解触媒に接触させて、アンモニアの大部分を窒素と水素に分解し、アンモニア分解処理後の未分解アンモニアを合成ゼオライトに接触させて浄化すると共に、該合成ゼオライトの加熱再生の際に前記合成ゼオライトから脱離したアンモニアを含む再生排ガスを前記アンモニア分解触媒に循環接触させる構成とする。 - 特許庁

In the method of manufacturing an electronic component with a semiconductor chip connected to a substrate, a pretreatment prior to die bonding step, comprises installing a solid dielectric on at least one opposed surface of a pair of opposed electrodes under near the atmospheric pressure, introducing a process gas between the pair of opposed electrodes, applying a pulse-like electric field to obtain a plasma, and contacting the plasma with the substrate.例文帳に追加

半導体チップを基板に接続してなる電子部品の製造方法において、ボンディング工程の前処理として、大気圧近傍の圧力下、対向する一対の電極の少なくとも一方の対向面に固体誘電体を設置し、当該一対の対向電極間に処理ガスを導入してパルス状の電界を印加することにより得られるプラズマで基板を接触処理することを特徴とする電子部品の製造方法。 - 特許庁

In an ashing processing in the semiconductor manufacturing process by the plasma processing, a solid dielectric is installed on the opposing surface of at least one of a pair of electrodes opposing each other in the atmosphere under a pressure near the atmospheric pressure, and discharge plasmas obtained by introducing the processing gas between the pair of the electrodes and applying a pulse-like electric field are brought into contact with a base material to be processed.例文帳に追加

プラズマ処理による半導体製造工程におけるアッシング処理において、大気圧近傍の圧力下、雰囲気中で、対向する一対の電極の少なくとも一方の対向面に固体誘電体を設置し、当該一対の電極間に処理ガスを導入してパルス状の電界を印加することにより得られる放電プラズマを被処理基材に接触させることを特徴とする半導体素子の処理方法及び装置。 - 特許庁

A technology further improving a performance by electrostatic induction in order for conventional transistor and semiconductor to meet high requirements of technology, performance and material depending on a spreading of various purpose applications in such a way that by utilizing a developed oil, those requirements are satisfied with aspects such as performance, process, and cost or the like, that the oil is circulated, and that high voltage is applied.例文帳に追加

従来のトランジスター及び半導体がその多目的の用途の広がりに応じて技術、性能及び材料面で要求度の高まりみせているのに応える為、開発した油を利用することによって新技術で、その要求を性能、加工及びコスト面でも充分満たす上、その油を循環させて性能を更にアップすると同時に高圧を印加することによって静電誘導による性能を更に高めた技術。 - 特許庁

To provide a purifying apparatus capable of safely and stably purifying noxious gas exhausted from a semiconductor manufacturing process, by thermal decomposition with combustion exhaust gas or flames obtained by burning fuel, for a long time while suppressing a lowering of a decomposition rate of noxious gas to be treated and the accumulation of powdered matter on a wall surface of a decomposition chamber without using large-sized or complicated constitution.例文帳に追加

半導体製造工程から排出される有害ガスを、燃料を燃焼して得られる燃焼排ガスまたは火炎により熱分解して浄化する浄化装置において、大型あるいは複雑な構成を用いることなく、処理対象有害ガスの分解率の低下、及び分解室壁面における粉化物の堆積を抑制することができ、長時間にわたり安全で安定して浄化できる浄化装置を提供する。 - 特許庁

The chemical mechanical polishing method is used to polish a workpiece having a barrier metal film and a conductor film provided on the barrier metal film in a process of manufacturing a semiconductor device.例文帳に追加

バリア金属膜と、該バリア金属膜上に設けられた導体膜とを有する被研磨体を研磨する化学的機械的研磨方法であって、研磨液Ａを用いて前記導体膜を研磨する第１の研磨工程と、研磨液Ｂを用いて前記バリア金属膜を研磨する第２の研磨工程と、を研磨パッドが配置された同一の研磨定盤上で連続的に行い、且つ、前記研磨液Ａ及び前記研磨液Ｂが下記の（１）〜（３）の成分を含むことを特徴とする化学的機械的研磨方法。 - 特許庁

To provide an annealing method which allows the manufacture of a high-performance liquid crystal or semiconductor element by easily reducing an amount of particles attaching to the surface of a substrate at the time of annealing while preventing problems due to a wet process.例文帳に追加

液晶表示装置に使用するガラス等の透明板にポリシリコン又はアモルファスシリコンの薄膜を形成させた液晶基板、又は半導体製造に使用するシリコン等のウェハ（以下、「基板」という）を密閉可能な容器内に収納し、高温ガスによりアニール処理するアニール装置において、後段のウェット処理による問題を回避しながら、アニール処理時に、基板の表面に付着するパーティクル量を容易に減少させることにより、高性能の液晶・半導体素子を製造できるアニール方法を提供する。 - 特許庁