「semiconductor process」に関連した英語例文の一覧と使い方(153ページ目) - Weblio英語例文検索

To provide a resist pattern forming method which improves performance in microfabrication of a semiconductor element using a high energy beam, X-ray, electron beam or EUV light and satisfies high sensitivity, high resolution, good line width roughness and process margin at the same time, and a developer used for the method.例文帳に追加

本発明は、高エネルギー線、Ｘ線、電子線あるいはＥＵＶ光を使用する半導体素子の微細加工における性能向上技術の課題を解決することであり、高感度、高解像性、良好なラインウィズスラフネス、プロセスマージンを同時に満足するレジストパターン形成方法及びそれに用いる現像液を提供する。 - 特許庁

To solve the problem that it is difficult to grasp occurrence tendency of a defect since a defect size becoming fatal is miniaturized with miniaturization of a pattern and manufacturing tolerance which is originally not a defect is detected when sensitivity of a fault inspecting device is improved for detecting the minimal defect in a semiconductor manufacturing process.例文帳に追加

半導体製造プロセスにおいて，パターン微細化に伴い，致命となる欠陥サイズも微小化しており，微細な欠陥を検出するために欠陥検査装置の感度を上げると，本来は欠陥ではない製造公差などを検出してしまい，欠陥の発生傾向を捕らえることが困難となる。 - 特許庁

To provide a method of manufacturing a field effect transistor capable of suppressing damage of an active layer in a patterning process by etching, and the field effect transistor which diminishes the damage, in the field effect transistor which activates an oxide semiconductor mainly composed of magnesium (Mg) and (In) indium as the active layer.例文帳に追加

ＭｇとＩｎを主成分とする酸化物半導体を活性層とする電界効果型トランジスタにおいて、エッチングによりパターニングする工程における活性層のダメージを抑制することが可能な電界効果型トランジスタの製造方法、及び該ダメージが軽減された電界効果型トランジスタを提供すること。 - 特許庁

When sealing a plurality of semiconductor chips mounted on the upper surface of a matrix substrate 1B with a resin 14, the resin 14 is divided into a plurality of blocks using a die including a plurality of cavities, whereby warpage of the matrix substrate 1B due to contraction or the like of the resin 14 after a mold process is restrained.例文帳に追加

マトリクス基板１Ｂの上面に搭載した複数の半導体チップを樹脂１４で封止する際、複数のキャビティを備えた金型を使用して樹脂１４を複数のブロックに分割することにより、モールド工程後の樹脂１４の収縮などによるマトリクス基板１Ｂの反りを抑制する。 - 特許庁

To provide an organic semiconductor material that has very high solubility in a general-purpose solvent, is applicable to a low-cost wet deposition process, and is made of oligothiophenes useful as a material for organic electronics which facilitates achieving a thin-film having high homogeneity, and an organic thin-film transistor employing the same.例文帳に追加

汎用溶媒に対する溶解性が非常に高く、湿式成膜が可能な低コストプロセスに適応可能であり、さらに、容易に均質性の高い薄膜を得ることが可能な有機エレクトロニクス用材料として有用なオリゴチオフェン類からなる有機半導体材料およびこれを用いた有機薄膜トランジスタを提供する。 - 特許庁

A gas flow path 26 for supplying a hydrogen chloride gas into the liner 2 is provided around the head portion 31 of the liner 2 so that the process gas 25 is flown from the supply section 4 into the chamber 1 while supplying the hydrogen chloride gas into the liner 2, thereby forming a crystal film on the semiconductor substrate 6 on the susceptor 7 disposed downward.例文帳に追加

ライナ２の頭部３１の周囲には、塩化水素ガスをライナ２内に供給するガス流路２６が設けられており、ライナ２内に塩化水素ガスを供給しながら、プロセスガス２５を供給部４からチャンバ１内に流下させて、下方に配置されたサセプタ７上の半導体基板６に結晶膜を形成する。 - 特許庁

The susceptor 7 is equipped with a donut-like disk 38 on a susceptor body 36; while the process gas 25 is made to flow downward from the supply section 4 to the inside of the chamber 1, while the periphery of the stepped section 32 of the liner 2 is covered by the donut-like disc 38, thereby forming a crystalline film on the semiconductor substrate 6 on the susceptor 7 arranged in a lower part.例文帳に追加

サセプタ７には、サセプタ本体３６上にドーナツ状円板３８が設けられており、ドーナツ状円板３８によりライナ２の段部３２の周囲をカバーしながら、プロセスガス２５を供給部４からチャンバ１内に流下させて、下方に配置されたサセプタ７上の半導体基板６に結晶膜を形成する。 - 特許庁

To provide a mask case which eliminates the need to use a pellicle film to be stuck on a surface of a mask and prevents the generation of dust, dirt, static electricity and gas in the transportation and storage of the mask, the mask being used for a process of manufacturing a semiconductor circuit of a new generation which is formed using a short wavelength of a soft X-ray range etc. and has high integration.例文帳に追加

軟Ｘ線領域等の短波長を使用して形成される、より集積度の高い新世代の半導体回路の製造工程で使用されるマスクの運搬時及び保管時において、マスク表面に貼り付けるペリクル膜の使用を不要にすると共に、塵、埃、静電気、及びガスの発生を防止すること。 - 特許庁

To provide a method and a device for bump bonding, capable of effectively controlling the progress of metal diffusion between formed bumps and electrode pads and surely preventing failures in the gold wire tear-off process after bump formation, by enabling local heating of very small spots on the semiconductor wafer.例文帳に追加

半導体ウェハの微小部位に対し局所的に加熱できるようにして、形成済みのバンプと電極パッド間での金属拡散の進行を効果的に抑制でき、バンプ形成後の金線の引きちぎり工程において失敗の発生を確実に防止することのできるバンプボンディング方法および装置を提供する。 - 特許庁

The semiconductor device has a ring oscillator, constituted using a MOSFET element formed in the same manufacturing process as a MOSFET constituting an installed internal circuit, and a frequency counter formed to start and stop counting of oscillation signals of the ring oscillator by a timing signal supplied from an external terminal.例文帳に追加

搭載される内部回路を構成するＭＯＳＦＥＴと同一の製造工程で形成されたＭＯＳＦＥＴ素子を用いて構成されたリングオシレータと外部端子から供給されるタイミング信号により上記リングオシレータの発振信号を計数の開始と停止を行う周波数カウンタを形成する。 - 特許庁

To provide a method for enhancing the removal rate of a metal barrier layer without affecting on the removal rate of a conductive layer from a semiconductor wafer during a CMP(chemical-mechanical polish) process.例文帳に追加

ＣＭＰプロセス中半導体ウェーハからの金属障壁バリヤ層及び導電層の除去を等化し、ウェーハの表面に亘っての金属及び絶縁体領域から成るフラットな表面を形成するか、又は、前述の２ステップＣＭＰプロセスにて金属障壁バリヤ層の除去レートを高める方法を創出すること。 - 特許庁

Since the surface of an ITO substrate forming the transparent electrode on the side where the metal oxide semiconductor layer 4 is formed is coated with a metal oxide or its derivative, even if the ITO substrate is exposed to high temperatures and an acid in its manufacturing process, its resistance is prevented from rising.例文帳に追加

そして、該金属酸化物半導体層４が形成される側の透明電極であるＩＴＯ基板の表面を、金属酸化物又はその誘導体によって被覆しているので、製造プロセスにおいて高温や酸にさらされた場合であっても、ＩＴＯの抵抗値の上昇を防ぐことができる。 - 特許庁

The method of manufacturing a semiconductor device includes a process which cuts a wafer in which an adhesive layer has been formed to obtain a silicon chip in which the adhesive layer has been formed, wherein the wafer is cut so that each cutting surface of the silicon chip and the adhesive layer may have a leaning to the adhesion surface.例文帳に追加

本発明による半導体装置の製造方法は、接着剤層が形成されたウエハを切断して当該接着剤層が形成されたシリコンチップを得る工程において、当該シリコンチップ及び接着剤層の各々の切断面が接着面に対して傾斜を備えるように切断する。 - 特許庁

The refining process of the charge transport material, with which the charge transport material for an organic semiconductor element or its intermediate is dissolved in an organic solvent and the solution thereof is brought into contact with adsorbents, is characterized in that at least one of the adsorbents, is a clay ore adsorbent having a specific surface area of 260 m^2/g.例文帳に追加

有機半導体素子用電荷輸送材料又はその中間体を有機溶剤に溶解し該溶液を吸着剤と接触させる精製法において、吸着剤の少なくとも１つが比表面積が２６０ｍ^2／ｇ以下の粘土鉱物吸着剤であることを特徴とする電荷輸送材料の精製法。 - 特許庁

To provide a semiconductor device and a manufacturing method thereof, in which an impurity injection process where SD(source/drain) layers and an LDD(lightly-doped drain) layer formed can be simplified, when impurities are activated through laser annealing after impurities are injected, and a gate electrode can be prevented from being eliminated by irradiation with a laser beam.例文帳に追加

不純物注入後レーザーアニールによって不純物の活性化を行うに際し、ＳＤ層及びＬＤＤ層形成のための不純物注入工程を簡略化でき、レーザの照射によるゲート電極の消失を防止することができる半導体装置及びその製造方法の提供。 - 特許庁

In a process for forming a gate electrode film, the gate electrode film is formed while oscillating a discharge region on a target so that a film being formed every time when the discharge region reciprocates has a thickness of 2 nm or less thus suppressing variation in the characteristics of the device when a voltage is applied and realizing a highly reliable thin film semiconductor device.例文帳に追加

ゲート電極膜を形成する工程において放電領域をターゲット上で揺動させながら成膜し、放電領域が一往復するごとに成膜する膜厚を２ｎｍ以下とすることにより、電圧印加時の素子特性の変化が小さく、信頼性の高い薄膜半導体素子を実現する。 - 特許庁

To provider a capacitance type environmental harmful gas sensor with excellent gas reaction profiles, such as high sensitivity, high selectivity, fast response speed, and long-term stability, to solve the problem that a manufacturing process is complex when the conventional oxide semiconductor gas sensor is manufactured, and a manufacturing method thereof.例文帳に追加

従来の酸化物半導体ガスセンサの製作時に、工程が複雑であるという問題を解決すると共に、高感度、高選択性、速い応答速度及び長期安定性のような優秀なガス反応特性を有する静電容量型環境有害ガスセンサ及びその製造方法を提供する。 - 特許庁

To provide a liquid resin composition for sealing which is less in warpage at room temperature and in a soldering process by adding an effect of suppressing the warpage caused by thermal expansion difference between a semiconductor device and a substrate in the opposite direction of the warpage, and to provide an electronic component device which is sealed with the liquid resin composition, and is excellent in electric bonding reliability.例文帳に追加

封止樹脂組成物に半導体素子と基板の熱膨張差に起因する反りを反対方向に抑制する効果を付加させた、室温及び半田付け工程での反りが少ない封止用液状樹脂組成物、及びこれにより封止された電気的接合信頼性に優れた電子部品装置を提供する。 - 特許庁

The semiconductor light emitting device comprises a base 18 on which an LED chip 11 is mounted; a case 16 including a reflector surface 17 which is formed through surface process such as silver plating or the like, a first electrode 12; a second electrode 13; a first lead 14; a second lead 15; and a heat-proof transparent glass cover 20.例文帳に追加

半導体発光装置は、LEDチップ１１が搭載された基台部１８と、銀メッキ等の表面処理が施されて形成されたリフレクタ面１７を有するケース１６と、第１の電極部１２、第２の電極部１３、第１のリード１４、第２のリード１５、及び耐熱性透明ガラス蓋２０とを具備して構成されている。 - 特許庁

A production process of semiconductor integrated circuit device comprises applying plasma to excite reaction gas to deposit a desired film in a reaction chamber 52, supplying a cleaning gas excited in a remote plasma excitation chamber to the reaction chamber to perform a remote plasma cleaning of the reaction chamber under non-plasma excitation atmosphere, and repeating these steps.例文帳に追加

そこで成膜用の励起電極を利用して検出用にプラズマ励起したり、局所的にプラズマを励起することが考えられるが、もともと励起に適合した条件でないため、局所的にプラズマを励起すること自体が困難であり、また、大域的にプラズマ励起することはリモートプラズマクリーニングの目的に反する。 - 特許庁

An alternative recipe may be derived by calculation using a predetermined algorithm, while altering the input conditions, and a schedule recipe where a semiconductor device processed in the manufacturing process falls within a range of standard values may be used as the alternate recipe when the recipe could not be derived by recalculation.例文帳に追加

前記代替レシピは、前記所定のアルゴリズムを使用し、入力条件を変えた再演算によって導出してもよいし、前記再演算によってレシピの導出ができなかったとき、前記代替レシピとして、製造プロセスで加工される半導体装置が規格値の範囲に入る計画レシピを使用するようにしてもよい。 - 特許庁

To provide a ceramic jig for polishing wafers used in polishing a plate shape body, such as semiconductor wafers, which is able to improve flatness and parallelism of the wafers without being corroded even in alkaline chemicals and ultrasonic waves used in a cleaning process of the jig for polishing the wafer.例文帳に追加

半導体ウエーハ等の板状体の研磨加工に使用されるセラミック製ウェーハ研磨治具において、ウェーハ研磨治具の洗浄工程で使用されるアルカリ性の薬液や超音波等にも侵されることなく、ウエーハの平坦度、平行度等の精度を向上させるセラミックス製ウェーハ研磨治具を提供する。 - 特許庁

There is provided plasma etching equipment in which a sprayed film is set to be a conductor, by attaching the sprayed film to the front surface of a wall with which plasma is in contact, such as the wall of a processing chamber and mixing a conductor with the material of the sprayed film in plasma processing equipment using a plasma process by use of halogen gas for manufacturing a semiconductor device.例文帳に追加

半導体デバイスの作成に、ハロゲン系のガスによるプラズマプロセスを用いたプラズマ処理装置において、処理室内の壁等のプラズマが接触する壁の表面に溶射膜を付け、この溶射膜の材料に導体を混入することにより、溶射膜を導体としたことを特徴とするプラズマエッチング装置。 - 特許庁

By altering the layout of the respective regions of the semiconductor device, the resistances among the respective regions are set properly, and thereby, the holding voltage and the switching voltage of the thyristor can be optimized independently of each other, and as a result, a proper protecting element and a proper protecting circuit for preventing the electrostatic breakdowns of transistors formed in a CMOS process are made form-able.例文帳に追加

レイアウトの変更により、各領域間の抵抗を適切に設定し、それによってサイリスタのホールディング電圧とスイッチング電圧を独立に最適化可能となり、ＣＭＯＳプロセスで形成されるトランジスタの静電破壊を防ぐための適切な保護素子および保護回路を形成することが可能となる。 - 特許庁

A manufacturing method for semiconductor devices which has a process of performing pretreatment of a silicon board 5 to be performed for enhancing adhesion between a Cu and an insulating film, is a deposition chamber 1 the same as one for depositing an insulating film, and at a temperature lower than a deposition temperature, when the insulating film is formed by CVD on a Cu.例文帳に追加

Ｃｕ上にＣＶＤ法により絶縁膜を成膜する際、Ｃｕと絶縁膜との密着性を向上させるためのシリコン基板５の前処理を、絶縁膜成膜と同一成膜室１で、かつ、成膜温度よりも低い温度で行なう工程を有することを特徴とする半導体装置の製造方法。 - 特許庁

The bonding pad 105 is positioned in such a way that the wiring 107 can be bonded to the pad 105 in a state where the semiconductor integrated circuit device is mounted on a package, such as the CSP, etc., and the transistor 104 is manufactured together with MOS transistors forming the other internal circuits of the device in the same process.例文帳に追加

ボンディングパッド１０５は、半導体集積回路デバイスがＣＳＰ等のパッケージに実装された状態で、ボンディングを行うことが可能位置に配置され、ＭＯＳトランジスタ１０４は、半導体集積回路デバイスの他の内部回路を形成するＭＯＳトランジスタと同一の工程で生成されている。 - 特許庁

To obtain a semiconductor device, which is suitable for mass- production management and has high reliability and stable yield by improving dense distribution of holes and controllability to a hole diameter and by realizing easy inspection process for a buried plug height, using a scanning electron microscope as for the height of the buried plug in formation of a wiring contact part of a dual-damascene wiring.例文帳に追加

デュアルダマシン配線の配線コンタクト部の形成における埋め込みプラグの高さについて、ホールの疎密分布およびホール径に対する制御性を改善し、走査型電子顕微鏡を用いた埋め込みプラグ高さの検査工程を容易にし、量産管理に適した信頼性の高い歩留の安定した半導体装置を得る。 - 特許庁

A drilling is performed after a reforming process is applied by making the silicone substrate irradiated with the laser beam of which the energy density on the machined surface is 6,500 to 55,000 J/m2 in the region to be machined of the surface of the silicone substrate when the silicone substrate which composes a semiconductor device is drilled by being irradiated with the laser beam of pulse oscillation.例文帳に追加

半導体デバイスを構成するシリコン基板をパルス発振によるレーザー穴あけ加工する際に、レーザーを照射して前記シリコン基板表面の加工想定領域に加工表面におけるエネルギー密度が6,500〜55,000J/m^２であるレーザーを照射して改質処理を施した後、穴あけ加工を行う。 - 特許庁

To provide a polishing composition in which polishing rates of a copper film, a tantalum compound barrier layer, and an SiO_2 insulating layer are substantially the same degree, and in which dishing, flatness are improved by an excess polishing method in the CMP working process of a semiconductor device having a copper film, a tantalum compound barrier layer and an SiO_2 insulating layer.例文帳に追加

銅膜、タンタル化合物のバリア層、ＳｉＯ_２の絶縁層を有する半導体デバイスのＣＭＰ加工プロセスにおいて、銅膜、タンタル化合物のバリア層、ＳｉＯ_２の絶縁層の研磨速度がほぼ同程度であり、ディッシング、平坦性がオーバーポリシング法より改善される研磨用組成物を提供する。 - 特許庁

To keep an interlayer insulating film as wide as possible while performing a damascene process by the use of an existing metal wiring pattern mask and to make a space between pieces of metal wiring wide enough for preventing them from interfering with each other so as to provide a method of forming the metal wiring of a semiconductor device and capable of preventing it from malfunctioning.例文帳に追加

既存の金属配線パターンマスクを用いてダマシン工程を実施しながら層間絶縁膜の幅を最大限確保し、金属配線間の間隔を広めて相互干渉を防止することにより、半導体素子の誤動作を防止することが可能な半導体素子の金属配線形成方法を提供する。 - 特許庁

To provide a polishing composition which, when used in a CMP (chemical mechanical polishing) process of a semiconductor device having a copper film and a tantalum compound, exhibits a higher rate of polishing copper during polishing the copper surface and exhibits a lowered rate of polishing copper and a higher rate of polishing the tantalum compound during polishing the tantalum compound and to provide a polishing method using the composition.例文帳に追加

銅膜とタンタル化合物を有する半導体デバイスのＣＭＰ加工プロセスにおいて、銅表面を研磨する際は銅の研磨レートが大きいがタンタル化合物の研磨の際には銅の研磨レートが減少し、タンタル化合物の研磨レートが向上する研磨用組成物ならびに研磨方法を提供する - 特許庁

To provide a resin composition for sealing semiconductors that can be ejected in a liquid state in a sealing operation, gives a cured product exhibiting good reflow resistance at a high temperature and good moisture resistance reliability, and permits the manufacture by resin-sealing therewith of a semiconductor element as a sealed article hardly suffering from warpage, which is an important performance in an after-process.例文帳に追加

封止操作において液状吐出が可能で、かつ硬化物の高温下での耐リフロー性及び耐湿信頼性が良好であり、また、後工程で重要な性能である樹脂封止した時の封止品の反りの小さな半導体素子を製造することができる半導体封止用樹脂組成物を提供する。 - 特許庁

To carry out simultaneously a short circuit revision of TFT (Thin Film Transistor) semi conductor layer by simultaneously etching a short circuit position with the semiconductor in etching a protective film, which is set an outer surface of a pixel electrode in preparing an array substrate for a liq. crystal display device, and to dispense a special process for restoring a short circuit.例文帳に追加

液晶表示装置用のアレイ基板の製造に当たり、保護膜を画素電極の外側に設け、この保護膜のエッチング時に、半導体との短絡箇所も同時にエッチングすることにより、ＴＦＴ半導体層の短絡修正を同時に実施し、短絡修復のための特別な工程を不要にする。 - 特許庁

To provide a technique for rapidly measuring arsenic of low concentration in water in a gallium-arsenic semiconductor manufacturing process, a very small amount of phosphorus in an environmental protection and an industrial field and a very small amount of silica in industrial water containing power at a low cost with high sensitivity, and a technique suitable for always performing monitoring.例文帳に追加

ガリウムヒ素半導体製造工程などにおける、水中などの低濃度ヒ素、環境保全ならびに工業分野における微量のリン、そして電力を含む工業用水などにおける微量のシリカを、迅速で、低コストで、且つ、高感度に測定する技術並びに常時モニタリングに適した技術の開発。 - 特許庁

To provide an apparatus for treating waste gas in which particulate matter and moisture contained in waste gas generated in a semiconductor production process are simultaneously removed using a porous functional filter to minimize pressure drop and channeling phenomenon due to caked matter and to provide a method for treating waste gas.例文帳に追加

半導体製造工程で発生する排ガスに含まれている粒子状物質と水分を多孔性の機能性フィルターを用いて同時に除去することにより、固形化物質により圧力損失及びチャネルリング現象を最小化させることのできる排ガス処理装置及びその方法を提供する。 - 特許庁

Then, by using the photomask, which has a plurality of patterns for the measurement of the pattern arrangement in the pattern formation area, on the principal surface of a semiconductor wafer, it has the process which transfers the prescribed pattern and let the size of the pattern for the measurement be a size which is lower than the resolution limit and moreover detectable.例文帳に追加

また、パターン形成領域内にパターンの配置位置を測定する測定用パターンを複数配置したフォトマスクを用いて半導体ウエハの主面上に所定のパターンを転写する工程を有し、前記測定用パターンの寸法を、解像限界以下で、かつ、検出可能な寸法とするものである。 - 特許庁

The first clad layer 5, the etching stop layer 6 and the second clad layer 8 are subjected to impurity doping of Mg which is hard to diffuse in the solid of a compound semiconductor as compared with Zn, and the impurities are prevented from diffusing into the light emitting region of the MQW active layer 4 during a thermal process for forming an end face window.例文帳に追加

第１クラッド層５、エッチングストップ層６、第２クラッド層８には、Ｚｎよりも化合物半導体の固体中で拡散しにくいＭｇが不純物としてドーピングされており、端面窓形成の熱プロセス中にＭＱＷ活性層４の発光領域への不純物拡散が防止される。 - 特許庁

In a practical bonding process, the transferred semiconductor chip 1, a board, or a lead frame as a bonding surface is irradiated with a laser beam 17, the amount of deviation of the irradiated spot from the previously stored spot position is calculated, and a height difference is obtained from the calculated amount of deviation to calculate the height of an actual bonding surface.例文帳に追加

実際のボンディングでは、搬送されてきたボンディング面となる半導体チップ１や基板およびリードフレーム２にレーザ光１７を照射し、予め記憶されたスポット位置とのズレ量を算出し、そのズレ量より高さ方向の差を求めることにより、実際のボンディング面の高さを算出する。 - 特許庁

To prevent the solidification at the outer peripheral part from being earlier than that at the inside of a crystal, and to inhibit the generation of polycrystals caused by accumulation of dislocations at the inside during growth of the crystal by uniformizing the temperature distribution in the radial direction of the growth interface, in a semiconductor crystal growth process based on a VB method or a VGF method.例文帳に追加

ＶＢ法又はＶＧＦ法による半導体結晶成長方法において、成長界面の径方向の温度分布を均一にすることで、結晶内部に対し外周部が早く固化することを防ぎ、成長途中で転位が内部に集積し多結晶化するのを防止可能にする。 - 特許庁

To provide a movable element facilitating a manufacturing process, never disturbing reduction of a package size, and having low voltage/low power consumption to an extent allowing itself to be integrally formed with a low voltage/low power consumption-based element; to provide a semiconductor device with the movable element incorporated therein; to provide a module; and to provide an electronic apparatus.例文帳に追加

製造プロセスが容易で、パッケージサイズの縮小化を妨げることがなく、低電圧・低消費電力系の素子と一体的に形成することが可能な程度に低電圧・低消費電力の可動素子、ならびにその可動素子を内蔵する半導体デバイス、モジュールおよび電子機器を提供する。 - 特許庁

To provide a method and an apparatus for controlling the pH of an aqueous solution capable of simply and precisely controlling the pH and oxidation and reduction potential(ORP) of washing water in order to obtain higher washing effect in washing water of wet washing in a process of manufacturing for a semiconductor substrate, a liquid crystal substrate, a magnetic substrate or a superconductive substrate.例文帳に追加

半導体基体、液晶基体、磁性基体または超伝導基体製造プロセスにおけるウェット洗浄の洗浄水においてより高い洗浄効果を得るために、洗浄水のｐＨと酸化還元電位（ＯＲＰ）をより簡便かつ精密に制御できる水溶液のｐＨ制御の方法及びその装置を提供する。 - 特許庁

The 1st circuit 2 can, therefore, perform a process responding to an external indication whether the 2nd circuit 3 is released from being reset or not and then a state of no response to the outside can be evaded eventually even if the operation guarantee voltage needed for the whole semiconductor integrated circuit can not be obtained.例文帳に追加

したがって、第２の回路がリセット解除される否かに拘わらず、第１の回路は、外部からの指示に応答する処理を行うことができ、最終的に半導体集積回路全体として必要な動作保証電圧を得ることができなくても、外部に対する無応答状態を回避できる。 - 特許庁

After a voltage stress or a current stress is applied to an MIS transistor formed in the scribe region of a semiconductor wafer for forming a product, the S factor, threshold voltage or transconductance characteristics of the transistor is measured, and the results are compared with specified management values, thus managing the fabrication process.例文帳に追加

製品が形成される半導体ウエハのスクライブ領域にＭＩＳトランジスタを形成し、電圧ストレス又は電流ストレスを付加した後に、トランジスタのＳ因子、闘値電圧又は相互コンダクタンス特性を測定し、その測定結果と所定の管理値を比較・判定することで製造工程の管理を行う。 - 特許庁

To provide a method of preparing a sample and a device therefor wherein only a sample piece including a desired specific area from a semiconductor and a device chip is taken out, and the sample is mounted on the sample stage of an analyzer/measuring device, dispensing with a hand-working sample preparation process which requires experience, skills and time.例文帳に追加

半導体ウエハやデバイスチップから所望の特定領域を含む試料片のみをサンプリング（摘出）して、分析／計測装置の試料ステ−ジに、経験や熟練や時間のかかる手作業の試料作り工程を経ることなく、マウント（搭載）する試料作製方法およびその装置を提供すること。 - 特許庁

To provide a dresser and its quality control method whereby the variation of individuals is reduced and the increase of their life-time is realized with respect to the dressers used in a CMP process, to provide a CMP apparatus having the improved stability and repeatability of its polishing characteristic, and further, to provide a highly accurate and excellent semiconductor device and its manufacturing technique using the CMP apparatus.例文帳に追加

ＣＭＰ工程で使用されるドレッサにおいて、個体ばらつきを低減させ、長寿命化を実現するドレッサとその品質管理方法、また、研磨特性の安定性、再現性を向上させるＣＭＰ装置、さらに、ＣＭＰ装置を用いた高精度、高品位な半導体装置及びその製造技術を提供する。 - 特許庁