「semiconductor process」に関連した英語例文の一覧と使い方(154ページ目) - Weblio英語例文検索

To obtain a semiconductor apparatus having a high-yield wiring structure and high reliability by preventing interface peeling between a liner film which is formed under a low-dielectric constant film by a UV curing process to the low-dielectric constant film and on wiring and a film layered under the liner film without using a UV blocking film.例文帳に追加

低誘電率膜に対するＵＶキュア処理による低誘電率膜の下で且つ配線の上に形成されるライナ膜とその下層の膜との間の界面剥離を、ＵＶブロッキング膜を用いずに防ぐことにより、高歩留まりの配線構造を有する信頼性が高い半導体装置を得られるようにする。 - 特許庁

Further, the method of manufacturing the electronic device having (A) a first electrode and a second electrode and (B) an active layer 20 provided between the first electrode and second electrode 16 includes a process of making the metal oxide semiconductor forming the active layer 20 to adsorb ligand molecules.例文帳に追加

また、（Ａ）少なくとも、第１電極及び第２電極、並びに、（Ｂ）第１電極と第２電極１６の間に設けられ、金属酸化物半導体から成る能動層２０を備えた電子デバイスの製造方法は、能動層２０を構成する金属酸化物半導体にリガンド分子を吸着させる工程を含む。 - 特許庁

A computer 100 that operates as a semiconductor integrated circuit designing device performs a first candidate extraction process, extracts a candidate from the plurality of ECO cells arranged on a layout pattern to be changed, and selects an ECO cell to be used for changing the layout from each extracted candidate.例文帳に追加

半導体集積回路設計装置として動作するコンピュータ１００は、第１の候補抽出処理を行って、レイアウト変更がなされるレイアウトパターンに配置された複数のＥＣＯ対象セルから候補を抽出し、抽出された各候補から、レイアウト変更に用いるＥＣＯ対象セルを選出する。 - 特許庁

To obtain an acrylic acid ester compound that has excellent radical polymerizability and charge transport properties in an organic semiconductor material useful for an electrophotographic photoreceptor, has excellent film-forming property and compatibility with other monomers, inexpensively supplied by a short production process and is made into a material for various organic devices.例文帳に追加

電子写真感光体等に使用する有機半導体材料において、良好なラジカル重合性と電荷輸送性を有し、成膜性や他のモノマーとの相溶性にも優れ、且つ、製造工程が短くて済み安価に供給することができる、各種有機デバイス用材料となるアクリル酸エステル化合物を提供する。 - 特許庁

To simply set optimum conditions of precharge to be carried out before inspection of a pattern formed during a semiconductor device manufacturing process to automatically determine whether the precharge is successful and feed back the results to subsequent operations so as to prevent degradation in reliability of inspection results for constantly stable inspection.例文帳に追加

半導体装置製造プロセスで形成されるパターンの検査前に実行されるプリチャージの最適な条件を簡易に設定できるようにし、プリチャージの良否を自動判定し、その後の動作にフィードバックするようにして、検査結果の信頼性の低下を防ぎ、常に安定した検査ができるようにする。 - 特許庁

To provide a filtration method which enables performing the filtration of washing chemical liquid of a wafer washing process for production of semiconductor integrated circuit by using a filtration device which easily enables incineration disposal treatment with high efficiency by eliminating excessive processes, without generating undesired waste liquid and without generating a toxic gas.例文帳に追加

半導体集積回路製造のウエハー洗浄工程の洗浄薬液のろ過を、余分な工程を排除して効率良く、且つ、不必要な廃液を発生することなく、なお且つ有毒ガスを発生することなく容易に焼却廃棄処理できるろ過装置を用いて行うことのできるろ過方法を提供すること。 - 特許庁

To form a dielectric film whose principal component is PZT stabilizing a polarization property by adding rare earth ion or alkaline earth element to an upper part of wiring layers or between wiring layers made by applying a wiring layer forming process of a semiconductor device in a capacitor and a method of manufacturing the capacitor.例文帳に追加

キャパシタ及びその製造方法に関し、半導体装置の配線層形成工程を適用して作製した配線層の上方或いは配線層間に希土類イオン、或いは、アルカリ土類元素を添加して分極特性を安定化したＰＺＴを主成分とする誘電体膜の形成を可能にしようとする。 - 特許庁

To provide an ion source worth producing and a method capable of using new source materials (especially, a new decaborane for an ion implantation process and heat-sensitive materials such as hydrides and dimer-containing compounds), and to achieve performance in a new range in a commercial ion implantation of a semiconductor wafer.例文帳に追加

新規なソース材料（特に、イオン注入プロセスにおいて新規なデカボランならびに水素化物およびダイマー含有化合物などの感熱性材料）を使用可能な、生産に値するイオンソースおよび方法を提供し、半導体ウェハの商業的なイオン注入において新規な範囲の性能を達成すること。 - 特許庁

To provide a solid-state imaging device reducing dark current due to an interface state without forming a hole storing layer made of an impurity diffused layer which needs a heating process at high temperature and allowing sensor placement in a shallow part of a semiconductor substrate so as to improve charge transfer efficiency.例文帳に追加

高温での熱処理プロセスを必要とする不純物拡散層からなるホール蓄積層を設けることなく界面準位に起因した暗電流を低減することが可能で、これにより半導体基板の浅い位置にセンサを設けて電荷転送効率の向上が図られた固体撮像装置を提供する。 - 特許庁

To provide a heterojunction bipolar transistor that can be selectively etched, can adopt an HBT layer structure containing a semiconductor material with improved adhesion with a mask pattern, forms a guard ring with improved reproducibility without losing the easiness of a guard ring formation process, and has the improved reproducibility of HBT element characteristics, and its manufacturing method.例文帳に追加

選択エッチング可能であり、マスクパターンとの密着性の良好な半導体材料を含むＨＢＴ層構造を採用し、ガードリング形成工程の容易さを損なうことなくガードリングを再現性よく形成し、ＨＢＴ素子特性の再現性が良好なヘテロ接合バイポーラトランジスタおよびその作製方法を提供すること。 - 特許庁

The process for fabricating a semiconductor device having an air isolation structure comprises a step for removing sacrifice polymer from an air isolation structure precursor where the sacrifice polymer, produced by adding a vinyl based organic crosslinking agent to a polymer including a repetition unit of a cyclohexane based monomer, is arranged between metallizations.例文帳に追加

シクロヘキサジエン系単量体からなる繰り返し単位を含む重合体に、ビニル系有機架橋剤を加えて反応させて得られる犠牲ポリマーが、金属配線間に配置されたエアアイソレーション構造前駆体から、犠牲ポリマーを除去することからなるエアアイソレーション構造を有する半導体装置の製造法。 - 特許庁

To lessen dispersion in etched dimensions in a base barrier metal layer by completing with one patterning of a resist into an etching mask when an aluminum alloy wiring layer not less than 3 μm in thickness deposited on the base barrier metal layer is patterned as desired in a semiconductor device manufacturing process.例文帳に追加

半導体装置の製造プロセスにおいて、下地バリアメタル層の上に、３μｍ以上の厚さのアルミニウム合金層が積層された積層配線層を所望のパターンに成形するにあたり、エッチングマスクとなるレジストのパターニングを１回で済ませ、下地バリアメタル層のエッチング寸法のばらつきを小さくすること。 - 特許庁

To provide a semiconductor laser element capable of suppressing deterioration due to temperature rise suitably by enhancing heat dissipation from the laser outgoing side end face while having such a structure as provided with a coating film for protecting that end face and capable of designing reflectivity of that end face easily to an appropriate value, and to provide its fabrication process.例文帳に追加

レーザ出射側の素子端面を保護するコーティング膜を有し、同端面の反射率を容易に適宜の値に設計し得る構造でありながら、同端面の放熱性を高めて、素子温度の上昇に起因する素子劣化を好適に抑制することのできる半導体レーザ素子およびその製造方法を提供する。 - 特許庁

This method comprises a block manufacturing process for manufacturing two solar cell blocks 6 each of which is constructed of a substrate 1 and a photoelectric conversion device 5 provided on one surface thereof by laminating and forming a first electrode 2, a photoelectric conversion layer 3 consisting of an organic semiconductor, and a second electrode 4 on the one surface of the substrate 1 in this order.例文帳に追加

基板１の片面に第一電極２、有機半導体にて構成される光電変換層３、第二電極４をこの順に積層成形することで基板１とその片面に設けられた光電変換素子５とで構成される二つの太陽電池ブロック６を作製するブロック作製工程を含む。 - 特許庁

To provide a sample preparation method and its device in which only a sample piece containing a desired specified region from a semiconductor wafer and a device chip is sampled (extracted) and is mounted on a sample stage of analysis and measurement device without going through a process of sample preparation by manual work requiring experience, skill, and time.例文帳に追加

半導体ウエハやデバイスチップから所望の特定領域を含む試料片のみをサンプリング（摘出）して、分析／計測装置の試料ステ−ジに、経験や熟練や時間のかかる手作業の試料作り工程を経ることなく、マウント（搭載）する試料作製方法およびその装置を提供すること。 - 特許庁

To provide a method for manufacturing the capacitor of a semiconductor element wherein degree of crystallinity and diameter of crystal grain of a ferroelectric film are made uniform, and data storage ability of the ferroelectric film is increased, in the manufacturing process of a capacitor in the structure of a metal film as a lower electrode, a ferroelectric film, and a metal film as an upper electrode.例文帳に追加

下部電極としての金属膜−強誘電体膜−上部電極としての金属膜からなるキャパシタの製造工程に当たり、強誘電体膜の結晶化度及び結晶粒径を均一にして強誘電体膜のデータ保存能を高める半導体素子のキャパシタ製造方法を提供する。 - 特許庁

To provide a part built-in wiring board where a component, such as a semiconductor chip, provided with terminals at a narrow pitch is buried and mounted, and a manufacturing method thereof, manufacturing efficiency being secured and a manufacturing process of the wiring board being prevented from resulting in wasted effort owing to a defect of a built-in part.例文帳に追加

端子が狭小ピッチで設けられた例えば半導体チップのような部品が埋設、実装された部品内蔵配線板およびその製造方法において、製造効率を確保し、かつ内蔵部品の不良が原因で配線板としての製造工程が徒労に帰することを回避すること。 - 特許庁

The terminals 2 and 3 can be constituted as contact structures between a metallic wiring layer and the N- and P-type well regions and, in addition, as stack VIA structures between many metallic wiring layers and the N- and P-type well regions in accordance with the manufacturing process of the semiconductor integrated circuit device that realizes the basic cell 1.例文帳に追加

メタル配線層とＮ型及びＰ型ウェル領域とのコンタクト構造として構成することができるほか、基本セル１を実現する半導体集積回路装置の製造プロセスに応じて多層のメタル配線層とＮ型及びＰ型ウェル領域とのスタックＶＩＡ構造として構成することもできる。 - 特許庁

In this semiconductor storage device, only the sense amplifiers SA1-SAn are activated in the process 2 for the disturbance cell without activating a column system (the switch part YSW4 and input/output control circuit IOC), so that a test time can be shortened as much as no read of the data from the disturbance cell.例文帳に追加

本発明の半導体記憶装置によれば、処理２において、ディスターブセルに対して、カラム系（スイッチ部ＹＳＷ４、入出力制御回路ＩＯＣ）を活性化させないで、センスアンプＳＡ１〜ＳＡｎのみ活性化させることにより、ディスターブセルからデータを読み出さない分だけ、テスト時間を短縮できる。 - 特許庁

To provide a laminated pad for polishing to be favorably used in the flattening process for the surface of a semiconductor wafer, etc., capable of being produced efficiently at low cost, having a layer equipped with an appropriate rigidity and a layer with a resilience to make following-up after the warp, and exerting a stable polishing performance.例文帳に追加

半導体ウエハー等の表面平坦化加工に好適に用いられる研磨パッドにおいて、低コストで効率よく生産でき、適度な剛性を持つ層と反りに追従できるだけの弾性を持つ層とを合わせ持ち、安定した研磨性能を有する研磨用積層パッドを提供することである。 - 特許庁

Moreover, arraying of high-resolution probes for measuring a minute area, which is difficult in a conventional system, is easily performed by using a semiconductor process, and more detailed analysis, such as accelerating of measurement, and measurement of transient magnetic-field distribution, becomes available with one-dimensional arraying.例文帳に追加

さらに従来方式では難しかった微小領域を測定するための高分解能プローブのアレイ化についても半導体プロセスを用いることで、本装置では容易に実現することができ、一次元アレイ化によって測定の高速化、過渡的な磁界分布測定等、より詳しい解析を行うことを可能とした。 - 特許庁

The method of generating a design layout pattern of a semiconductor aims to generate by a projection optical system a layout pattern in which wiring lines are designed in the same pitch on a wafer, and the method includes a process of making uniform wiring line end parts 101 of the layout pattern 100 and the opposition space 101a between patterns formed in this wiring line direction.例文帳に追加

ウェハ上に配線ラインが等ピッチで設計されているレイアウトパタンを投影光学系により形成するための半導体設計レイアウトパタン生成方法であって、レイアウトパタン１００の配線ライン端部１０１とこの配線ライン方向に配置されたパタン間の対向スペース１０１ａを均一化する工程を含む。 - 特許庁

In addition, employing a solar battery cell of the present invention makes it feasible to inhibit occurrence of defects such as a cell break and crack, etc., and provide a solar battery module having improved output and reliability, because a uniform pressure is applied to the semiconductor wafer in a process of connecting a plurality of solar battery cells.例文帳に追加

また、本発明の太陽電池セルを使用することで、複数の太陽電池セルを接続する工程において、半導体ウエハに圧力を均一に印加される為、セル割れやクラック等の欠陥の発生を抑制し、出力及び信頼性が向上した太陽電池モジュールを提供することができる。 - 特許庁

Since the emitter layer 7 can be prevented from diffusing toward the corner part 11b of the cell 11 by heat treatment or oxidation performed during a process for forming a gate oxide film 5, for example, a semiconductor device where the emitter layer 7 is spaced apart surely from the corner part 11b of the cell 11 can be provided.例文帳に追加

それによって、例えばゲート酸化膜５を形成する工程の際に行われる熱処理や酸化によって、エミッタ層７がセル１１の角部１１ｂに向かって拡散することを防止することができるため、エミッタ層７とセル１１の角部１１ｂとを確実に離間した半導体装置を提供することができる。 - 特許庁

Since positive holes generated in a manufacturing process are dispersed and captured on two interfaces of the three-layer light transparent film, electric field strength in the vicinity of a surface of the p-type semiconductor layer 102 is made smaller than the conventional case, generation of inversion of conductivity type is made little, and the leakage current between the light receiving part can be reduced.例文帳に追加

この３層の光透過性膜の２つの界面に、製造工程で生じた正孔が分散して捕獲されるので、Ｐ型半導体層１０２の表面付近における電界強度が従来より小さくなり、導電型の反転が少なくなって、受光部間のリーク電流が少なくできる。 - 特許庁

In the middle of the assembling process of optical elements into an optical pickup device, a light flux is emitted from a semiconductor laser unit with the outgoing direction of the light flux detected (step 405, 413) and with the optical axis deviation of the light flux corrected which is due to the shift of the outgoing direction from a reference direction (step 407, 415).例文帳に追加

光ピックアップ装置への光学素子の組み付け処理の途中で、半導体レーザユニットから光束を出射させ、該光束の出射方向を検出し（ステップ４０５，４１３）、出射方向の基準方向からのずれに起因する光束の光軸ずれの補正を行う（ステップ４０７，４１５）。 - 特許庁

Process tools are arrayed and stored which splittably comprises a lower structural body 1, upper structural body 2, and middle structural body 3 for allowed attaching and detaching, with at least the lower structural body 1 and upper structural body 2, detachably connected together with a semiconductor wafer adhesively held between them.例文帳に追加

下部構造体１、上部構造体２、及び中部構造体３を取り付け取り外しが可能な分割自在に備え、これらのうち、少なくとも下部構造体１と上部構造体２とを着脱自在に連結してそれらの間に半導体ウェーハを粘着保持する処理治具を整列収納する。 - 特許庁

To apply a technique for forming a fine, high-performance insulating film by eliminating the influence of contraction on a substrate by heat treatment in a manufacturing process in a thin film element, such as a TFT formed on a glass substrate, and to provide a semiconductor device for achieving high performance and superior reliability by using the technique.例文帳に追加

ガラス基板上に形成するＴＦＴなどの薄膜素子において、その製造工程の熱処理による基板の収縮の影響を無くして、緻密で高品質の絶縁膜を形成する技術、並びにそれを用いて高性能で高信頼性を実現する半導体装置を適用することを目的とする。 - 特許庁

To provide a printed circuit board for a semiconductor package and a manufacturing method thereof, in which a fine pitch can be obtained through an economical process, and which have the advantage to increase the height of a pre-solder to thus enhance bondability and underfilling capability, and in which a pre-solder having a desired height can be obtained by adjusting the plating thickness.例文帳に追加

経済的な工程によって微細ピッチの実現が可能であり、プリ半田の高さを高めるのに有利であって接合性及びアンダーフィル性を高めることが可能なうえ、メッキ厚さの調節によって所望の高さのプリ半田を得ることが可能な半導体パッケージ用プリント基板及びその製造方法を提供する。 - 特許庁

To provide a pattern forming device of a panel and its forming method wherein paste of a slight volume is capable of being formed on a panel face in the same or more production unit time than in a case of a screen printing mode, in a manufacturing process of a display of PDP, liquid crystal, organic EL or the like, or a panel of a semiconductor or surface mounting.例文帳に追加

ＰＤＰ，液晶，有機ＥＬなどのディスプレイ、或いは半導体、表面実装などのパネル製造行程において、パネル面に微少量のペーストを、スクリーン印刷方式と同等、或いはそれ以上の生産タクトで形成することが可能なパネルのパターン形成装置および形成方法を提供すること。 - 特許庁

The manufacturing method of the semiconductor device includes a process where resin 30 is provided on one surface of a wiring board 20 where a thin-film pattern is formed on at least one surface of a base substrate 22, and the identification display is made depending upon whether the resin 30 is exposed from a surface opposite to the surface where the resin 30 is provided.例文帳に追加

半導体装置の製造方法は、ベース基板２２の少なくとも一方の面に薄膜パターンが形成された配線基板２０の一方の面に樹脂３０を設ける工程を含み、前記樹脂３０が設けられる面とは反対側の面からの、前記樹脂３０の露出の有無によって識別表示がされる。 - 特許庁

The method for manufacturing the element includes a process, in which a plurality of ferroelectric capacitors are formed on the semiconductor substrate on which the lower-part interlayer film has been formed, and after the hydrogen preventing spacer is formed on the side wall of the ferroelectric capacitor, the upper-part interlayer film and a plurality of plate lines are formed on the resultant structure.例文帳に追加

この素子の製造方法は下部層間絶縁膜が形成された半導体基板上に複数の強誘電体キャパシタを形成し、強誘電体キャパシタの側壁に水素防止スペーサを形成した後に、その結果物上に上部層間絶縁膜及び複数のプレートラインを形成する段階を含む。 - 特許庁

To provide an adhesive composition capable of forming an adhesive film with the amount of adhesive application thereto constant and therefore capable of providing stable fixation strength in the process of fixing an electrode member to a semiconductor chip, and excellent in storage stability, and to provide an adhesive film (for die bonding) prepared by using the composition.例文帳に追加

半導体チップと電極部材との固着にあたっては、塗工量のバラツキがなく安定した固着強度を与えることができ、かつ貯蔵安定性に優れた接着フィルムを形成しうる接着剤組成物を提供すること、また当該組成物から得られる接着フィルム（ダイボンド用接着フィルム）を提供すること。 - 特許庁

In the process for forming a channel part, a part of first crystalline polymorphic silicon carbide is etched and second crystalline polymorphic silicon carbide is formed in the entire or a part of the etched place and the conductivity type of first and second crystalline polymorphic silicon carbide is controlled for forming a desired semiconductor device.例文帳に追加

また、チャネル部を形成する工程は、第一の結晶多形の炭化珪素の一部をエッチングし、エッチングされた箇所の全部あるいは一部に第二の結晶多形の炭化珪素を形成してなり、第一と第二の結晶多形の炭化珪素の導電型を所望の半導体装置となるように制御する。 - 特許庁

In a manufacturing method of a CMOS semiconductor device having a silicide process structure, a titanium film 38 is formed on silicide forming regions of a P-channel type MOS transistor and an N-channel type MOS transistor, and a silicon film 39A is formed only on the titanium film 38 on the silicide forming region of the N-channel type MOS transistor.例文帳に追加

シリサイドプロセス構造のＣＭＯＳ半導体装置の製造方法において、Ｐチャネル型ＭＯＳトランジスタ及びＮチャネル型ＭＯＳトランジスタのシリサイド形成領域上にチタン膜３８を形成し、前記Ｎチャネル型ＭＯＳトランジスタ上のシリサイド形成領域上のチタン膜３８上にのみシリコン膜３９Ａを形成する。 - 特許庁

Oxide films 2 and 3 for a process monitor are provided on the surface of a wafer consisting of a semiconductor substrate 1 and a polysilicon film 5 is provided on the films 2 and 3, whereby a monitoring pattern 10 is formed and a voltage and/or a current is applied between the substrate 1 and the film 5 to evaluate the film quality of the films 2 and 3.例文帳に追加

半導体基板１からなるウェハの表面にプロセスモニター用の酸化膜２、３を設け、その上にポリシリコン膜５を設けることによりモニター用パターン１０を形成し、半導体基板１とポリシリコン膜５との間に電圧および／または電流を印加して前記酸化膜２、３の膜質を評価する。 - 特許庁

To provide a positive photoresist composition which gives a resist pattern having high sensitivity and high resolution as ≤0.15 μm and having a square cross section in the production of a semiconductor device and to provide a positive photoresist composition showing small dimensional shift when a pattern is transferred to a lower layer in an oxygen plasma etching process of a two-layer resist method.例文帳に追加

半導体デバイスの製造において高感度且つ0.15μｍ以下の高解像力を有し、矩形形状を有するレジストパターンを与えるポジ型フォトレジスト組成物、２層レジスト法において酸素プラズマエッチング工程での下層へのパターン転写の際に寸法シフトが小さいポジ型フォトレジスト組成物を提供する。 - 特許庁

To solve the problem that a chemical liquid cannot enter a hole easily by the influence of centrifugal force by the rotation of a semiconductor substrate and that of surface tension operating between a cleaning chemical liquid and the sidewall of a fine hole, in a cleaning process of the fine hole having high aspect ratio by a sheet type cleaning apparatus.例文帳に追加

枚葉式洗浄装置による高アスペクト比の微細孔の洗浄過程において、半導体基板の回転による遠心力の影響と、洗浄薬液と微細孔の側壁との間に作用する表面張力の影響とで薬液が孔内に入り込むことが難しく洗浄が困難である。 - 特許庁

The device and manufacturing method of the device, wherein a first conductive layer contacting a semiconductor area is formed, an insulating layer is formed on the first conductive layer in a coating process, a mask pattern is formed by radiating a laser beam to a part of the insulating layer, etching is performed with the mask pattern as a mask to form a divided first conductive layer.例文帳に追加

本発明は、半導体領域に接する第１の導電層を形成し、第１の導電層上に絶縁層を塗布法により形成し、絶縁層の一部にレーザ光を照射してマスクパターンを形成し、前記マスクパターンをマスクとしてエッチングして、分割された第１の導電層を形成することを特徴とする。 - 特許庁

These patterns 6 and 7 for defective identification represent patterns for a display identifying the defective semiconductor device, markings are put on the patterns 6 for defective identification when there is a defectiveness such as a defective wiring in the printed wiring board, and markings are put on the patterns 7 for defective identification when the defectiveness is generated in an assembly process.例文帳に追加

これら不良識別用パターン６，７は、半導体装置の不良を識別する表示用のパターンであり、プリント配線基板に配線不良などの不良がある場合には、不良識別用パターン６にマーキングが施され、組み立て工程において不良が発生した場合には、不良識別用パターン７にマーキングが施される。 - 特許庁

To provide a correcting method and a correcting device for a pattern, capable of correcting a pattern defect with high accuracy and capable of suppressing deterioration of, in particular, a non-rectangular pattern shape, in the case of pattern correction of a photomask, a wafer, or the like, used in a semiconductor manufacturing process.例文帳に追加

本発明は、半導体製造工程で使用されるフォトマスクやウエハ等のパターン修正処理において、パターン欠陥を高精度に修正することができるとともに、特に非矩形形状のパターン形状の劣化を抑制することができるパターンの修正方法及び修正装置を提供することを課題とする。 - 特許庁

To provide a sample preparation method for sampling only a sample piece including a desired, specific region from a semiconductor wafer and a device chip for mounting on the sample stage of an analyzer/measuring device without going through the sample preparation process of manual work requiring experience, skill, and time, and to provide a sample preparation apparatus.例文帳に追加

半導体ウエハやデバイスチップから所望の特定領域を含む試料片のみをサンプリング（摘出）して、分析／計測装置の試料ステ−ジに、経験や熟練や時間のかかる手作業の試料作り工程を経ることなく、マウント（搭載）する試料作製方法およびその装置を提供すること。 - 特許庁

To provide an abrasive composition that can polish a copper film, barrier layer composed of a tantalum compound, and SiO_2 insulating layer at almost equal polishing speeds in a CMP process performed on a semiconductor device having the copper film, barrier layer composed of the tantalum compound, and SiO_2 insulating layer and can improve dishing and flatness than the overpolishing method does.例文帳に追加

銅膜、タンタル化合物のバリア層、ＳｉＯ_２の絶縁層を有する半導体デバイスのＣＭＰ加工プロセスにおいて、銅膜、タンタル化合物のバリア層、ＳｉＯ_２の絶縁層の研磨速度がほぼ同程度であり、ディッシング、平坦性がオーバーポリシング法より改善される研磨用組成物を提供する。 - 特許庁

To uniformly and efficiently remove a surface oxide film formed on a copper interconnection or the like, regarding a method and an apparatus the manufacturing a semiconductor device, where a process or a means used to remove an inessential substance adhering to the surface of an electrode or an interconnection using copper as the main material is provided.例文帳に追加

本発明は銅を主材料とする電極或いは配線の表面に付着する不要物を除去する工程／手段を有する半導体装置の製造方法及び半導体装置の製造装置に関し、銅配線等に形成される表面酸化膜を均一にかつ効率的に除去することを課題とする。 - 特許庁

To provide a storage node formation method for a semiconductor device capable of uniformly maintaining capacitor capacitance and improving the reliability of an element by minimizing the loss difference of a conductive film at the center part and peripheral part of a cell area generated by an etch- back process at the time of separation of a storage node 26.例文帳に追加

ストレージノード２６の分離時にエッチバック工程によって発生するセル領域の中央部と周辺部の導電膜が損失差異を最小化させることによって、キャパシタ容量を均一に維持でき、素子の信頼性を向上させることができる半導体装置のストレージノード形成方法を提供する。 - 特許庁