「semiconductor process」に関連した英語例文の一覧と使い方(142ページ目) - Weblio英語例文検索

The method of manufacturing the semiconductor module includes a process wherein the laminated body 123 of an insulating resin film 122 and a conductive film 120 is arranged while a circuit element 142 is fixed to a substrate 140 to bury the circuit element 142 into the insulating resin film 122 and another process wherein the circuit element 142 is fixed to the insulating resin film 122 through pressing.例文帳に追加

回路素子１４２を基材１４０に固定した状態で、絶縁樹脂膜１２２および導電性膜１２０の積層体１２３を配置し、前記回路素子１４２を前記絶縁樹脂膜内１２２に埋め込む工程と、圧着により前記回路素子１４２を前記絶縁樹脂膜内１２２に固定する工程と、を含む半導体モジュールの製造方法である。 - 特許庁

When forming a source region 24 and a drain region 25 of an NMOS transistor 20 formed on the same silicon substrate 30 along with the NPN transistor 10, a high-concentration region 15 can be formed in the same process, thus excluding an exclusive diffusion process for forming the high-concentration region 15, and manufacturing a semiconductor device 1 with a small number of processes.例文帳に追加

ＮＰＮトランジスタ１０と共に同一シリコン基板３０上に形成されるＮＭＯＳトランジスタ２０のソース領域２４およびドレイン領域２５を形成する際同一工程で高濃度領域１５を形成することができるので、高濃度領域１５を形成するための専用の拡散工程を省き、少ない工程数で半導体装置１を製造することができる。 - 特許庁

To provide an etching liquid which is used for the production process of a semiconductor device, a display for a liquid crystal or the like requiring microfabrication precision, which has no peculiar odor of acetic acid, and which, in the etching process, suppresses the changes of the composition and liquid properties and the production of gases, and which attains stable and uniform etching of high precision.例文帳に追加

微細加工精度を必要とする半導体及び液晶用表示装置等の製造工程に用いられるエッチング液であって、これに補助剤として用いられていた酢酸に代えて、酢酸特有の臭気がなく、またエッチング工程においてエッチング液の組成及び液性の変化や、気体の発生を抑制し、安定して精度良く均一にエッチング可能なエッチング液を提供する。 - 特許庁

To provide an article related to a silica glass member for optical use having all properties required for its suitability in a semiconductor aligner, especially one using ultraviolet radiation such as an excimer laser and its manufacturing process, specifically a synthetic silica glass member for optical use having a high homogeneity, a low birefringence and a high resistance to UV irradiation and its manufacturing process.例文帳に追加

特にエキシマレーザーなどの紫外線を用いた半導体露光装置に好適に用いられるために必要な特性を全て兼ね備えた光学用石英ガラス部材に係わる物品並びにその製造方法、具体的には、高均質、低複屈折及び高い紫外線照射耐性を兼ね備える光学用合成石英ガラス部材並びにその製造方法を提供する。 - 特許庁

To provide a method of forming metal wiring in a semiconductor device capable of preventing a loss of the metal wiring by forming a capping film on the metal wiring to address an issue that, because a sputtering process is employed to make inter-metal wiring insulation in a process of forming an insulating film, ion bombardment accelerated by a high energy causes a loss of a part of the metal wiring.例文帳に追加

金属配線の間を絶縁させるために、絶縁膜形成工程の際にスパッタリング方法を用いるため、高いエネルギーで加速されたイオン衝撃によって金属配線が一部損失してしまうが、金属配線の上部にキャッピング膜を形成することにより、金属配線の損失を防止することが可能な半導体素子の金属配線形成方法を提供。 - 特許庁

In the Schottky diodes, the semiconductor area forming a Schottky interface is formed in the same process in which an N well area forming the channel region of a PMOS transistor or a P well area forming the channel region of an NMOS transistor is formed, and the metal area forming the Schottky interface is formed in the same process in which a silicide area forming the contact area of a MOS transistor is formed.例文帳に追加

ショットキーダイオードは、ショットキー界面を構成する半導体領域が、ＰＭＯＳトランジスタのチャネル領域を構成するＮウェル領域、または、ＮＭＯＳトランジスタのチャネル領域を構成するＰウェル領域と同一の過程で形成し、ショットキー界面を構成する金属領域はＭＯＳトランジスタのコンタクト領域を構成するシリサイド領域と同一の過程で形成する。 - 特許庁

To provide a nonvolatile memory device and a manufacturing method of the same, which can improve process yield and reliability by eliminating a level difference between a cell region and a peripheral circuit region of a semiconductor substrate to facilitate and simplify a process, and especially prevent contact not open, attack against a lower structure, and the like.例文帳に追加

半導体基板のセル領域と周辺回路領域との間に段差をなくして、工程を容易かつ単純にしつつ、特に、コンタクトナットオープン（Ｃｏｎｔａｃｔ ｎｏｔ ｏｐｅｎ）、下部構造物に対するアタック（Ａｔｔａｃｋ）などを防止し、工程歩留まり及び信頼性を向上させることができる不揮発性メモリ装置及びその製造方法を提供すること。 - 特許庁

To provide a source drain electrode in which a barrier metal layer of a lower part can be eliminated, a production process can be simplified without increasing the number of processes, an Al based alloy film can be connected to a semiconductor layer of a thin film transistor directly and surely, and an electrical resistivity between transparent pixel electrodes can be lowered even in the case of applying a low thermal process temperature to an Al alloy film.例文帳に追加

下部バリアメタル層の省略を可能にすると共に、工程数を増やすことなく簡略化し、Ａｌ系合金膜を薄膜トランジスタの半導体層に対し直接かつ確実に接続することができ、しかも、Ａｌ合金膜に対して低い熱プロセス温度を適用した場合でも、透明画素電極間の低電気抵抗率化を達成し得るソース−ドレイン電極を提供する。 - 特許庁

This semiconductor device manufacturing method comprises a process, where a processed layer 11 with a stepped part 12 is processed, a mask layer 19 or an etching stopper layer is formed on the stepped part 12 provided to the processed layer 11, and the process is carried out by the use of the mask layer 19 or the stopper layer.例文帳に追加

本発明の半導体装置の製造方法は、段差部１２を有する被加工層１１の加工を行う加工工程を含む半導体装置の製造方法において、あらかじめ段差部１２が形成された被加工層１１の段差部１２上部にマスク層１９あるいはエッチングストッパー層を形成し、前記マスク層１９あるいはストッパー層を用いて加工を行うことを特徴とする。 - 特許庁

The single crystal thin film 3 is formed by a process wherein the mask 2 having the opening space 2a is adhered to the substrate 1 of single crystal silicon, and a process wherein the single crystal thin film 3 is formed by making a compound semiconductor epitaxial grow on the surface of the substrate exposed in the opening space 2a of the mask 2, while heating the mask 2 at a temperature of softening point or higher.例文帳に追加

単結晶シリコンから成る基板１の上面に、開口部２ａを有したマスク２を被着させる工程と、該マスク２をその軟化点以上の温度で加熱しつつ、前記マスク２の開口部２ａ内に露出する基板表面に化合物半導体をエピタキシャル成長させて単結晶薄膜３を形成する工程と、によって単結晶薄膜３を形成する。 - 特許庁

To provide the manufacture of a semiconductor device, which can cope with micronization by enabling a thin oxide film to be formed on the surface of a silicon substrate by the same thermal oxidation process before ion implantation process for formation of source and drain diffused layers, and enabling an oxide film of sufficient thickness to secure reliability to be formed at the sidewall of a gate electrode, and the end of a gate.例文帳に追加

ソース、ドレイン拡散層形成のためのイオン注入工程前に、同一の熱酸化工程によりシリコン基板表面に薄膜の酸化膜を形成できると共に、ゲート電極側壁及びゲートエッジ端に信頼性を確保するのに十分な膜厚の酸化膜を形成できることより、微細化に対応可能な半導体装置の製造方法を提供する。 - 特許庁

To provide a method of fabricating a flash memory device capable of improving the operation performance of a memory cell in which a nitride film is first deposited on a semiconductor substrate or a polysilicon film and then an oxide film is formed under the nitride film by an oxidization process using an anneal process, so that a tunnel oxide film or an ONO1 oxide film having a thin thickness and a good film quality can be formed.例文帳に追加

半導体基板またはポリシリコン膜の上に窒化膜をまず蒸着した後、アニール工程を用いた酸化工程によって窒化膜の下方に酸化膜を形成することにより、さらに薄くて優れた膜質を有するトンネル酸化膜またはＯＮＯ１酸化膜を形成してメモリセルの動作性能を向上させることが可能なフラッシュメモリ素子の製造方法の提供。 - 特許庁

The layout method of semiconductor integrated circuit is constituted for conducting (ST31) layout/wiring process, extracting (ST33) a resistance value, a capacitance value, and an allowable current value of signal wire from layout data obtained by the layout/wiring process, and calculating (ST37) signal electromigration of the signal wire from the resistance value, capacitance value, and allowable current value obtained (ST34).例文帳に追加

半導体集積回路のレイアウト方法であって、配置・配線処理を行い（ＳＴ３１）、該配置・配線処理により得られたレイアウトデータから信号配線の抵抗値、容量値および許容電流値を抽出し（ＳＴ３３）、該抽出した該抵抗値，該容量値および該許容電流値（ＳＴ３４）から、前記信号配線のシグナルエレクトロマイグレーションを計算する（ＳＴ３７）ように構成する。 - 特許庁

To provide a cup-like grinding stone for semiconductor wafer rear surface rough grinding which can enhance the grinding efficiency by improving sharpness without requiring specially complicated manufacturing process and restrain generation of grinding damage which is an obstacle in finishing grinding in a following process, and to provide a suitable grinding processing method that uses rough grinding processing by such a rough grinding cup-like grinding stone.例文帳に追加

特別複雑な製造加工を要することなく、切れ味を向上させることで研削能率を高め、かつ次工程の仕上げ研削での障害になるような研削ダメージの発生を抑制できる半導体ウェーハ裏面粗研削用のカップ型砥石、及びそのような粗研削用カップ型砥石による粗研削加工を利用した好適な研削加工方法を提供する。 - 特許庁

Productivity is thereby enhanced while saving the cost by skipping the photographic step in a process for producing a semiconductor package being used for driving an LCD, reliability of a product is improved by preventing occurrence of a defect in the process for forming the circuit pattern 110 of metallic material and a circuit pattern having a fine line width is produced more efficiently.例文帳に追加

したがって、ＬＣＤ駆動用として使われる半導体パッケージの配線基板を製造する過程で写真工程を省略してコスト節減及び生産性の向上効果が得られ、金属材質の回路パターン１１０を作る過程で発生する欠陥を防止して製品の信頼性を改善し、微細線幅を有する回路パターンをさらに効率的に作られる。 - 特許庁

To provide a method for fabricating a semiconductor device employing a laser crystallization process capable of preventing formation of a grain boundary in the channel forming region of a TFT, significant lowering in mobility of the TFT due to the grain boundary, reduction of on current and increase of off current, and to provide a semiconductor device fabricated by that method.例文帳に追加

ＴＦＴのチャネル形成領域に粒界が形成されるのを防ぎ、粒界によってＴＦＴの移動度が著しく低下したり、オン電流が低減したり、オフ電流が増加したりするのを防ぐことができるレーザー結晶化法を用いた、半導体装置の作製方法及び該作製方法を用いて作製された半導体装置の提供を課題とする。 - 特許庁

By using a redundant wiring cell RWLDc11 for evaluating disconnections in a long wiring pattern using evaluation redundant wiring design information 11 of an evaluation semiconductor integrated circuit 14_1, and a redundant wiring cell RWLSt1 for evaluating short circuit in an adjacent wiring pattern; sensitivity of wiring disconnection and short circuit is improved to easily evaluate a semiconductor manufacturing process.例文帳に追加

評価用半導体集積回路１４＿１の評価用冗長配線設計情報１１による長い配線パターンの断線評価用冗長配線セルＲＷＬＤｃ１１と隣接した配線パターンの短絡評価用冗長配線セルＲＷＬＳｔ１とにより、配線の断線と短絡の感度を向上して半導体製造プロセス評価を容易とする。 - 特許庁

To provide a method for cleaning a vaporization and supply device and a semiconductor manufacturing device capable of easily removing raw materials and reaction residues left in the vaporization and supply device and the semiconductor manufacturing device in a short time without using any expensive cleaning solution in completing a copper film forming process through CVD using a hexafluoroacetyl acetone copper complex as a raw liquid material.例文帳に追加

ヘキサフルオロアセチルアセトン銅錯体を液体原料として用いたＣＶＤによる銅の成膜プロセスの終了時において、気化供給装置、半導体製造装置に残留した原料及び反応残留物を、高価な洗浄液を使用することなく、短時間で容易に除去することが可能な気化供給装置及び半導体製造装置の洗浄方法を提供する。 - 特許庁

Further, a buried collector layer 103 is formed by ion-implanting (151) second conductivity second impurities to the semiconductor single crystal substrate 100 in a direction having an inclined angle to the normal line direction of the principal surface of the semiconductor single crystal substrate 100, with an implantation energy higher than that in the ion implantation process of the first impurities.例文帳に追加

また、半導体単結晶基板１００の主面の法線方向に対して傾斜角度を持つ方向に沿って半導体単結晶基板１００に、前記第１不純物のイオン注入処理における注入エネルギーよりも高い注入エネルギーで、第２導電型の第２不純物をイオン注入（１５１）することにより埋め込みコレクタ層１０３を形成する。 - 特許庁

To provide a semiconductor device in which a capacitance element made of high dielectric oxide having a perovskite structure, a capacitance element made of nitride and a resistance element made of high-resistive metallic material are integrated on the same compound semiconductor substrate, and to provide a method for manufacturing the same, wherein characteristics of the elements are not deteriorated and a process cost can be reduced.例文帳に追加

特に、ペロブスカイト構造の高誘電体酸化物による容量素子と窒化物による容量素子と高抵抗金属材料による抵抗素子とを同一化合物半導体基板上に集積化した半導体装置およびその製造方法に関し、素子の特性を損ねることなく、プロセスコストの低減を可能とする半導体装置およびその製造方法を提供する。 - 特許庁

In the process of handling an airtight container for housing semiconductor substrates, irrespective of it actually houses semiconductor substrates, the airtight container is handled by wearing a pair of clean gloves, with at least their palm sections formed of a material having a position in the triboelectric series close to that of the material constituting the airtight container, under a condition with suppressed generation of static charges.例文帳に追加

半導体基板を収納した又は収納しない半導体基板収納用密閉容器を取り扱う工程において、該密閉容器の材料の帯電列順位に近い帯電列順位を有する材料によって少なくとも掌部分を形成したクリーン手袋を用い、静電気の発生を抑えた状態で該密閉容器を取り扱うようにした。 - 特許庁

To provide a treatment method in which defects remaining/generated inside an injection layer are compensated/generated-suppressed by a method wherein, when valence electrons in a compound semiconductor are controlled by irradiating particles containing an impurity element and by activation annealing treatment, a process in which particles containing an element belonging to a larger group from among elements constituting the compound semiconductor are accelerated and irradiated is added.例文帳に追加

不純物原子を含んだ粒子照射及び活性化アニール処理によって化合物半導体の価電子制御を行なう際、前記化合物半導体を構成する元素のうち大きな族に属する元素を含む粒子を加速して照射する工程を付加することで、注入層内に残留／生成される欠陥を補償／生成抑制する処理方法を提供する。 - 特許庁

To provide an adhesive tape for wafer dicing process capable of: stably holding a wafer in a dicing step for cutting and separating the wafer into semiconductor chips, the wafer having through electrodes formed thereon; making small element pieces to be easily peeled off in a pickup step for picking up semiconductor chips; and preventing adhesive from easily sticking onto rear faces of the small element pieces and through electrodes after the pickup step.例文帳に追加

貫通電極が形成されたウエハを、半導体チップに切断分離するダイシング工程の際にはウエハを十分に保持し、半導体チップをピックアップするピックアップ工程の際には素子小片を容易に剥離でき、ピックアップ工程後に素子小片の裏面及び貫通電極に粘着剤が付着しにくいウエハダイシング加工用粘着テープを提供する。 - 特許庁

To provide a method in which a single crystal can be produced with high yield using a crystal pulling process capable of manipulating the single crystal cost-efficiently in a simple form, and the single crystal can be processed by a suitable surface treatment for forming a semiconductor wafer with less defects so that the semiconductor wafer has a particularly high final flatness not limited by fluctuation of impurity concentration.例文帳に追加

単結晶を、コスト効率よく、簡単な形式で操作することができる結晶引上げプロセスを用いて、高い歩止まりで製造し、該単結晶を、欠陥の少ない半導体ウェハを形成するために適当な表面処理により処理することができ、該半導体ウェハが、不純物濃度の変動により制限されない特に高い最終フラットネスを有している方法を提供する。 - 特許庁

At this time, the spectral analysis involves introduction of a semiconductor substrate into the process chamber, dry etching of the semiconductor substrate with a plasma, detection of the beam emitted from a viewpoint during dry etching, and turning of the beam into a spectrum, as well as sampling the spectrum per dry etching time zone, and aquisition of more than one specific wave strength.例文帳に追加

この時、スペクトル分析は、工程チェンバー内に半導体基板を投入する段階と、前記半導体基板をプラズマで乾式エッチングする段階と、乾式エッチングの間にビューポイントから投射された光を検出する段階と、前記光をスペクトル化することは勿論、スペクトルを乾式エッチング時間帯ごとに抽出して、一つ以上の特定波の強さを得る段階で構成される。 - 特許庁

To provide a semiconductor device wherein regions of a second polarity opposite to a first polarity is formed on the well region of the first polarity according to a simple manufacturing process, and to provide a manufacturing method thereof relating to the semiconductor device wherein well regions of the second polarity opposite to the first polarity is arranged around the well region of the first polarity and a manufacturing method thereof.例文帳に追加

第１の極性のウェル領域の周囲に第１の極性とは逆極性の第２の極性のウェル領域が配置された半導体装置及びその製造方法に関し、簡単な製造工程で、第１の極性のウェル領域上に第１の極性とは逆の第２の極性の領域が形成された半導体装置及びその製造方法を提供することを目的とする。 - 特許庁

In fabricating a semiconductor substrate with a groove-like notch at its edge portion, this two shoulder portions which connect a notch groove wall surface and an end face forming a semiconductor substrate periphery are configured as arcs in a process for mirror polishing the end face, and a difference between curvature R1, R2 of the respective shoulder portions is ≥0 mm and ≤0.l mm.例文帳に追加

端部に溝形状のノッチが形成される半導体基板を製造する際に、前記端部を鏡面研磨する加工工程において、前記ノッチの溝壁面から前記半導体基板の外周を構成する端面につながる部分である２つの肩部の形状をそれぞれ円弧状にすると共に前記両肩部のそれぞれの曲率の差を０ｍｍ以上で且つ０．１ｍｍ以下にする。 - 特許庁

To provide a transmission line forming method for forming a transmission line having three elements comprising a central conductor 2 penetrating a front and rear of a semiconductor substrate 1, a dielectric 4 annually surrounding an outer periphery of this conductor, and an annular conductor 3 surrounding an outer periphery of this dielectric in the semiconductor substrate 1, wherein a process time period is short and a mass-production is excellent.例文帳に追加

半導体基板１に、この半導体基板１の表裏を貫通する中心導電体２と、この導電体の外周を環状に取り囲む誘電体４と、さらにこの誘電体の外周を取り囲む環状導電体３との三要素を有する伝送線路を形成する伝送線路形成方法であって、プロセス時間が短く、量産性に優れたものを提供すること。 - 特許庁

To provide a semiconductor laser element capable of simplifying the manufacture process and reducing the manufacture cost by varying the thickness of a cap layer immediately above a window region arbitrarily in order to facilitate control of the diffusion depth of a diffusion source thereby controlling the distance from the diffusion source to an active layer and controlling the diffusion depth of the diffusion source, and to provide a wafer for semiconductor laser employing it.例文帳に追加

拡散源の拡散深さの制御を容易に行うために、窓領域を形成する直上のキャップ層厚を任意に変えることにより、拡散源から活性層までの距離を制御し、拡散源の拡散深さを制御し、製造プロセスを簡易にし、製造コストを低下させることができる、半導体レーザ素子およびそれを用いた半導体レーザ用ウェハを提供すること。 - 特許庁

To provide an epoxy resin composition for sealing which retains void generation suppressing property and moisture resistance requested as a resin for semiconductor chip sealing, can keep fillet height down even in the case of a thin chip so that contact of a heating tool with the resin is avoided, and is used in a mounting process by a pressure welding technique of a semiconductor chip with uniform fillet shape and excellent sealing property.例文帳に追加

半導体チップの封止用樹脂として要請されるボイド発生抑制、耐湿性を維持しつつ、しかも、薄型チップでもフィレット高さを低く抑えることができて加熱治具と樹脂とが接触することがなく、かつ、フィレット形状が均一で封止性に優れる、半導体チップの圧接工法による実装工程に使用する封止用エポキシ樹脂組成物を提供する。 - 特許庁

To provide a semiconductor wafer polishing pad corresponding to a slurryless state and being capable of reducing occurrence of scratches and eliminating aggregation of grinding particles in the pad and holding the intra- surface uniformity of polishing rates of a polishing target at an extremely excellent state to use the polishing pad for a polishing process for flattening the fine ruggedness of fine patterns formed on a semiconductor wafer.例文帳に追加

本発明は、半導体ウエハ上に微細なパターンが形成されており、該パターンの微小な凹凸を平坦化する研磨工程に使われる研磨パッドにおいて、スラリーレス対応で、スクラッチの発生の少なく、パッド中の砥粒の凝集が無く、スクラッチが発生しにくく、且つ研磨対象の研磨レートの面内均一性が極めて良好な半導体ウエハ研磨用パッドを提供するものである。 - 特許庁

To provide a lead frame island structure which is capable of protecting a semiconductor chip mounted on an island against damage caused by warpage or twists that occur in the island due to the fact that a molding resin is shrunk when it is solidified in an electronic part process where a semiconductor chip is mounted on an island, electrically connected to leads, and sealed up with molding resin.例文帳に追加

半導体チップをアイランドに着設し、同半導体チップとリードとを電気的に接続してモールド樹脂による封止を行う電子部品のリードフレームにおいて、モールド樹脂の固化収縮にともなって生起されるモールド部の反りあるいは捻れによってアイランドに反りあるいは捻れが生じ、半導体チップが破損することを防止可能なリードフレームのアイランド構造を提供する。 - 特許庁

An electrolytic plating equipment 10 takes a color picture of the plated surface of a semiconductor wafer W during cleaning with a CCD camera 27, when the semiconductor wafer W is washed using a washing nozzle 19 after electrolytic plating in an electrolytic plating process, and controls a solid support 18 and a cleaning mechanism 19 independently based on color- picture signals from the CCD camera 27.例文帳に追加

本発明の電解メッキ装置１０は、電解メッキ工程において、電解メッキ後の半導体ウエハＷを洗浄ノズル１９を用いて洗浄する際に、洗浄中の半導体ウエハＷのメッキ面の状態をＣＣＤカメラ２７を用いてカラー画像で撮像し、ＣＣＤカメラ２７からのカラー画像信号に基づいて保持体１８及び洗浄機構１９をそれぞれ制御する。 - 特許庁

To provide a process for manufacturing a semiconductor device having a heat resistant resin film used generally for flip-chip connection using a solder bump or a gold bump and an epoxy based resin compound in which reliability of the semiconductor device is enhanced by improving adhesive property especially after it is held under high temperature and high humidity for a long term, and to especially provide a surface modification treatment method.例文帳に追加

半田バンプや金バンプを用いるフリップチップ接続に多用される耐熱性樹脂膜とその上に積層するエポキシ系樹脂化合物を有する半導体装置において、特に高温高湿下に長期間保持された後の接着性を改善し、半導体装置の信頼性を向上させるための半導体装置の製造方法、特に表面改質処理方法を提供する。 - 特許庁

The process for manufacturing a semiconductor device comprises a step for opposing the electrode 12 of a semiconductor chip 10 and a wiring pattern 22 each other through a solder 30 containing bismuth, and a step for forming a conductive portion 40 connecting the electrode 12 and the wiring pattern 22 electrically by thermally melting the solder 30 at a temperature between the melting point and 300°C and then hardening the solder.例文帳に追加

半導体装置の製造方法は、半導体チップ１０の電極１２と配線パターン２２とを、ビスマスを含有するはんだ３０を介して対向させること、及び、はんだ３０を、融点以上３００度未満の温度で加熱して溶融させ、その後硬化させて、電極１２と配線パターン２２とを電気的に接続する導電部４０を形成することを含む。 - 特許庁

The process for manufacturing a semiconductor device comprises a step for forming a resist 6 containing a thermally crosslinking material on the surface of a semiconductor substrate 5, a step for pressing a mold 1 provided with a pattern 4 against the resist 6, a step for heating the resist 6 while pressing the mold 1 against the resist 6, and a step for patterning the resist 6 by removing it.例文帳に追加

本発明の半導体装置の製造方法は、半導体基板５の表面上に、加熱により架橋する材料を含むレジスト６を形成する工程と、パターン４の形成されたモールド１をレジスト６に押し付ける工程と、モールド１をレジスト６に押し付けた状態で、レジスト６を加熱する工程と、レジスト６を除去することにより、レジスト６をパターニングする工程とを備えている。 - 特許庁

To provide a method for manufacturing a semiconductor device capable of reducing NOP fail by disturbance caused by stress left inside a channel junction by performing an ion implantation process applying Zero Tilt conditions to form a P well, thereby minimizing stress caused by collision of dopants and silicon lattices and minimizing stress left inside a semiconductor substrate.例文帳に追加

本発明は、ゼロチルト(Zero Tilt)条件を適用するイオン注入工程を実施してPウェルを形成することにより、ドーパントとシリコン格子の衝突によるストレスを最小化し、半導体基板内に残留するストレスを最小化することにより、チャネルジャンクション内に残留したストレスに起因したディスターバンスによるNOPフェイルを減少させることができる半導体素子の製造方法を提供する。 - 特許庁

The process for manufacturing a semiconductor device comprises a step for preparing a semiconductor substrate 10 on which an integrated circuit 12 is formed while internally having an electrode 14 connected electrically, a member 16 formed integrally on the surface where the electrode 14 is formed in a region on the outside of the electrode 14 to surround all electrodes 14, and a passivation film 18 covering the surrounding member 16.例文帳に追加

半導体装置の製造方法は、内部に電気的に接続された電極１４と、電極１４が形成された面の電極１４よりも外側の領域にすべての電極１４を囲むように一体的に形成された囲繞部材１６と、囲繞部材１６を覆うパッシベーション膜１８とを有する、集積回路１２が形成された半導体基板１０を用意することを含む。 - 特許庁

The electronic device provided with optical wiring comprises: a plurality of semiconductor devices which process electric signals; and a plurality of optical waveguides which transmit optical signals produced by converting the signals exchanged between the semiconductor devices from electricity to light, wherein either one or both of width and thickness of the core cross-section are different between the optical waveguides adjoining each other.例文帳に追加

電気信号を処理する複数の半導体装置と、前記半導体装置の間で交わされる信号が電気から光に変換されてなる光信号を伝送する複数の光導波路によって構成される光配線を具備する電子装置において、隣接する前記光導波路の間で、コア断面の幅及び厚さの何れか一方又は双方が異なることを特徴とする。 - 特許庁

The method includes: a step of forming an oxide film on a semiconductor substrate; a step of forming a nitrogen containing insulation film on the oxide film by the plasma nitridation process at a temperature between 800 to 900°C; and a step of forming a nitrogen storing layer at the interface between the semiconductor substrate and the oxide film formed with the nitrogen containing insulation film.例文帳に追加

半導体基板上に酸化膜を形成する段階と、８００〜９００℃のプラズマ窒化処理工程によって前記酸化膜の表面に窒素含有絶縁膜を形成する段階と、前記半導体基板と前記窒素含有絶縁膜の形成された前記酸化膜との界面に窒素蓄積層を形成する段階とを含む、フラッシュメモリ素子のトンネル絶縁膜形成方法を提供する。 - 特許庁

When a time period from a detection timing at which each input detection signal is detected to a detection timing in the next detection cycle is defined as an acquisition cycle in units of a plurality of semiconductor light sources, the control unit 6 executes a detecting process program such that at least one acquisition cycle is different from another acquisition cycle in units of the plurality of semiconductor light sources.例文帳に追加

制御部６では、入力された前記各検出信号の検出タイミングから次の検出周期における検出タイミングまでの時間を前記複数の半導体光源ごとに取得周期とする場合に、前記複数の半導体光源ごとに少なくとも一つの取得周期が他の取得周期と異なるように検出処理プログラムを実行する。 - 特許庁

The manufacturing method for the solar cell has a process in which the power generation layer 102 is formed on the first surface of the polycrystalline semiconductor substrate 101, a pattern by a growth preventive film 103 is formed on the surface of the layer 102, and a texture structure is formed by selectively growing a semiconductor layer 105 on the surface of the layer 102 in an epitaxial manner by a liquid-phase growth method.例文帳に追加

多結晶半導体基板１０１の第一の表面に発電層１０２を形成し、該発電層１０２表面上に成長阻止膜１０３によるパターンを形成し、該発電層１０２表面上に液相成長法にて半導体層１０５を選択的にエピタキシャル成長することによりテクスチャ構造を形成する工程を有する太陽電池の製造方法。 - 特許庁

To provide an apparatus and a method for designing semiconductor integrated circuits in which more realistic process variations can be taken into account when designed, increased performance and design convergence of a semiconductor integrated circuit can be provided without setting design margins that are more than needed, enhanced quality can be expected through the securement of necessary margins, simple calculations, and high-speed processing are attained.例文帳に追加

設計時に、より現実的なプロセスばらつきを考慮でき、必要以上の設計マージンを設定することなく、半導体集積回路の性能向上や設計収束性が期待でき、また必要なマージンの確保によって品質向上も期待できるとともに、計算が簡単で高速処理が可能な設計方法および半導体集積回路の設計装置を提供する。 - 特許庁

Then, an annealing process is performed, where the cathode and anode electrodes 6, 7 are annealed by applying laser beams LB of monochromatic light as light having energy smaller than the band gap energy of the multilayer semiconductor layer 10 from the other surface side of the transparent crystal substrate 1 to the cathode and anode electrodes 6, 7 through the multilayer semiconductor layer 10 as shown in Fig.1(d).例文帳に追加

その後、図１（ｄ）に示すように、透明結晶基板１の他表面側から多層半導体層１０のバンドギャップエネルギよりも小さなエネルギの光として単色光のレーザ光ＬＢを多層半導体層１０を通してカソード電極６およびアノード電極７それぞれに照射することでカソード電極６およびアノード電極７をアニールするアニール工程を行う。 - 特許庁

The semiconductor integrated circuit includes: a circuit that executes a predetermined process and a switching circuit that selects a power impedance, The switching circuit selects the power impedance, in accordance with a variation in voltage supplied to the circuit, so that a resonant frequency of the semiconductor integrated circuit is different from an operation frequency of the circuit.例文帳に追加

上記課題は、半導体集積回路であって、所定処理を実行する回路と、電源インピーダンスを切り換える切換回路と、前記切替回路は、前記回路に印加される電位の変動に応じて、前記半導体集積回路の共振周波数が前記回路の動作周波数から離れるように前記電源インピーダンスを切り替える半導体集積回路により達成される。 - 特許庁