「semiconductor process」に関連した英語例文の一覧と使い方(143ページ目) - Weblio英語例文検索

To provide an adhesive tape for resin sealing used in manufacturing of a resin sealed semiconductor device wherein a heat-resistant adhesive tape prevents leakage of resin suitably in a sealing process, a sticking tape is less susceptible to trouble in a series of processes, and excellent peeling is ensured after resin sealing, and to provide a method of manufacturing a semiconductor device using the adhesive tape.例文帳に追加

耐熱性粘着テープにより封止工程での樹脂漏れが好適に防止され、しかも貼着したテープが一連の工程で支障をきたしにくく、かつ樹脂封止後の剥離性に優れる樹脂封止型半導体装置の製造における樹脂封止用の粘着テープを提供するとともに、この粘着テープを用いた半導体装置の製造方法を提供する。 - 特許庁

To reduce a load of developing and managing message definition data for control to control computers having different operating systems in a control system for controlling a semiconductor inspection process of a semiconductor-inspecting apparatus, and lessen user's development and management burden by uniforming forms of messages output to an input/output apparatus.例文帳に追加

本発明は、上記課題を解決するため、半導体検査装置の半導体検査処理を制御する制御システムにおいて、それぞれ異なるオペレーティングシステムを持つ制御用コンピュータに対する制御用メッセージ定義データの開発および管理の負担を減らすとともに、入出力装置に出力されるメッセージの形式を統一して、ユーザの開発及び管理負担を軽減することを目的とする。 - 特許庁

To provide a gold wire for forming a bump electrode capable of preventing a breakage of an electrode pad of a semiconductor element, and shortening a length of a broken length h1 directly on a ball in a forming process of the bump electrode to be able to keep the stable bonded state between the bump electrode and the electrode pad of the semiconductor element, which can improve a mounting yield.例文帳に追加

バンプ電極形成工程において、半導体素子の電極パッドが破壊されてしまうことを防止するとともに、ボール直上部の破断長さｈ１の長さを短くすることができ、バンプ電極と半導体素子の電極パッドとの安定した接合状態を保つことを可能とし、実装時の歩留まり向上を達成し得るバンプ電極形成用金合金線を提供する。 - 特許庁

To provide a cleaning composition which can prevent corrosion of the metal layer on a semiconductor substrate, especially of titanium nitride, and can sufficiently remove plasma etching residue or ashing residue produced in the production process thereof by solving a problem peculiar to a cleaning composition containing a hydroxylamine compound adjusted substantially to neutral, and to provide a cleaning method using the cleaning composition and a method of manufacturing a semiconductor element.例文帳に追加

実質的に中性に調整されたヒドロキシルアミン化合物を含有する洗浄組成物に特有の課題を解決し、半導体基板の金属層、特に窒化チタンの腐食を防止し、しかもその製造工程で生じるプラズマエッチング残渣やアッシング残渣を十分に除去することができる洗浄組成物、これを用いた洗浄方法及び半導体素子の製造方法を提供する。 - 特許庁

The semiconductor testing apparatus which has the test waveform creating part 3 for creating the waveforms for the test to be fed to a semiconductor to be tested 1, is provided with a test log circuit 6 for extracting an internal signal created at a midpoint in a process in which the test waveform creating part 3 creates a final waveform for the test and outputting the internal signal to the outside of the test waveform creating part 3.例文帳に追加

被試験半導体１に送り込むための試験用波形を生成する試験用波形生成部３を有する半導体試験装置に、前記試験用波形生成部３が最終的な試験用波形を生成する過程の途中で生成する内部信号を取り出し、前記試験用波形生成部３の外部へ出力するテストログ回路６を設けた。 - 特許庁

To adapt a high-temperature process for stabilizing a film formation, when forming a passive element such as a capacity element of the like by a thin film method or the like, and at the same time miniaturize and lighten, in a semiconductor package and its manufacture method.例文帳に追加

半導体パッケージ及びその製造方法において、容量素子等の受動素子を薄膜法等により形成する際にその成膜を安定に行うための高温のプロセスを適応可能とし、併せて小型化及び軽量化も図ることを目的とする。 - 特許庁

To provide a corrosion resistant material which is excellent in corrosion resistance to halogen based corrosive gas, e.g., used for a semiconductor production process, has satisfactory durability in a fluoride passive layer, and has reduced generation in contaminated gas on use, and to provide its production method.例文帳に追加

半導体製造プロセスなどに用いられるハロゲン系の腐食性ガスに対する耐食性に優れ、良好なフッ化不働態層の耐久性を有するとともに使用時に汚染ガスの発生が少ない耐食性材料およびその製造方法を提供する。 - 特許庁

To provide an optical communications system that utilizes a surface light-emitting type semiconductor laser device chip capable of reducing an operating voltage and an oscillation threshold current as a light-emitting source and can improve the productivity of a laser chip module and the overall yield of a manufacturing process.例文帳に追加

動作電圧、発振閾値電流等を低くできる面発光型半導体レーザ素子チップを発光光源として利用するシステムで、レーザチップモジュールの生産性の向上、しいては製造プロセス全体の歩留まり率向上が可能な光通信システムを提供する。 - 特許庁

For example, an integrated circuit chip may be fabricated at an untrusted foundry, and by later it is checked that authenticity of the integrated circuit chip to be based on a valid usage of an original source code file associated with a semiconductor manufacturing process of the integrated circuit chip can be verified or not.例文帳に追加

たとえば、集積回路チップは信頼のできないファウンドリにおいて製造され、後に、集積回路チップが、その集積回路チップの半導体製造プロセスに関する元となるソースコードファイルの正当な利用にもとづく真性品であることを検証する。 - 特許庁

To provide the manufacturing method of a semiconductor device, which efficiently forms circuit surfaces of a high flatness in a short time while preventing dishing effectively from being generated in a process that the circuits of wirings or the like at the time of the manufacture of the device are formed by a polishing.例文帳に追加

半導体装置を製造する際の配線等の回路を研磨によって形成する工程において、ディッシングを効果的に防止しつつ平坦性の高い回路面を効率良く短時間で作製する半導体装置の製造方法を提供する。 - 特許庁

The manufacturing apparatus for a globular semiconductor element includes a cylindrical reactor vessel having an inlet, through which a process gas is led in and a discharge outlet through which a gas is discharged, and a driving means which causes the reactor vessel to turn or oscillate about the longitudinal axis of the reactor vessel.例文帳に追加

処理ガスを導入する導入口およびガスを排出する排出口を有する筒状の反応容器、及び反応容器をその長手方向の軸心のまわりに回転または揺動させる駆動手段を具備する球状半導体素子の製造装置。 - 特許庁

To provide a positive resist composition capable of ensuring satisfactory improvement of sensitivity, exposure latitude and pattern collapse, in a process of producing a semiconductor such as IC and in production of a circuit board of a liquid crystal, a thermal head or the like, and a pattern forming method using the positive resist composition.例文帳に追加

ＩＣ等の半導体製造工程、液晶、サーマルヘッド等の回路基板の製造に於いて、感度、露光ラチチュード、パターン倒れについて、高次元での両立を可能にしたポジ型レジスト組成物、該ポジ型レジスト組成物を用いたパターン形成方法を提供する。 - 特許庁

To determine an illumination angle not dependent so much on dispersion in an angle for an inspection area generated in a production process for products, when determining the illumination angle emitted toward the inspection area for a semiconductor substrate or the like for providing the plurality of products.例文帳に追加

複数の製品を取ることができる半導体基板などの検査領域に、照射する照明の角度を決定する際、製品の作製工程で発生する検査領域の角度のばらつきに大きく依存されない照明の角度を決めることを目的とする。 - 特許庁

To provide a structure of a semiconductor device which can ensure characteristics required for a TFT or various circuits without increasing a process when a P-channel TFT and an N-channel TFT are formed on the same substrate, and to provide its manufacturing method.例文帳に追加

Ｐチャネル型ＴＦＴとＮチャネル型ＴＦＴとを同一基板上に形成する場合に、プロセスを増加させることなく、ＴＦＴや各種回路に要求される特性を確保することが可能な半導体装置の構成及びその作製方法を提案する。 - 特許庁

To prevent generation of recesses of a conductive film in a wiring trench or a connecting hole, when polishing a barrier metal on an insulating film in a manufacturing method of a semiconductor device, comprising a process of forming a low resistor metal film on a base film via the barrier metal film.例文帳に追加

下地膜の上にバリアメタル膜を介して低抵抗金属膜を形成する工程を含む半導体装置の製造方法に関し、絶縁膜上でのバリアメタルの研磨の際に配線溝又は接続孔内に導電膜のリセスの発生を防止すること。 - 特許庁

In a photolithography process, element isolation formation of a thin film semiconductor layer and formation of the video signal wiring and drain electrode are achieved simultaneously through single-time photolithography by using a photomask capable of modulating an exposure light quantity of a channel region of a thin film transistor element.例文帳に追加

その後、ホトリソグラフィー工程で、薄膜トランジスタ素子のチャネル領域の露光光量を変調可能なホトマスクを用いて、薄膜半導体層の素子分離形成と、映像信号配線とドレイン電極の形成を１回のホトリソグラフィー工程で、同時に形成する。 - 特許庁

To simplify the shapes of an element active region and a gate electrode, facilitate pattern formation in a lithography process, reduce registration deviation of resist patterns, and relieve design rule of a divided path of a word line while variation in storage characteristics of a semiconductor storage device is prevented.例文帳に追加

素子活性領域およびゲート電極の形状の単純化を図り、リソグラフィ工程におけるパターン形成を容易にし、レジストパターンの合わせずれを低減して、半導体メモリの記憶特性の変動を防止しつつ、ワード線の分路の設計ルールの緩和を図る。 - 特許庁

To obtain an insulated gate N-channel field effect type transistor having high breakdown voltage and a high ESD endurance strength without increasing a process and a circuit, and the body potential of an element can be set freely without recourse to semiconductor substrate potential in a BiCMOS integrated circuit.例文帳に追加

ＢｉＣＭＯＳ集積回路において、工程や回路面積を増加させずに、高耐圧と高ＥＳＤ耐量を有し、素子のＢｏｄｙ電位を半導体基板電位によらず自由に設定できる絶縁ゲートＮチャネル電界効果型トランジスタを提供する。 - 特許庁

The semiconductor device according to the present invention includes a surface having an external connection electrode formed thereon and a rear surface 10 (#a) subjected to mirror finishing, where a part of the rear surface 10 (#a) is provided with roughened regions 14 subjected to the roughening by means of a laser masking process.例文帳に追加

本発明によれば、外部接続電極が形成された表面と、表面に対向し、鏡面状態である裏面１０（＃ａ）を有する半導体装置であって、裏面１０（＃ａ）の一部に、レーザマーキング法によって粗面化処理された粗面化領域１４を設ける。 - 特許庁

To provide a method of manufacturing a semiconductor device, where the position of a mark can be rightly measured even if a process in which an aligning position measuring mark is buried under a metal film is used, and the mark can be accurately aligned with lower layer on the metal film.例文帳に追加

合わせ位置測定用マーク部分を金属膜で埋め込むようなプロセスを用いた場合にもマーク位置を正しく測定することができ、金属膜上でその下層との位置合わせを確実に行うことができる半導体装置の製造方法を提供する。 - 特許庁

To provide a semiconductor memory device in which an electron implantation during a process is reduced and the illumination of ultraviolet ray at the finishing time point of the manufacturing step is eliminated simultaneously when characteristics are stabilized in a p-channel EPROM, and to provide a method for manufacturing the same.例文帳に追加

Ｐチャネル型ＥＰＲＯＭにおいて、プロセス中の電子の注入を減少させ、特性が安定すると同時に製造工程終了時点での紫外線の照射が不要になる半導体記憶装置及びその製造方法を提供しようとするものである。 - 特許庁

To improve product quality and productivity by improving the difficulty and instability in control of a sealing shape, i.e., a problem occurring in a sealing process by a gel type sealant by a conventional technology in a method of protecting electrical connections of a semiconductor chip.例文帳に追加

半導体チップの電気接合部の保護方法において、従来技術のゲル状封止剤による封止工程で問題となっている、封止形状の制御の困難さと不安定の改善による製品品質と生産性の向上を目的とする。 - 特許庁

To provide a method of manufacturing a semiconductor device having the opening with a tapered portion of an oxide-based interlayer insulating film, capable of obtaining wiring dimensions as designed and improved step coverage, without enlarging the diameter of the opening of the insulating film in an etching process.例文帳に追加

エッチング工程において絶縁膜の径を広げることなく、設計通りの配線寸法と、かつ良好なステップカバレージとを得ることができる、テーパー部を有した酸化物系層間絶縁膜の開口部を持つ半導体装置の製造方法を提供する。 - 特許庁

To provide a method of manufacturing a nitride semiconductor light-emitting device that can improve light extraction efficiency, can remove damage in an active layer generated when forming a chip separation groove, and does not make complex a manufacturing process and does not extend time.例文帳に追加

光取り出し効率を向上させることができ、チップ分離溝を形成する際に発生する活性層のダメージを取り除くことができるとともに製造工程を複雑化、長時間化させない窒化物半導体発光素子の製造方法を提供する。 - 特許庁

To provide a manufacturing method of an RFID tag for reducing a material cost and a processing cost, and furthermore, reducing a cost of a whole of RFID manufacturing as much as possible by employing a process for continuously mounting semiconductor elements onto a manufactured circuit.例文帳に追加

材料費および加工費を低減させ、またこれに加えて、製造された回路に半導体素子を連続的に実装しうるプロセスとすることにより、ＲＦＩＤ製造全体にかかるコストをできるだけ低減するＲＦＩＤの製造方法を提供する。 - 特許庁

After a rubbing process in which the upper surface of a substrate 1 is rubbed from a source electrode 3 toward a drain electrode 4 has been performed the upper surface, is coated with the solution obtained by dissolving the organic semiconductor material composed of a polymer liquid crystal in the solvent composed of a low molecular liquid crystal to remove the solvent.例文帳に追加

基板１の上面をソース電極３からドレイン電極４に向けて擦るラビング処理を行った後、低分子液晶からなる溶媒に高分子液晶からなる有機半導体材料を溶解させた溶液を塗布して溶媒を除去する。 - 特許庁

A modified layer which is made up by applying a radical reaction process to a modified layer forming-use composition including a radical reactive compound having a polar group and a vinyl group, is disposed on a thin film which is composed of a semiconductor or conductor diamond and formed on a substrate.例文帳に追加

基板上に設けられる半導体又は導電体ダイヤモンドからなる薄膜上に、極性基とビニル基とを有するラジカル反応性化合物を含む修飾層形成用組成物をラジカル反応させて形成された修飾層を設ける。 - 特許庁

To manufacture a semiconductor device whose capacitance of a capacitor is large, which can suppress the occurrence of defects in the interface of a lower metal electrode and a capacitance insulating film and in the film of the capacitance insulating film in the process to form the capacitance insulating film.例文帳に追加

容量絶縁膜を形成する過程で、下部金属電極と容量絶縁膜との界面および容量絶縁膜の膜中における欠陥が生じるのを抑えることができ、キャパシタ容量の大きな半導体装置を製造することを目的とする。 - 特許庁

To provide a chip size semiconductor package which is simple in structure, equipped with extraction terminals enhanced in number, lessened in thickness, formed as small in size as a chip, and reduced in cost by simplification of a manufacturing process.例文帳に追加

非常に単純な構造でありながらも引出端子の数を多ピン化ができると共に、薄型化及びチップサイズ化が可能であり、又、製造工程の単純化を通じてコストダウンを行うことができるチップサイズ半導体パッケージ及びその製造方法を提供する。 - 特許庁

To provide a semiconductor manufacturing apparatus which can improve yield by displaying existence or non-existence of a wafer in relation to a process progress of the wafer to precisely inform an operator of a processing state of wafers to avoid disposal of nondefective products even when the device stops.例文帳に追加

ウエハの有無と、ウエハのプロセス進捗状況とを対応させて表示し、装置が停止した場合にも、操作者にウエハの処理状況を正確に知らせて、良品を廃棄するのを防ぎ、歩留りを向上させることができる半導体製造装置を提供する。 - 特許庁

To prevent excessive polishing (dishing) of a large-area pattern from occurring at polishing of a metal film, when in a process for manufacturing a semiconductor device, the metal film formed on an insulating film comprising a groove is polished by CMP method to form a damascene wiring.例文帳に追加

半導体装置の製造工程において、溝を設けた絶縁膜上に成膜した金属膜をＣＭＰ法により研磨してダマシン配線を形成するに当たり、上記金属膜の研磨時に発生する大面積パターンの過剰研磨（ディッシング）を防止する。 - 特許庁

To provide a transistor whose manufacturing process is simplified and reduced in cost but which is provided with excellent ON/OFF characteristics, mobility and conductivity under a low-off current low in interface ranking, by employing the same material for the formation of a semiconductor active layer and a gate insulating film.例文帳に追加

半導体活性層およびゲート絶縁膜の形成に用いる材料を同一にすることにより、製造プロセスを簡略化し低コスト化した、界面順位の低い低オフ電流で、良好なオン／オフ特性、移動度、導電率を持つトランジスタを提供すること。 - 特許庁

To prevent uncontrolled position adjustment aperture etching that arises in a scribe region in the process of forming contact holes in an interlayer insulating film, penetrating an A1_2O_3 film when a semiconductor device with a ferroelectric capacitor protected by the A1_2O_3 film is manufactured.例文帳に追加

Ａｌ_2Ｏ_3膜で保護された強誘電体キャパシタを有する半導体装置の製造時に、前記Ａｌ_2Ｏ_3膜を貫通して層間絶縁膜中のコンタクトホールを形成する工程においてスクライブ領域で生じる、位置合わせ開口部のエッチングの暴走を阻止する。 - 特許庁

To provide an organic thin film transistor (TFT) capable of simplifying process and planning cost cut effect because charge mobility and I_on/I_off are high, and formation of an organic semiconductor layer and a manufacture of insulating film can be easily attained through wet processing.例文帳に追加

電荷移動度およびＩ_ｏｎ／Ｉ_ｏｆｆが高く、有機半導体層の形成および絶縁膜の製造が湿式工程によって容易に達成できるため、工程の単純化およびコストダウン効果を図ることが可能な有機薄膜トランジスタを提供する。 - 特許庁

In this semiconductor testing device 11, a control part 10 forms a pattern file use frequency table in a pattern file use frequency table memory part 18 and determines the use frequencies of pattern files in the process of testing a preset number of semiconductors to be tested.例文帳に追加

半導体試験装置１１において、制御部１０は、パタンファイル使用頻度テーブル記憶部１８に、パタンファイル使用頻度テーブルを作成し、予め設定された個数分の被試験対象の半導体を試験する過程で、パタンファイルの使用頻度を求める。 - 特許庁

To solve such a problem that it becomes very difficult to design a circuit with high linearity because of making a semiconductor process micro and, lowering of source voltage, etc., although the nonlinearity of a control code and an output phase of a phase composing circuit should be made as small as possible.例文帳に追加

位相合成回路における制御コードと出力位相との非線型性は極力小さくしなければならないが、半導体プロセスの微細化や電源電圧の低下等によりリニアリティの高い回路の設計が非常に困難になって来ている。 - 特許庁

To provide a method for verifying pattern data of a semiconductor device for appropriately deciding whether the allowable error of design data of a pattern to be formed in a lithographic process using at least two masks is within an appropriate range or not by the use of simulation.例文帳に追加

少なくとも２枚のマスクを用いるリソグラフィ工程において、形成されるパターンの設計データの許容誤差が適正な範囲内であるか否かをシミュレーションを利用して適正に判断する半導体装置のパターンデータの検証方法を提供する。 - 特許庁

To provide solid persulfate for a CMP polishing solution, wherein an insoluble component to hotwater is not contained which component gives a bad influence on a product at the time of manufacturing a semiconductor device, and complicated procedure such as a pulverization process is also unnecessary at the time of preparing the CMP polishing solution.例文帳に追加

半導体装置の製造に際して製品に悪影響を与えるような水に不溶性の成分を含有せず、且つＣＭＰ研磨液の調製時に粉砕工程等の煩雑な手順も必要としないＣＭＰ研磨液用固体過硫酸塩を提供する。 - 特許庁

To provide an optical element in which refractive index difference can be ensured between a member at the lower portion of a photonic crystal layer and the crystal layer without using a conventional sticking technology, and to provide a fabrication process of the optical element, and a semiconductor laser device employing the optical element.例文帳に追加

従来例のような貼り合わせ技術を用いずに、フォトニック結晶層下部の部材と、該結晶層との屈折率差を確保することが可能となる光学素子、光学素子の製造方法及び該光学素子を用いた半導体レーザ装置を提供する。 - 特許庁

To provide a polishing method which can set a polishing time with high accuracy corresponding to the kind of a wafer to be polished or the changeover of a process without executing test polishing which reduces throughput in a production line for a plurality of kinds of semiconductor devices, and to provide its system.例文帳に追加

多品種の半導体デバイスを生産するラインにおいて、スループットを低下させるテスト研磨を行わなくても、研磨対象ウェハの品種もしくは工程の切り変えに応じて研磨時間を精度良く設定できる研磨方法およびそのシステムを提供する。 - 特許庁

To provide a plasma resistant ceramic sprayed coating which is an yttria ceramics based sprayed coating used for a plasma treatment apparatus member for fabricating a semiconductor, a liquid crystal or the like, wherein impurity metal contamination caused by the component raw materials of the ceramics is suppressed in a halogen prazma process.例文帳に追加

半導体・液晶製造用等のプラズマ処理装置部材に用いられるイットリアセラミックス系溶射膜であって、ハロゲンプラズマプロセスにおいて、該セラミックスの構成原料に起因する不純物金属汚染を抑制することができる耐プラズマ性セラミックス溶射膜を提供する。 - 特許庁

To provide a light-emitting element assembly integrated (single chip) with a light-emitting element in which a regrowth process of a compound semiconductor layer is not required in structure and a protective means effective for breakdown due to overcurrent flow in the forward or reverse direction is provided.例文帳に追加

発光素子と一体化（１チップ化）され、構造上、化合物半導体層の再成長工程が不要であり、しかも、順・逆方向の過電流が流れることによって生じる破壊に対して有効な防護手段を有する発光素子組立体を提供する。 - 特許庁

To provide a method for determining exposure conditions and a device for determining exposure conditions in the semiconductor manufacture process by which the effects of random error can be suppressed even when the number of samples is small in the case where the data of processed lot is utilized for determination of exposure conditions.例文帳に追加

露光条件の決定作業で処理済みロットのデータを利用する場合に、サンプル数が少ないときもランダムエラーの影響を抑制した半導体製造工程における露光条件決定方法、及び露光条件決定装置を提供する。 - 特許庁

To provide a semiconductor device having a TAT(Trench Access Transistor) DRAM cell which does not improperly affect a transistor characteristic and contact opening and is equipped with a structure capable of keeping excellently a dielectric breakdown strength of a diffusion-layer making electrode and gate electrode even with a process variance.例文帳に追加

トランジスタ特性やコンタクト開口性に不都合な影響がなく、かつプロセスばらつきが生じても、拡散層取り出し電極とゲート電極の絶縁耐圧を良好に確保できる構成を備えたＴＡＴ・ＤＲＡＭセルを有する半導体装置を提供する。 - 特許庁

In a process S106, which of a tilt angle corresponding to the primary surface of the substrate and a tilt angle corresponding to the back surface of the substrate is to be used is determined based on the evaluation to select a plane orientation of a growth substrate for making the semiconductor light-emitting device.例文帳に追加

工程Ｓ１０６では、基板主面に対応する傾斜角及び基板主面の裏面に対応する傾斜角のいずれかの使用を見積りに基づき判断して、半導体発光素子の作製のための成長基板の面方位を選択する。 - 特許庁