「upper layer」に関連した英語例文の一覧と使い方(213ページ目) - Weblio英語例文検索

The plant raising device is such that a plant pot is installed through a fixed air layer, on the upper end of a pipe 30, the lower end of the pipe 30 is installed in a water container to have a gap between them, and an air stone producing bubbles and a bluish color LED light are equipped near the lower end in the pipe 30.例文帳に追加

パイプ３０の上端部に一定の空気層を介して植物の鉢を設置し、このパイプ３０の下端部は水の容器に隙間を空けて設置され、そのパイプ３０内の下端部付近には気泡を生じさせるエアーストーンと青色系ＬＥＤ照明とを備えるように構成した。 - 特許庁

The ferromagnetic film 7 laminated on the nonmagnetic intermediate layer 6 comprises a vertical orientation 16 that is arranged at the upper portion of the conductor 15, and is subjected to crystal growth in the direction nearly perpendicular to the film surface; and a non-vertical orientation 17 that is present at a part other than the vertical orientation 16.例文帳に追加

非磁性中間層６上に積層された強磁性体膜７は、導通部１５の上方に配置され、かつ膜面に対して略垂直方向に結晶成長した垂直配向部１６と、垂直配向部１６以外の部分に存在する非垂直配向部１７とを有する。 - 特許庁

Before forming a patterned lower electrode and a first wiring layer, that is, in a state where a first conductive film is formed on the entire surface, an insulation film for capacitance formation and a second conductive film are successively deposited, then patterning is performed and an upper electrode and a capacitive insulation film are formed.例文帳に追加

パターニングされた下部電極及び第１の配線層を形成する前に、つまり第１の導電膜が全面に形成されている状態で、容量形成用絶縁膜及び第２の導電膜を順次堆積した後、パターニングして上部電極及び容量絶縁膜を形成する。 - 特許庁

The planar antenna element includes: a spiral and planar antenna pattern 110; and parallel resonance patterns 121-124 arranged in the upper layer of the antenna pattern 110 and performing capacitive coupling between a part positioned on a relatively inner peripheral side and a part positioned on a relatively outer peripheral side in the antenna pattern 110.例文帳に追加

スパイラル状の平面的なアンテナパターン１１０と、アンテナパターン１１０の上層に設けられ、アンテナパターン１１０の相対的に内周側に位置する部分と相対的に外周側に位置部分とを容量結合させる並列共振パターン１２１〜１２４とを備える。 - 特許庁

The reformer is constituted so as to alternately arrange a baffle plate 7 having an opening part at the upper part in the reformer and a baffle plate 6 having opening part at the lower part in the reformer in the catalyst layer 3 of the horizontal reformer to forcibly change the flow of a gas to flow zig-zag in the vertical direction.例文帳に追加

横置き型改質器の触媒層３内に、改質器内上部に開口部を有するバッフルプレート７と改質器内下部に開口部を有するバッフルプレート６とを交互に配置して強制的にガスの流れを変え、上下方向にジグザグに流れるよう構成する。 - 特許庁

If the polarization direction of the ferroelectric layer 130 responsive to 0 or 1 is decided in advance and the polarization direction is controlled for each region below the upper electrodes 150, 160, then it is possible to write 2 bit data to one FET-type ferroelectric memory cell 100.例文帳に追加

０又は１に対応させる強誘電体層１３０の分極方向を決めておき、各上部電極１５０、１６０の下方領域毎に分極方向を制御すれば、１つのＦＥＴ型強誘電体メモリセル１００に２ビットのデータを書き込むことができる。 - 特許庁

To prevent an adhesive agent for adhering a semiconductor chip on a lower layer side from protruding excessively over an upper surface of the semiconductor chip and improve a connection reliability in wire bonding in a semiconductor device including semiconductor chips laminated on a die pad and wire-bonded to leads.例文帳に追加

半導体チップをダイパッド上に積層しリードにワイヤボンディングした半導体チップを積層する半導体装置において、下層側半導体チップを接着する接着剤の当該半導体チップの上面へのはみ出しを防止し、ワイヤボンディングの接続信頼性を向上させる。 - 特許庁

The device is for use in rigidly bonding the waterproof sheet 5 to the surface 1 to be waterproofed via a conductor piece 2 fixed to the surface 1 by magnetic induction heating, and melts a thermally deposited material layer 2 on an upper surface of the conductor piece 3 from above the waterproof sheet 5 by magnetic induction heating.例文帳に追加

防水施工面１に固定した導体片２を介して防水シート５をその施工面１に電磁誘導加熱により接着固定する際、防水シート５上から電磁誘導加熱により導体片３上面の熱溶着材層２を溶かす装置である。 - 特許庁

Metallized patterns 15 for making melted excess solder escape are continuously connected with a solder sealing metallized pattern 14 which is formed on an upper aperture part of the ceramic package main body 1, and formed on four corners of the side surface of the ceramic package main body 1, in a range not reaching the ceramic substrate 11 of a first layer.例文帳に追加

溶融した余分な半田を逃がすためのメタライズパターン１５は、セラミックパッケージ本体１の上部開口部に形成される半田封止用のメタライズパターン１４と連接し、セラミックパッケージ本体１の側面４角に第一層のセラミック基板１１に到達しない範囲で形成される。 - 特許庁

One chamber, which is provided in the upper air layer of the ink chamber 13 by using a partition wall, is divided into an ink absorber chamber 25 which houses an ink absorber 16 for retaining the ink, a sub-ink-chamber 23 for storing a small quantity of ink, and a vacant chamber 28.例文帳に追加

インク室１３の上部の空気層には、隔壁によって一つの部屋が設けられており、この部屋が、インクを保持する為のインク吸収体１６を収納するインク吸収体室２５と、少量のインクを貯留するサブインク室２３と、空室２８に分けられている。 - 特許庁

The upper surface of the mask substrate of the photomask 1 involving quantum dots is irradiated with light from a flash lamp of a light source 20, and near field light oozes out to a neighbourhood of an opening of a light shielding film 2 formed on the photomask 1 to expose a resist layer 11 on the surface of the workpiece located just under the opening.例文帳に追加

光源２０のフラッシュランプからの光が、量子ドットを含むフォトマスク１のマスク基板の上面照射され、フォトマスク１に形成された遮光膜２の開口の近傍に近接場光がしみだし、開口の直下に位置する被処理体表面のレジスト層１１が露光される。 - 特許庁

A source electrode 32 and a drain electrode 31 of a power MOS transistor in a first region 11 of a stacked wiring 20 are each formed as a single electrode without using a plurality of minute via holes on wiring layers 23-25 upper than a second wiring layer 22 of the stacked wiring 20.例文帳に追加

積層配線２０のうち第１領域１１におけるパワーＭＯＳトランジスタのソース電極３２、ドレイン電極３１を積層配線２０の２層目の配線層２２より上層の配線層２３〜２５において、複数の微細なビアホールを用いずに１つの電極としてそれぞれ形成する。 - 特許庁

Relating to this data transfer controller of IEEE1394, a packet shaping circuit 160 shapes packets transferred from respective nodes so as to be used by an upper layer and a packet separation circuit 180 writes the headers of the shaped packets in the header area of a RAM and writes the data in a data area.例文帳に追加

ＩＥＥＥ１３９４のデータ転送制御装置において、パケット整形回路１６０が、各ノードから転送されてきたパケットを上層が使用できるように整形し、パケット分離回路１８０が、整形されたパケットのヘッダをＲＡＭのヘッダ領域に書き込み、データをデータ領域に書き込む。 - 特許庁

The method is further provided with: a step (c) of forming a nitride film 7 covering the normal and dummy laminate structure patterns 13 and 16; a step (d) of forming an oxide film 8 on the nitride film 7; and a step (e) of etching the oxide film 8 and the nitride film 7 to expose the upper part of the cap layer 6.例文帳に追加

そして、（ｃ）正規およびダミー積層構造パターン１３，１６を覆う窒化膜７を形成する工程と、窒化膜７上に酸化膜８を形成する工程と、（ｅ）酸化膜８および窒化膜７をエッチングして、キャップ層６の上部を露出させる工程とを備える。 - 特許庁

At this time, in a condition that an etching rate of the inter layer insulating film is faster than an etching rate of the burying material, the wiring groove is formed so that a difference of height between the upper surface of the burying material remained in the via hole and the bottom surface of the wiring groove is 1/2 of the maximum dimension of plane figure of the via hole or less.例文帳に追加

このとき、層間絶縁膜のエッチングレートが埋め込み部材のエッチングレートよりも速い条件で、ビアホール内に残っている埋め込み部材の上面と、配線溝の底面との高さの差が、ビアホールの平面形状の最大寸法の１／２以下になるように配線溝を形成する。 - 特許庁

In site work, after the electric equipment box 6 has been mounted to the box subsidiary member 4 through a coupling means 5, when concrete is placed on the upper surface of the precast concrete slab 1, the precast concrete slab 1 is combined with a concrete layer 7, and a slab or a wall surface or the like can be formed in a state where the electric equipment box 6 is buried.例文帳に追加

現場施工で、電設用ボックス６をボックス付帯部材４に結合した後、プレキャストコンクリート板１の上面にコンクリートを打設すれば、プレキャストコンクリート板１とコンクリート層７が一体となり、電設用ボックス６が埋め込まれた状態のスラブ或いは壁面等を形成できる。 - 特許庁

A semiconductor device according to one embodiment includes: wiring 60 provided on a first interlayer dielectric film covering a semiconductor substrate 10; a cap layer 68 provided on an upper surface of the wiring 60; and a barrier film 62 provided between the wiring 60 and a second interlayer dielectric film.例文帳に追加

本実施形態の半導体装置は、半導体基板１０を覆う第１の層間絶縁膜上に設けられる配線６０と、配線６０の上面上に設けられるキャップ層６８と、配線６０と第２の層間絶縁膜との間に設けられるバリア膜６２と、を含む。 - 特許庁

The semiconductor chip has the bumps containing the conductive particles which includes: a large number of chip pads; bump bodies which are electrically connected to a large number of the chip pads; an elastic portion which is provided in an upper part of the bump body to be exposed outside and formed of an elastic raw material; and a conductive layer which surrounds the elastic portion.例文帳に追加

多数のチップパッド、チップパッドと電気的に連結されるバンプ本体と前記バンプ本体の上部に設けられて外部に露出し、弾力性がある素材からなる弾力部及び前記弾力部を取り囲んだ導電層を含む導電性粒子を含むバンプを備える。 - 特許庁

To provide a semiconductor device having a capacitor comprising a cylinder interlayer insulating film made of a two-layer interlayer insulating film, a charge storage capacitance of which is increased in the lower of a cylinder hole by making a hole diameter at the lower of the cylinder hole larger than the hole diameter at the upper, and moreover, a leakage current of which is low.例文帳に追加

２層の層間絶縁膜からなるシリンダ層間絶縁膜を備え、シリンダ孔の下方の孔径を上方よりも大きくすることにより孔下方での電荷蓄積容量が増大されており、しかも、リーク電流の低いキャパシタを有する半導体装置を提供する。 - 特許庁

The c-MUT cell 31a is constituted mainly with a bottom electrode 37d which is an electrode to receive a signal, a silicone membrane 38 and an upper electrode 37u which is a grounding electrode, formed on a silicone substrate 35, wherein a vacuum vacant space part 40 is a braking layer of the silicone membrane 38.例文帳に追加

ｃ−ＭＵＴセル３１ａは、シリコン基板３５上に形成された、信号入出力用電極である下部電極３７ｄ、シリコンメンブレン３８及び接地電極である上部電極３７ｕで主に構成され、真空空隙部４０はシリコンメンブレン３８の制動層になっている。 - 特許庁

Next, a foamable raw material containing isocyanate and polyol is reacted to be foamed in the molding space 30 formed by closing the upper and lower molds 20 and 10 not only to mold a hard foamed polyurethane layer 103 in the molding space 30 but also to integrate the hard foamed polyurethane layer 103 and the metal thin plates 101 and 102 through the primer or paint.例文帳に追加

次に、上型２０と下型１０とを閉じることにより形成される成形空間３０内において、イソシアネートとポリオールを含む発泡性原料を反応させるとともに発泡させ、これにより、成形空間３０内に硬質発泡ポリウレタン層１０３を成形するとともに、硬質発泡ポリウレタン層１０３と金属製薄板１０１，１０２とを上記プライマーまたは塗料を介して一体化する。 - 特許庁

A semiconductor device includes a semiconductor substrate including a conductive metallic element and a diffused barrier layer in contact with the conductive metallic element is bonded to at least a part of the substrate, has upper/lower faces and a center part, formed of silicon, carbon, nitrogen and hydrogen and in which silicon is distributed nonuniformly over the whole diffused barrier layer.例文帳に追加

半導体デバイスは、少なくとも、導電性金属要素を含む半導体基板と、この導電性金属要素に接触して基板の少なくとも一部に付着された拡散障壁層であって、上面および下面および中央部分を有し、ケイ素、炭素、窒素、および水素から形成され、この窒素が拡散障壁層の全体にわたって不均一に分布している拡散障壁層とを含む。 - 特許庁

The silver salt photothermographic dry imaging material is obtained by disposing at least one imaging layer comprising an organic silver salt, a photosensitive silver halide, a reducing agent and a binder on a support and has at least two non-imaging undercoat layers under the imaging layer, and the upper and lower undercoat layers comprise a hydrophobic resin and a water-soluble resin, respectively.例文帳に追加

支持体上に有機銀塩、感光性ハロゲン化銀、還元剤、及びバインダーを含有する少なくとも１層の画像形成層を設けてなる銀塩光熱写真ドライイメージング材料において、該画像形成層の下層に画像を形成しない下引層を少なくとも２層有し、かつ該下引層の上層と下層がそれぞれ疎水性樹脂と水溶性樹脂を含有することを特徴とする銀塩光熱写真ドライイメージング材料。 - 特許庁

The method for manufacturing a capacitor of a semiconductor element includes steps of forming a lower electrode 26 on a conductive layer, forming an STO thin film 27 as a first dielectric material on the lower electrode, forming a BST thin film 28 as a second dielectric material on the STO thin film with the STO thin film used as a seed layer, and forming an upper electrode 29 on the BST thin film.例文帳に追加

半導体素子のキャパシタ製造方法は、導電層上に下部電極２６を形成するステップと、前記下部電極上に第１誘電体としてＳＴＯ薄膜２７を形成するステップと、前記ＳＴＯ薄膜上に前記ＳＴＯ薄膜をシード層にして第２誘電体としてＢＳＴ薄膜２８を形成するステップと、前記ＢＳＴ薄膜上に上部電極２９を形成するステップとを含む。 - 特許庁

The semiconductor imaging device includes a semiconductor imaging element 10 having an imaging area 14, a peripheral circuit area 16, and an electrode area 18, a transparent resin layer 24 formed on a surface of the semiconductor imaging element 10, a columnar electrode 22 provided on the electrode terminal 20 to electrically connect to the outside, and a transparent resin layer 24 provided on an upper surface of the semiconductor imaging element 10.例文帳に追加

半導体撮像装置は、撮像領域１４と周辺回路領域１６と電極領域１８とを有する半導体撮像素子１０と、半導体撮像素子１０の表面に形成された透明樹脂層２４と、電極端子２０の上に設けられ、外部と電気的に接続するための柱状電極２２と、半導体撮像素子１０の上面上に設けられた透明樹脂層２４とを備えている。 - 特許庁

The dummy chip 11 is packaged by taping with a conductor layer 13, formed on the entire upper and back surfaces of a rectangular insulating substrate 12, having predetermined dimensions L, W and d, and the ceramic substrate will not be exposed due to the existence of the conductor layer and thereby eliminating static electricity from charging; and the dummy chip can be supplied smoothly and produced efficiently.例文帳に追加

ダミーチップ１１は、所定の寸法Ｌ、Ｗおよびｄを有する矩形状の絶縁基板１２の上面全体および裏面全体に導体層１３を形成してテーピング包装したものであり、導体層の存在によりセラミック基板が露出するということはなく、これにより静電気が帯電するということがなくなって、ダミーチップの供給がスムーズに行われ効率よく生産することができる。 - 特許庁

The manufacturing method of the piezoelectric element includes processes of forming a lower electrode 20 above a base 10; forming the dielectric layer by carrying out a pair of a first process of forming a laminar portion 311a above the lower electrode 20 and a second process of making the laminar portion 311a thin by chemical polishing once or a plurality of times; and forming an upper electrode above the dielectric layer.例文帳に追加

本発明にかかる圧電素子の製造方法は、基体１０の上方に下部電極２０を形成する工程と、下部電極２０の上方に層状部３１１ａを形成する第１工程、および、層状部３１１ａを化学的機械研磨により薄くする第２工程の組を１または複数回行い、誘電体層を形成する工程と、誘電体層の上方に上部電極を形成する工程と、を含む。 - 特許庁

The thin-film resistor structure includes a resistive film which includes a plurality of bumped shape recesses adjacent to an upper surface, a copper oxide layer having space distributed in net-shape among the bumped shape recesses, and a plurality of metal island-shaped portions located on the copper oxide layer and respectively provided in the space among the bumped shape recesses.例文帳に追加

薄膜抵抗器構造物であって、抵抗膜を含み、前記抵抗膜は、上面に隣接する複数の瘤状凹部を有し、且つ、前記瘤状凹部の間に網状に分布した空間を有する銅酸化物層と、前記銅酸化物層上に位置し、且つ、それぞれ、前記瘤状凹部の間の空間に設置される複数の金属島状物と、を含むことを特徴とする薄膜抵抗器構造物である。 - 特許庁

The photosensitive lithographic printing plate original for an infrared laser is obtained by disposing a lower layer containing a high molecular compound having a phenolic hydroxyl group and an infrared absorbent, and an upper layer containing a high molecular compound having at least (A) styrene and (B) a polymerizable monomer having an alkylene oxide group as copolymerizable components, in this order, on a support having a hydrophilic surface.例文帳に追加

親水性表面を有する支持体上に、フェノール性水酸基を有する高分子化合物と赤外線吸収剤とを含有する下層と、（Ａ）スチレンと（Ｂ）アルキレンオキサイド基を有する重合性モノマーとを共重合性成分として少なくとも有する高分子化合物を含有する上層と、をこの順に設けたことを特徴とする赤外線レーザ用感光性平版印刷版原版。 - 特許庁

In the ink jet recording medium comprising at least two or more ink absorption layers on a support, at least one of the two layer contains an aspherical colloidal silica having a mean secondary particle size of 150±30 nm, and the adjacent upper ink absorption layer contains an aspherical colloidal silica having a mean secondary particle size of 70±20 nm.例文帳に追加

支持体上に少なくとも２層以上のインク吸収層を設けたインクジェット記録媒体において、該インク吸収層の内、少なくとも１層に平均２次粒子径が１５０±３０ｎｍである非球状のコロイダルシリカを含有し、且つ隣接する上層のインク吸収層に、平均２次粒子径７０±２０ｎｍである非球状のコロイダルシリカを含有することを特徴とするインクジェット記録媒体。 - 特許庁

To provide a method for plating to filler via with high reliability by which hole filling can be completed in a short time in a plating step for filling a micro-diameter via hole connecting upper and lower conductor wiring layers when manufacturing a multilayer wiring board of a multilayer structure wherein an insulation layer made of an organic insulation material such as a polyimide resin and a wiring layer made of a conductor material such as cupper are alternately stuck.例文帳に追加

ポリイミド樹脂等の有機絶縁材からなる絶縁層と銅等の導体材料からなる配線層が交互に積層してなる多層構造を有する多層配線基板の製造における上下の導体配線層を接続する微小径ビアホールを穴埋めするめっき工程において、短時間で穴埋めが可能となり、かつ、接続信頼性の高い、フィルドビアめっき方法を提供する。 - 特許庁

The vertical organic transistor is provided with an upper electrode (emitter electrode 1), a lower electrode (collector electrode 2) and an organic semiconductor 3 arranged between both the electrodes, and a layer-like continuous body 4 arranged in the organic semiconductor 3, the layer-like continuous body 4 including a continuous insulating metal compound 4b and a particle metal 4a distributed in the insulating metal compound 4b.例文帳に追加

上部電極（エミッタ電極１）と、下部電極（コレクタ電極２）と、両電極間に設けられた有機半導体３と、その有機半導体３内に設けられた層状連続体４とを有し、その層状連続体４が、連続する絶縁性金属化合物４ｂと、絶縁性金属化合物４ｂ内に分布する粒状金属４ａとを有するように構成して、上記課題を解決する。 - 特許庁

The method for manufacturing the semiconductor device includes the steps of forming a first insulating film 25 on the upper side of a silicon substrate 10, forming an impurity layer 22 to the first insulating film 25 by implanting impurity ion in the predetermined depth of the first insulating film 25, and thereafter reforming the impurity layer 22 to a barrier insulating film 23 by annealing the first insulating film.例文帳に追加

シリコン基板１０の上方に第１絶縁膜２５を形成する工程と、第１絶縁膜２５の所定の深さに不純物をイオン注入することにより、第１絶縁膜２５に不純物層２２を形成する工程と、不純物層２２を形成した後、第１絶縁膜をアニールすることにより、不純物層２２をバリア絶縁膜２３に改質する工程とを有する半導体装置の製造方法による。 - 特許庁

The double-sided luminescence display panel includes a first transmissive substrate, a second transmissive substrate installed below the first transmissive substrate, a first organic luminescence layer formed on a lower surface of the first transmissive substrate and displaying a first window through the first transmissive substrate and a second organic luminescence layer formed in an upper surface of the second transmissive substrate and displaying a second window through the second transmissive substrate.例文帳に追加

本発明の両面発光パネルは、第１透過基板と、該第１透過基板の下方に設けられる第２透過基板と、該第１透過基板の下表面に形成され、かつ該第１透過基板を介して第１画面を表示する第１有機発光層と、該第２透過基板の上表面に形成され、かつ該第２透過基板を介して第２画面を表示する第２有機発光層とを含む。 - 特許庁

A printed circuit board 30 is provided, with a thin film capacitor incorporated therein, sequentially including: a lower electrode 33 on an insulating base material 31a; an amorphous paraelectric film 35 formed on the lower electrode; a metal seed layer 37 formed on the paraelectric film; and an upper electrode 39 with surface roughness Ra of 300 nm or more formed on the metal seed layer.例文帳に追加

絶縁基材３１ａ上に順次下部電極３３と、上記下部電極上に形成された非晶質常誘電体膜３５と、上記常誘電体膜上に形成された金属シード層３７と、上記金属シード層上に形成されたその表面粗度Ｒａが３００ｎｍ以上である上部電極３９と、を形成して薄膜キャパシタが内蔵された印刷回路基板３０とする。 - 特許庁

To provide a method of purifying contamination of soil and ground water which makes it possible to distribute nearly uniformly indigenous microorganisms, usually growing largely in the space of the upper silt layer 3 of the ground water, by causing the pore water to penetrate the layer 3 through a draining material, activate and proliferate the microorganisms with a nutrient source, and purify harmful contaminants with the microorganisms.例文帳に追加

微生物が、地下水の上側シルト層３の間に多く分布しているため、ドレーン材によって、間隙水を上部シルト層３に浸透させることにより、土着している微生物をほぼ均等に分布させることができ、栄養源によって、その微生物を増殖、活性化させることができ、有害汚染物質を微生物によって浄化できる土壌及び地下水の汚染の浄化方法を提供する。 - 特許庁

The radiation image detector where the voltage application electrode 1 applied with the voltage, the semiconductor layer 2 irradiated with radiation to generate electric charges, and a substrate 7 provided with electrodes 8 and 9 for detecting an electric signal corresponding to a dose of radiation are stacked is provided with a charge injection inhibition layer 15 on upper surfaces of the electrodes 8 and 9 provided at positions opposed to ends of the voltage application electrode 1.例文帳に追加

電圧が印加される電圧印加電極１と、放射線の照射を受けて電荷を発生する半導体層２と、放射線量に応じた電気信号を検出するための電極８,９が設けられた基板７とが積層された放射線画像検出器において、電圧印加電極１の端部に対向する位置に設けられた電極８,９の上面に電荷注入阻止層１５を設ける。 - 特許庁

The capacity lower electrode 109 is connected directly to an impurity diffused layer 105 of a first field-effect type transistor by a first contact plug 107 formed on the first protection insulating film 106, and the capacity upper electrode 111 is connected directly to the impurity layer 105 of a second field-effect type transistor by a second contact plug 108 formed on the first protection insulating film 106.例文帳に追加

容量下部電極１０９と第１の電界効果型トランジスタの不純物拡散層１０５とは第１の保護絶縁膜１０６に形成された第１のコンタクトプラグ１０７により直接に接続され、容量上部電極１１１と第２の電界効果型トランジスタの不純物拡散層１０５とは第１の保護絶縁膜１０６に形成された第２のコンタクトプラグ１０８により直接に接続されている。 - 特許庁

A photodiode Pd is provided on a semiconductor substrate 10 commonly for pixels P21 and Pd22 arranged in the horizontal direction, and a wiring layer 50 for reading out signal charges from the photodiode Pd is formed on the upper layer of the semiconductor substrate 10 while being buried in an interlayer insulation film 30 on which a shutter section 20 for controlling the transmission of incident light to each pixel in pixel units is provided.例文帳に追加

半導体基板１０には、フォトダイオードＰｄが水平方向に並ぶ画素Ｐ２１，Ｐｄ２２に共通して設けられ、当該半導体基板１０の上層にはフォトダイオードＰｄによる信号電荷を読み出すための配線層５０が層間絶縁膜３０に埋め込まれて形成されており、層間絶縁膜３０上には、各画素へ入射した光の透過を画素単位で制御するシャッター部２０が設けられている。 - 特許庁

Each copper foil layer is formed at the cut face of the board, which joins to the upper and lower copper foil layer, by using copper through-hole plating, and one sheet of rotating type movement element is fabricated by forming many tub-shaped electrodes made up of three-face copper coil layers radially.例文帳に追加

すなわち、円板型絶縁性基板の両面に同一個所に放射状に複数の短冊形の銅箔層を形成し、該短冊型銅箔層の長辺を含んで、両面銅箔層と基板を貫いて短冊状にカットし、上下銅箔層につながる基板のカット面に銅スルーホールメッキで銅箔層を形成して該３面の銅箔層で構成される樋型電極を放射状に多数形成することで、１枚の回転型移動子が製造できる。 - 特許庁

This mortar for protecting reinforcing fibrous sheets through coating the sheets therewith comprises a mortar for lower layer formulated with a polymer dispersion or reemulsifiable powdery resin at 5-20 wt.% as solids and a mortar for upper layer formulated with the polymer dispersion or reemulsifiable powdery resin at ≤2 wt.% as solids, each based on the total mortar solids freed from water.例文帳に追加

補強用繊維シートに塗着されて該補強用繊維シートを保護する補強用繊維シート保護モルタルであって、水を除いたモルタル固形分全量に対して、５〜20重量％の固形分量のポリマーディスパージョン又は再乳化形粉末樹脂が配合された下層用モルタルと、２重量％以下の固形分量のポリマーディスパージョン又は再乳化形粉末樹脂が配合された上層用モルタルとで、補強用繊維シート保護モルタルを構成したことである。 - 特許庁

A microphone (sensor) 30 comprises a diaphragm 4a provided in a vibrative manner, an electrode plate 7a opposed to the diaphragm 4a at a prescribed distance having a sound hole 9 vertically penetrating it and a lower support layer 5, and an upper support layer 8 made of SiN having an elastic modulus higher than the elastic modulus of polysilicon constituting the electrode plate 7a for supporting the electrode plate 7a.例文帳に追加

マイクロホン（センサ装置）３０は、振動可能に設けられたダイアフラム部４ａと、ダイアフラム部４ａと所定の距離を隔てて対向するように設けられ、上下方向に貫通された音響孔９を有する電極板部７ａと、電極板部７ａを構成するポリシリコンの弾性率よりも高い弾性率を有するＳｉＮからなり、電極板部７ａを支持する下部支持体層５および上部支持体層８とを備えている。 - 特許庁

Crystallized stoichiometrical hydroxyapatite is coated as a bottom layer by laser application on the surface of a metal which constitutes an implant to prevent elution of the metal in the living body and to improve biocompatibility, and on the top of the coated metal, a natural bone or a natural tooth as it is or ion-substitutional hydroxyapatite having a similar composition of the above is continuously coated as an upper layer to speed up the fixation and osteoinduction.例文帳に追加

インプラントを構成する金属表面に生体内への金属の溶出防止と共に生体適合性を良好なものとするため、結晶化した化学量論的ハイドロキシアパタイトをレーザーアブレーションにより下層としてコーティングを行い、この上に引き続き連続して定着と骨誘導を迅速化するための天然骨又は天然歯をそのまま、あるいはこれらと類似の組成のイオン置換型ハイドロキシアパタイトを上層としてコーティングを行う。 - 特許庁

In the semiconductor device and its manufacturing method, the electrode pad comprises a first electrode pad in the lower layer and a second electrode pad in the upper layer, and these first electrode pad and second electrode pad are constituted of different metal materials, and the first electrode pad is composed of aluminum.例文帳に追加

入出力端子となる電極パッド１４と、電極パッドが露出するように開口部を設ける絶縁膜１６と、電極パッド上に設ける突起電極２２とを有する半導体装置であって、電極パッドは、下層の第１の電極パッドと上層の第２の電極パッドからなるとともに、これらの第１の電極パッドと第２の電極パッドとは異なる金属材料で構成し、第１の電極パッドはアルミニウムからなる半導体装置およびその製造方法。 - 特許庁

A semiconductor device is configured to comprise a plurality of ground metal plates opposed to each other while being formed inside a layer insulating film provided on an upper surface of a semiconductor substrate to extend longitudinally and being connected to a ground potential, and a signal metal plate formed at a position held between the plurality of ground metal plates within the layer insulating film to extend longitudinally and connected to a signal potential.例文帳に追加

半導体装置は、半導体基板の上面に設けられた層間絶縁膜の内部に縦方向に延びるように形成され、グランド電位に接続された対向する複数のグランド用金属板部を備えると共に、層間絶縁膜の内部における前記複数のグランド用金属板部で挟まれる位置に縦方向に延びるように形成され、信号電位に接続された信号用金属板部を備えるように構成したものである。 - 特許庁