1016万例文収録!

「カウンタ」に関連した英語例文の一覧と使い方(239ページ目) - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > カウンタの意味・解説 > カウンタに関連した英語例文

セーフサーチ:オフ

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

カウンタを含む例文一覧と使い方

該当件数 : 12145



例文

動作禁止手段30では、リフレッシュカウンタ6から出力されるリフレッシュアドレスの一部RA8と、ラッチ手段20−1,20−2から出力されるリフレッシュブロック指定信号RB[0],RB[1]とを比較し、リフレッシュアドレスが示すブロックのリフレッシュの要、不要を判断し、不要であればRAS系回路11の動作を禁止する。例文帳に追加

An operation inhibiting means 30 compares a part RA8 of a refresh address output from a refresh counter 6 with refresh designation signals RB[0], RB[1] output from the latch means 20-1, 20-2 to judge whether or not refresh of a block indicated by the refresh address is needed, and when the refresh is unnecessary, the means 30 inhibits the operation of a RAS system circuit 11. - 特許庁

無限ループ状に繰り返し実行されるメイン処理部ST6〜ST9と、メイン処理部の実行中に所定時間毎の周期的な割込みにより実行される割込み処理部とを有し、前記割込み処理部で更新される大当り用カウンタCTの値に基づいて遊技者に有利な状態を発生させるか否かを決定する遊技機である。例文帳に追加

The game machine is provided with main processing parts ST6-ST9 with repeated processes in infinite loops and an interruption processing part for periodical interruptions every specified time during each of the processes of the main processing parts ST6-ST9 and determines whether a state advantageous to a player is generated or not based on a value of a grand prize counter CT replaced by the interruption processing part. - 特許庁

フレーム同期カウンタ値アドレス変換デコーダ202、下位IDアドレス変換デコーダ203、加減算器204、上位IDアドレス変換デコーダ205、加算器206を用い、光ディスク媒体から読み取った情報を記憶媒体の絶対的な格納アドレスに変換することにより、再生能力の高いデータを記憶媒体に格納できる。例文帳に追加

This optical disk reproducer uses a frame synchronous counter value address conversion decoder 202, a lower order ID address conversion decoder 203, an adder-subtracter 204, a higher order ID address conversion decoder 205 and an adder 206, and by converting the information read out of an optical disk medium into an absolute store address of a storage medium, the data having high capability of reproduction can be stored in the storage medium. - 特許庁

ステアリングロック7の作動時(施錠時又は解除時)、ステアリングロック制御部8は移動を開始してからのロックバー19の経過時間Txをカウンタ23で計時し、経過時間Txが目標時間Tkに到達するとステアリングロックモータ16に停止指令を出力して、ロックバー19の移動を止める。例文帳に追加

When a steering lock 7 is operated (locked or unlocked), the steering lock control unit 8 counts the elapsed time Tx of the lock bar 19 after the movement is started by a counter 23, and when the elapsed time Tx reaches the target time Tk, the stop command is output to a steering lock motor 16 to stop the movement of the lock bar 19. - 特許庁

例文

後退歯車組GRのうち、リバースアイドラ軸25a上を摺動可能に枢支された歯車であるリバースアイドラギヤ25が、前記の後壁1bに近づく方向へ摺動して、後壁1bに衝接することにより、第1入力軸5上の後退入力歯車23およびカウンターシャフト15上の後退出力歯車24と噛合するための噛合位置を規定する。例文帳に追加

A reverse idler gear 25 which is a gear slidably pivoted on the reverse idler shaft 25a among the reverse gear set GR is slid in a direction approaching the rear wall 1b to dampingly abut on the rear wall 1b so as to specify the engagement position for engaging it with a reverse input gear 23 on the first input shaft 5 and a reverse output gear 24 on the countershaft 15. - 特許庁


例文

ウェーハ状態でPMOSとNMOSの工程特性の変動に応じてオフチップドライバのDC(あるいはAC)出力電流値を変更することが可能なオフチップドライバ制御用カウンタ回路およびそれを用いてオフチップドライバのDC(あるいはAC)出力電流値を変更する方法を提供する。例文帳に追加

To provide a counter circuit for controlling an off-chip driver, capable of changing a DC (or AC) output current value of the off-chip driver, in response to the variations in process characteristics of a PMOS and an NMOS in a wafer state, and a DC (or AC) output current value changing method for the off-chip driver that uses the same. - 特許庁

扉体7を取付けた上流側ゲートアーム10を固着する第1、第2の主軸5A,5Bに、カウンタウエイト9を取付けた下流側アーム32を角度調整機構33を介して取付け、下流側アーム32は伸縮ボルト36を介して結合される回動中心側アーム部35及び端部側アーム部37から構成した。例文帳に追加

A downstream side arm 32 for installing a counterweight 9 is installed via an angle adjusting mechanism 33 on first/second main shafts 5A, 5B for fixing an upstream side gate arm 10 for installing a door body 7, and the downstream side arm 32 is composed of a rotational center side arm part 35 and a rear side arm part 37 joined via an extensible/contractible bolt 36. - 特許庁

外部クロック及び遅延固定ループクロックを受信して、それぞれのクロックがトグルされる数を設定された値からカウントするカウンタ部と、オンダイターミネーション命令信号に応答し、前記外部クロックカウント値と前記遅延固定ループカウント値とを比較し、その値に応じてオンダイターミネーションの動作を制御する比較制御部とを備える。例文帳に追加

The present invention comprises: a counter unit which receives an external clock and a delay locked loop clock and starts counting the number of toggles of each of the clocks from a set value; and a comparison control unit which compares the external clock count value with the delay locked loop count value in response to an on-die termination instruction signal and controls the operation of on-die termination in accordance with the values. - 特許庁

そして、RSフリップフロップ23を、立上りパルス発生部29より出力されるパルスのOR条件でセットして立下りパルス発生部30より出力されるパルスでリセットし、1ビット期間を計測するカウンタ26をRSフリップフロップ23がリセット状態で且つ前記パルスのOR条件が成立した場合にクリアする。例文帳に追加

Then, RS flip-flop 23 is set by an OR condition of the pulse output by the rising pulse generation part 29, reset by the pulse output by the falling pulse generation part 30 and a counter 26 which measures one bit period is cleared at a state that the RS flip-flop 23 is reset and when the OR condition of the pulse is established. - 特許庁

例文

パチンコ球をカウンタ268でカウントし、このカウント値Nが所定値Aに達する毎に、プリペイドカード260へそのカウント値Nを記録するようにしたため、途中に停電等があっても、実際のカウント値とプリペイドカード260に記録される数情報との誤差を最小限に食い止めることができる。例文帳に追加

This game ball counting system is so formed that the pachinko balls are counted by a counter 268 and whenever the count value N reaches a prescribed value A, the count value N is recorded in a prepaid card 260, so that, if the power supply is cut off in the middle of the play, an error between the actual count value and a number information to be recorded in the prepaid card 260 can be minimized. - 特許庁

例文

バーストモード時には、アドレスデコーダ50が内部アドレス信号AN,ANB及びブロックコーディング信号ANI_I,ANO_Iを出力することにより、メモリセルブロック61〜64の同じワードラインW/Lに接続する複数のメモリセルのデータが同時にリードされ、カウンタ40からのデコーディング信号COSにより制御されるマルチプレクサー100により順次外部に出力される。例文帳に追加

When it is in a burst mode, an address decoder 50 outputs internal address signals AN and ANB and block coding signals ANI-I and ANO-I, the data of plural memory cells connected to a same word lines W/L of memory cell blocks 61 to 64 are simultaneously read and a multiplexer 100, which is controlled by a decoding signal COS from a counter 40, successively outputs the data to the external. - 特許庁

カウンタバランス弁20のスプール22の両端部にそれぞれ油室Va,Vbを設け、一方の油室Vaを送り側管路(巻下側管路)10に連通するとともに、他方の油室Vbにバネ23を介装し、その油室Vbを電磁比例リリーフ弁13を介して戻り側管路(巻上側管路)9に連通する。例文帳に追加

Oil chambers Va, Vb are respectively provided at both ends of a spool 22 of a counterbalance valve 20, one oil chamber Va being communicated with the feed pipe passage (a lowering pipe passage) 10 and the other oil chamber Vb, in which a spring 23 is mounted, being communicated with a return pipe passage (a hoisting pipe passage) 9 via a solenoid proportional relief valve 13. - 特許庁

読取光源部31を移動させるリニアモーター23に、一対のプーリー22により張架されたベルト21を固着し、ベルト21のリニアモーター23の固着された部分と対向する部分にカウンターウエイト26を固着することによって、リニアモーター23の移動方向の変化による駆動負荷の変動を生じなくさせる。例文帳に追加

A belt 21 spread by a pair of pulleys 22 is fixed on a linear motor 23 for moving the reading light source part 31 and a counter weight 26 is fixed on a part of the belt 21 which is opposed to the part fixed to the linear motor 23, so that the variation of driving load due to a change in the moving direction of the linear motor 23 is not generated. - 特許庁

RT作動中状態が作動していない一般遊技状態において単位遊技が開始されると、気温センサ51および湿度センサ52によって検知されてワークRAM83に格納されている温度および湿度に応じ、ポイント付与テーブル(図15)が参照されてポイントが付与され、チェリー報知回数カウンタに加算される(図29,S380〜S382)。例文帳に追加

When a unit game is started in a general game state wherein an RT operation state is not operated, corresponding to a temperature and humidity detected by a temperature sensor 51 and a humidity sensor 52 and stored in a work RAM 83, a point imparting table (figure 15) is referred to and points are imparted and added to a cherry reporting number-of-times counter. - 特許庁

基準クロック信号CLKRのパルスを検出する検出部61と、上記検出部61の検出結果に基づいて発振し始める発振器63と、上記発振器63の発振信号GENCKを入力してパルス数を計数し、当該パルス数が所定数に達すると発振の停止を上記発振器63に指示するカウンタ62と、を有する。例文帳に追加

The clock generating circuit has a detecting part 61 to detect pulses of a reference clock signal CLKR, an oscillator 63 to start to oscillate on the basis of the detection result of the detecting part 61, and a counter 62 to count the pulse number by inputting an oscillation signal GENCK of the oscillator 63 and to instruct the stop of oscillation to the oscillator 63 when the pulse number reaches a prescribed number. - 特許庁

1号系送信装置と2号系送信装置間でそれぞれのディジタル処理の基準となるカウンタリセット信号をやり取りし、切換制御信号によって選択された系をマスターとして、非選択側(スレーブ側)のディジタル処理の基準をマスター側と共用化することによって両者のディジタル処理を同期させて、それぞれの出力データを同期させる回路を有する。例文帳に追加

The digital radio transmitter has a circuit for synchronizing respective output data by communicating a counter reset signal becoming the reference of digital processing between the transmitter of a system #1 and the transmitter of a system #2, employing a system selected by a switching control signal as a master and sharing the reference of digital processing on the nonselected side (slave side) with the master side thereby synchronizing the digital processing on both sides. - 特許庁

上記課題を解決するために、本発明にかかるミラーキャビネットの代表的な構成は、水栓11および洗面ボール12を備えた洗面カウンター10と共に設置されるミラーキャビネット20であって、金属製の基体21と、基体21の前方に取り付けられる鏡22と、基体21の後方に空間を形成するスペーサーとを備えたことを特徴とする。例文帳に追加

The mirror cabinet according to the present invention is mainly constituted of the mirror cabinet 20 arranged along with a washbasin counter 10 with a water faucet 11 and a washbowl 12 and is characterized by arranging a metal base body 21, a mirror 22 secured to the front side of the base body 21 and a spacer forming a space behind the base body 21 to solve the above problem. - 特許庁

そして、画素ごとのカウント値を計数するカウンタと、画素ごとに輝度値の累積値を計数する格納部とを設けておき、該動物体領域以外の画素については、カウント値を増加させるとともに累積値を増加させ、カウント値が所定の値になった画素については、背景画像のデータを更新する。例文帳に追加

Then, a counter for counting a count value for each pixel and a storage part for counting a cumulative value of the luminance value for each pixel are provided, the count value is increased and also the cumulative value is increased for the pixels out of the moving object area and data of the background image are updated for the pixels for which the count value is a prescribed value. - 特許庁

操作部21中の設定手段SET が操作されると、演算回路13は燃料噴射信号Siを燃料噴射信号オン時間積算カウンタ11により、予め定めてある一定時間に亘って積算した値に基づき、基準運転状態下における一定時間あたりの燃料消費量の基準値を求め、記憶する。例文帳に追加

In this display device, when a setting means SET in an operating part 21 is operated, an arithmetic circuit 13 determines a reference value of a fuel consumption value per a fixed time under the reference operating condition based on a value of a fuel injection signal Si integrated over a predetermined fixed time length by a fuel injection signal ON time integration counter 11 to store. - 特許庁

そこで本発明では、調速装置8は、上下のシーブ9a,9bと、それらに巻き掛けた調速ワイヤー11a,11bを昇降かご1側とカウンタウェイト2側の両方に対応して設けて、夫々の移動状態を監視する構成とし、それらの移動状態の差異により昇降かごの異常落下を検出する構成としたものである。例文帳に追加

Upper and lower sheaves 9a and 9b and speed-control wires 11a and 11b wound therearound are provided on an elevating/lowering car 1 side and a counter weight 2 side, and a governor 8 monitors respective moving states, and detects abnormal fall of the elevating/lowering car by the difference of the respective moving states. - 特許庁

無線キャリア周波数の安定度を阻害する伝送路周波数の誤差の影響を、伝送路周波数12bの誤差を高安定の無線基準クロック22aと比較して誤差周波数17aをカウンタ71で検出し、この誤差周波数に基づき局部発振器61の無線局発信号の周波数オフセットとする。例文帳に追加

As for influence of the error of a transmission path frequency blocking the stability of radio carrier frequencies, the error of the transmission line frequency 12b is compared with a highly stable radio reference clock 22a to detect an error frequency 17a by a counter 17 to make the frequency offset of the radio station originating signal of a local oscillator 61, based on this error frequency. - 特許庁

比較制御部21は、分配制御カウンタ20のカウント値が第1の設定レジスタ18の設定値内であり、CPU2_1 が要因Aの優先順位よりも低い割り込み処理を実行している場合に割り込み要求有効期間信号RS1を出力し、論理積回路15から割り込み要求信号INT1をCPU2_1 に出力する。例文帳に追加

The comparison control part 21 outputs an interruption request validity period signal RS1 and outputs an interruption request signal INT1 from an AND circuit 15 to a CPU 2_1 when a count value of a distributed control counter 20 is within a set value of a first setting register 18 and when the CPU 2_1 executes interruption processing whose priority is lower than that of the factor A. - 特許庁

所望の伝送情報を入力12に入力し、その伝送情報を変調して2値化FSK信号を送信する送信機14にFSK信号発生装置10が備えられ、伝送情報12を所定の規則性により変化させてカウンタ部30にて計数し、閾値判定部34はその計数値について閾値判定を行い、判定の結果を2値FSK信号として出力する。例文帳に追加

A transmitter 14 for receiving desired transmission information at its input 12, modulating the transmission information and transmitting a binarized FSK signal is provided with an FSK signal generator 10, a counter section 30 counts the transmission information 12 changed under prescribed regularity, and a threshold value determination section 34 applies threshold value determination to the count and outputs a result of the determination as a binary FSK signal. - 特許庁

nワード(nは2以上の整数)のデータを記憶し、チップイネーブル信号がアクティブなときにアクセスクロックに同期してアクセス可能な不揮発性メモリと、アクセスクロックを計数し、計数値がnに達すると、不揮発性メモリに対するアクセスを禁止し、チップイネーブル信号が非アクティブになるとリセットされるカウンタ回路と、を備える。例文帳に追加

A semiconductor device includes: a nonvolatile memory which stores data of n words (n is an integer equal to or larger than 2), and can be accessed in synchronization with access clocks when a chip enable signal is active; and a counter circuit which counts the access clocks, prohibits access to the nonvolatile memory when a count value reaches n, and is reset when the chip enable signal becomes inactive. - 特許庁

PWM周期設定レジスタ10、カウンタ12、エッジ点設定レジスタ14、第1のエッジ点においてPWM信号のレベルを変化させるPWM出力回路20、エッジ点設定レジスタ14の下位に付加して設けられ第1のエッジ点の遅延時間を特定する遅延設定レジスタ16を含む。例文帳に追加

The PWM control circuit includes: a PWM period setting register 10, a counter 12, an edge point setting register 14; a PWM output circuit 20 for changing a level of a PWM signal at a first edge point; and a delay setting register 16 for particularizing a delay time of the first edge point provided in addition to the lower order of the edge point setting register 14. - 特許庁

電話機から送出される直流インパルスを受け、所定サンプリングクロックでシフトするシフトレジスタ1と、このシフトレジスタ1の出力をうける7入力ANDゲート21及び4入力ANDゲート22より成るANDゲート2と、このANDゲート2の出力を受けるカウンタ3とにより構成される。例文帳に追加

The dial pulse detection circuit consists of a shift register 1 that receives a DC impulse sent from a telephone set and shifts the impulse signal based on a prescribed sampling clock, an AND gate 2 consisting of a 7-input AND gate 21 and a 4-input AND gate 22 that receives an output of the shift register 1 and a counter 3 that receives an output of the AND gate 2. - 特許庁

そして、残長演算処理装置15は、プログラムカウンタαの値がしきい値X以上になった場合、警報装置16を制御することによって鋼帯コイル2の外径D_p^nが正確に算出されていない旨の警告情報を出力すると共に、入側減速制御装置17を制御することによって鋼帯の払い出しが停止するまで払い出し速度を減速する。例文帳に追加

Then, the unit 15 outputs warning information to the effect that the outer diameter D_p^n of the steel strip coil 2 is not accurately calculated by controlling an alarm device 16 when the value of program counter α exceeds a threshold value X, and decelerates a delivery rate until the delivery of the steel strip stops by controlling an entry-side deceleration control unit 17. - 特許庁

ECUは、機関のアイドリング回転数NEをモニタしながら、そのアイドリング回転数NEの初期増加傾向より噴射量の増加割合が飽和するまでの傾向を予測し、アイドリング回転数NEが予め設定された基準回転数Nxを超えた時に、噴射量の低減補正(カウンタ制御と呼ぶ)を実施する。例文帳に追加

This injection quantity control device of an internal combustion engine is constituted so that an ECU predicts a tendency up to saturating an increase rate of the injection quantity by an initial increase tendency of an idling speed NE while monitoring the idling speed NE of the engine, and reduces and corrects the injection quantity (called counter control) when the idling speed NE exceeds a preset reference engine speed Nx. - 特許庁

吐水ヘッドとともにホースが引き出し可能な形態のホース収納水栓において、ホースがカウンター下のキャビネット内に垂れ下がった状態となってキャビネット内の収納空間を狭め、またホースを伝って流れ落ちた水を受けるとともにホースの動きを規制する収納ボックスを省略できるようにする。例文帳に追加

To eliminate a storage box, in which a hose narrows storage space inside a cabinet by being in a suspended state inside the cabinet under a counter, and also, which receives water flowed down along the hose, and at the same time, regulates the motion of the hose in a hose storing faucet of which configuration is capable of extracting the hose together with a water discharging head. - 特許庁

この際、IF信号の周波数が得られないと、カウンタ回路110により擬似的に計測されたOSC106の発振周波数を、比較回路115により、N値および規格幅設定値をもとに演算回路113にて規格化され、規格値保持回路114で保持された規格値と比較する。例文帳に追加

In the case that a frequency of the IF signal cannot be obtained at this time, an oscillation frequency of the OSC 106 artificially measured by a counter circuit 110 is compared with a standard value which is standardizes on the basis of an N value and a standard width setting value by an operation circuit 113 and is held in a standard value holding circuit 114, by a comparison circuit 115. - 特許庁

詰所12の病院スタッフおよび病室11内の患者が互いにその様子が観察できる程度に部分的に視野を遮った、カウンタ13、病室11の出入口16、窓部15a,16aおよびブラインド15b,16bの遮蔽部材により、詰所12の病院スタッフと病室11内の患者との間が遮蔽されている。例文帳に追加

Spaces between the hospital patients in the patients rooms 11 and the hospital staff in the boxes 12 are partially shielded, to a certain level which allows the hospital patients in the patients rooms 11 and the hospital staff in the boxes 12 to observe mutual conditions, by shielding members such as counters 13, doorways 16 of the patients rooms 11, window sections 15a and 16a and blinds 15b and 16b. - 特許庁

アイソクロナス転送を用いて転送されるストリームデータの読み出し処理において、USB転送制御装置104にバッファ領域への格納方法を切り替える信号により連続したバッファ領域に受信データを格納する機能と、記憶装置102内の総データ数を記憶するデータ数カウンタ103を設けることで、ソフトウェアによる受信データ読み出し処理を高速化する。例文帳に追加

For readout processing of stream data transferred by using isochronous transfer, a USB transfer controller 104 is provided with a function of storing the receive data in successive buffer areas with a signal for switching the storing method in the buffer areas and a data quantity counter 103 which stores the total number of data in a storage device 102 so that the receive data readout processing can be carried out faster by software. - 特許庁

また、監視ユニット23は、プローブ電位差検出部25の検出結果からバブリング用ガスのバブリングの発生を検知し、パルス信号を発生させるバブリング検知パルス発生部28と、このバブリング検知パルス発生部28で発生したパルスの個数をカウントするパルスカウンタ29とを有し、これによりバブリング用ガスのバブリング期間の回数を把握できる。例文帳に追加

Additionally the monitoring unit 23 contains a bubbling detection pulse generating section 28 detecting bubbling generation of the gas for bubbling from the detection result of the probe potential difference detecting section 25 to generate pulse signals and a pulse counter 29 counting the number of pulses generated on this bubbling detection pulse generating section 28, knowing the number of times of bubbling period in the gas for bubbling. - 特許庁

低磁化のキャリアを用いて、現像スリーブが回転体ドラムに対して順方向、カウンター方向のどちらに回転しても、画像上の白抜けを防止でき、装置の構成を広く選択でき、がさつきのない高画質な画像を形成できる現像装置及びそれを備えた画像形成装置を提供する。例文帳に追加

To provide a developing device using a low magnetization carrier, capable of preventing occurrence of voids on an image even when a developing sleeve rotates in any of forward and counter directions with respect to a rotator drum, capable of widely selecting device constitution, and capable of forming an image of high image quality free of roughness, and to provide an image forming apparatus with the device. - 特許庁

しかも、残賞球数カウンタの値は、リセットスイッチを5秒以上押下し続けることにより始めてクリアすることができるので、例えばパチンコ機の工場出荷前のテストによって未払いの賞球が残っていても、それをクリアして、パチンコ機のホール設置時に余分な賞球を払い出さないようにすることができる。例文帳に追加

Also, since the value of the residual prize ball number counter is cleared for the first time by pressing a reset switch continuously for 5 seconds or more, even when the unpaid prize balls remain from the test of the pachinko machine before shipping from a plant for instance, they are cleared and excessive prize balls are not paid out at the time of installing the pachinko machine in a hall. - 特許庁

動力伝達装置の駆動停止状態で車両を牽引させる場合に、カウンタシャフトが軸心回りに回転するのに伴なって、両内輪部材3,4が軸心回りに回転し、両列の玉6,7が転動する場合に、オイル溜り部16,17に保持された潤滑オイルが各列の玉6,7に対して供給される。例文帳に追加

When the vehicle is towed in a power transmission state of the drive stopping, as the countershaft is rotated around the axial center, both inner race members 3, 4 are rotated around the axes, and when balls 6, 7 of both the rows are rolled, lubricating oils held in oil reservoirs 16, 17 are supplied to the balls 6, 7 of the rows. - 特許庁

判定部85でシュートメダル枚数が100枚に到達したと判定されると、CPU60は、第1〜第6抽選テーブル71〜76の中から、当たり抽選に用いる1つを抽選により決定して再選択した後、シュートメダルカウンタ47での計数結果を消去するとともに、チャンスモードに移行させる。例文帳に追加

When it is determined in a determination section 85 that the number of chute tokens has reached 100, a CPU 60 determines one of first-sixth drawing tables 71-76 to be used for winning drawing by drawing, reselects it, then erases a counted result in the chute token counter 47 and also shifts to a chance mode. - 特許庁

子基板12a〜12dには、時間信号が第1段目に入力するシフトレジスタ41と、シフトレジスタ41の第1段目から第3段目の論理積を求めるAND回路42と、時間信号をカウントすると共にAND回路42の出力にてゼロクリアされる時刻カウンタ43とを具備する。例文帳に追加

Each child substrate 12a-12d is equipped with: a shift register 41 whose first stage has the time signal input, an AND circuit 42 for acquiring the logical product of the first stage to third stage outputs of the shift register 41; and a time counter 43 which counts high levels of the time signal and is cleared to zero by the output of the AND circuit 42. - 特許庁

テレビジョン放送受像機10は、デジタル放送信号を受信するデジタルチューナ11と、受信したデジタル放送信号から日時情報を取得する日時情報取得部20aと、累積稼働時間をカウントするカウンタ20cと、日時情報あるいは累積稼働時間を記憶する不揮発メモリ22とを備える。例文帳に追加

The television broadcast receiver (receiver) 10 is provided with: the digital tuner 11 for receiving a digital broadcast signal; a date and time information acquisition section 20a for acquiring date and time information from the received digital broadcast signal; a counter 20c for counting the accumulated operating time; and a nonvolatile memory 22 for storing the date and time information or the accumulated operating time. - 特許庁

フレーム同期カウンタ値アドレス変換デコーダ202、下位IDアドレス変換デコーダ203、加減算器204、上位IDアドレス変換デコーダ205、加算器206を用い、光ディスク媒体から読み取った情報を記憶媒体の絶対的な格納アドレスに変換することにより、再生能力の高いデータを記憶媒体に格納できる。例文帳に追加

The optical disk reproducing device uses a frame synchronization count address conversion decoder 202, a low-order ID address conversion decoder 203, an adder/sbutractor 204, a high-order ID address conversion decoder 205 and an adder 206 and converts information read from an optical disk medium into an absolute storage address of the storage medium so as to store data with a high reproduction capability to the storage medium. - 特許庁

そして、アドレスカウンタ1002が0からnc−1までカウントアップするときに、書き込み時には周波数デインターリーブ(デランダマイズ)前のキャリア番号の昇順に対応したシンボルバッファメモリに書き込み、読み出し時には周波数デインターリーブ後のキャリア番号の昇順に対応したシンボルバッファメモリから読み出す。例文帳に追加

When an address counter 1002 counts up from zero to nc-1, it is written in the symbol buffer memory corresponding to the ascending order of a carrier number before the frequency de-interleave (de-randomizing) during writing-in and it is read out from the symbol buffer memory corresponding to the ascending order of the carrier number after the frequency de-interleave during reading-out. - 特許庁

データ挿入部4は、任意データ出力モードではベースフレーム部からの任意試験データを出力し、固定パターン出力モードではベースフレーム部からのベースフレームデータの内の所定のビットをIDカウンタ値と入れ替え、コミュテーションレジスタからのデータ挿入位置情報で指定されるベースフレームデータの内のビットを挿入データと入れ替え固定試験データとして出力する。例文帳に追加

A data inserting part 4 outputs the arbitrary test data from the base frame part in an arbitrary data output mode, exchanges predetermined bits in the base frame data from the base frame part with the ID counter value in a fixed pattern output mode, exchanges bits in the base frame data designated by the data inserting position information from the commutation register with the inserting data and outputs the result as fixed test data. - 特許庁

回動指令パルスCWP、CCWPの入力に伴う励磁の更新を、所定の組合せ励磁周期TC毎に出力される組合せ励磁切替指令に基づいて行うとともに、フルステップ駆動用の基本ステップカウンタの値が更新された際にも励磁の更新を行うことによって、モータ回転子の回転数が上昇した場合における等速回転性を確保する。例文帳に追加

High resolution of the microstep drive is achieved while the stop precision of the microstep drive and smoothness in rotation are ensured. - 特許庁

WDTカウンタ(9)が発生したオーバーフローリセット信号(VF)を受け、これと異なる、例えばこれより長いアサート時間を有する期間変更リセット信号を生成し(11,31)し、オーバーフローリセット信号(VF)CPUをリセットするとともに、期間変更リセット信号(RT)を外部に出力する。例文帳に追加

A microcomputer receives an overflow reset signal (VF) which a WDT counter (9) generates, generates a different signal, for example, a period change reset signal which has a longer assertion time than the overflow reset signal (11, 31), resets a CPU with the overflow reset signal (VF) and outputs the period change reset signal (RT) to the outside. - 特許庁

カウンタウエイト10は、スラブから作製された複数枚の重量物11〜14を積層し結合したウエイト材15とその外側表面を覆った被覆板16との間に形成される空間部17に充填された多数の粒状の充填材18の間に、水ガラス19を充填し固化させた。例文帳に追加

The counterweight 10 is manufactured by obtaining a weight material 15 by laminating a plurality of heavy materials 11 to 14 formed of slab on each other and combining with each other, filling a number of granular fillers 18 in a gap section 17 between the weight material and cover plates 16 covering external surfaces of the weight material, and then filling and hardening water glass 19 in gaps between the granular fillers. - 特許庁

受信LSI2では、エラー検出回路22がエラー訂正符号によるエラー訂正能力を超える訂正不可能エラーがあった場合に訂正不可能エラー検出信号により通知し、受信IDカウンタ24が再送要求パケット送信信号を出力し、データ送信回路25が再送要求パケットを送信LSI1に送信する。例文帳に追加

In a reception LSI 2, an error detecting circuit 22 reports the existence of an uncorrectable error, which exceeds error correction ability by an error correcting code, by the use of an uncorrectable error detecting signal, a reception ID counter 24 outputs a re-transmission request packet transmitting signal, and a data transmitting circuit 25 transmits a re-transmission request packet to a transmission LSI 1. - 特許庁

そして、カウンター棚15の上面部151の前端側左右両端近傍に嵌入穴151aが形成され、各嵌入穴151aに弾性材からなる断面略ハット状のキャップ17が嵌入されており、支持バー16の軸部164がキャップ17に嵌め込まれて弾性支持されている。例文帳に追加

Engagement holes 151a are formed close to front end side right and left ends of an upper surface part 151 of the counter shelf 15, a cap 17 having a hat-shaped cross sectional surface and comprising elastic material is engaged in each engagement hole 151a, and the shaft part 164 of the support bar 16 is engaged in the cap 17 to be elastically supported. - 特許庁

複数のディレイライン1,2と、該各ディレイラインをそれぞれオシレータ化する複数のオシレータ補助回路6,8;7,9と、オシレータ化された前記各ディレイラインの発振出力をカウントしてそれぞれカウント値を求める複数のカウンタ3,4と、前記各カウント値を基準カウント値と比較する比較部5と、を有するように構成する。例文帳に追加

The delay comparator circuit is configured of a plurality of delay lines 1 and 2, a plurality of oscillator auxiliary circuits 6, 8; 7, 9 for oscillating each of the delay lines, a plurality of counters 3 and 4 for counting the oscillation outputs of the oscillated delay lines to calculate each count value, and a comparison part 5 for comparing each count value with a reference count value. - 特許庁

表示制御基板、ランプ制御基板、音制御基板のそれぞれにおけるマイクロコンピュータが、遊技制御用マイクロコンピュータから送信された共通コマンドの受信に基づいて同一のデータ変更が行われるリーチ演出決定用カウンタの値を用いて、相互に同期したリーチ演出の実行を決定する。例文帳に追加

A microcomputer on each of display control board, lamp control board and sound control board determines the practice of mutually synchronized ready-to-win performance by using the value of a counter for ready-to-win performance determination to perform the same data change based on reception of a common command transmitted from a microcomputer for game control. - 特許庁

例文

一態様では、集積回路デバイスは、ベース506と、ベース506に取り付けた少なくとも1つのダイ502、504と、ベース506の少なくとも片面の少なくとも一部分上にあり、ベース506とダイ502、504の間に存在する熱膨張の差の少なくとも一部分を補償するようになされた、カウンターバランス層508とを含む。例文帳に追加

In one aspect, the integrated circuit device includes a base 506, at least one die 502 and 504 attached onto the base 506, and a counter balance layer 508 located at least on a part of at least one side of the base 506 and arranged to compensate for at least part of a difference in thermal expansion existing between the base 506 and the die 502 and 504. - 特許庁

索引トップ用語の索引



  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2024 GRAS Group, Inc.RSS