「Bit」に関連した英語例文の一覧と使い方(511ページ目) - Weblio英語例文検索

If the polarization direction of the ferroelectric layer 130 responsive to 0 or 1 is decided in advance and the polarization direction is controlled for each region below the upper electrodes 150, 160, then it is possible to write 2 bit data to one FET-type ferroelectric memory cell 100.例文帳に追加

０又は１に対応させる強誘電体層１３０の分極方向を決めておき、各上部電極１５０、１６０の下方領域毎に分極方向を制御すれば、１つのＦＥＴ型強誘電体メモリセル１００に２ビットのデータを書き込むことができる。 - 特許庁

A development controller 412 sets a forwarding destination address for each work of developed recording data stored in a line buffer 281 so that a line of data is stored while alternating the images 1 and 2 in the bit map area of a local memory 29, i.e. the DMA forwarding destination.例文帳に追加

ＤＭＡ転送先であるローカルメモリ２９のビットマップエリアにおいて、１ラインのデータがイメージ１とイメージ２とに交互に格納されるように、展開処理コントローラ４１２にてラインバッファ２８１に格納されている展開後の記録データに１ワード毎に、転送先アドレスを設定する。 - 特許庁

To provide a semiconductor integrated circuit device which makes a high yield and high reliability possible by enhancing the detection capability of the verification of an OTP (One-Time Programmable) memory using an electric fuse, re-programming and relieving a detected failed bit, and a program method therefor.例文帳に追加

電気ヒューズを用いたＯＴＰメモリのベリファイの検知能力を向上させ、検出された不良ビットを再プログラムして救済することにより、高歩留まり、高信頼性を可能にする半導体集積回路装置及びそのプログラム方法を提供することを目的としている。 - 特許庁

In the integrated-memory graphics display device in which the CPU 10 and the graphics processor 20 access a common graphics memory 40, the graphics processor 20 is provided with a bit that designates the cache system of the CPU 10 and the time of one maximum-display access is varied according to the designation.例文帳に追加

ＣＰＵ１０とグラフィックスプロセッサ２０が共通のグラフィックスメモリ４０をアクセスするメモリ統合型のグラフィックス表示装置において、グラフィックスプロセッサ２０に、ＣＰＵ１０のキャッシュ方式を指定するビットを設け、この指定に応じて１回の最大表示アクセスの時間を変更する。 - 特許庁

When storing a plurality of data to the storage area L2 of a nonvolatile memory cell MC1 and the storage area L1 of a nonvolatile memory cell MC2 in a memory cell array 12, a first control circuit 200 closes a switch circuit SW52 to output a prescribed write level VCCW to a bit line BL2.例文帳に追加

メモリセルアレイ１２内の不揮発性メモリセルＭＣ１の記憶領域Ｌ２と不揮発性メモリセルＭＣ２の記憶領域Ｌ１とに複数のデータを記憶するとき、第１制御回路２００はスイッチ回路ＳＷ５２をオンさせ、所定の書込電位ＶＣＣＷをビット線ＢＬ２に出力する。 - 特許庁

The decoding apparatus for decoding an LDPC code by using the message passing algorithm includes a check node processing computing element that treats the message to be a logarithmic likelihood ratio wherein the real number "a" of a power of two is used for the base, receives a message Q_m, n from a bit node, and calculates a message R_m, n from the check node.例文帳に追加

メッセージパッシングアルゴリズムを用いてＬＤＰＣ符号を復号する復号装置は、メッセージを、２の冪乗からなる実数ａを底とした対数尤度比とし、ビットノードからのメッセージＱ_ｍ，ｎを受け取り、チェックノードからのメッセージＲ_ｍ，ｎを算出するチェックノード処理演算器を有する。 - 特許庁

To solve such a problem that when bit line pre-charge voltage VBP is lowered to improve a retention property of "1" data, since a tunnel leak current of a high dielectric constant insulation film is increased remarkably in a miniaturization mix DRAM process, inversely, a retention property of "0" data is deteriorated, and a retention time is rate-limited.例文帳に追加

“１”データのリテンション特性を改善するために、ビット線プリチャージ電圧ＶＢＰを下げたとき、微細化混載ＤＲＡＭプロセスでは高誘電率絶縁膜のトンネルリーク電流の増大が顕著であるため、逆に“０”データのリテンション特性が悪化し、リテンション時間を律速する。 - 特許庁

An information processor 103 determines a communication network to be used for communication with a wireless AV station 101 and automatically controls the transmission rate (bit rate) of data to be transmitted from the wireless AV station 101 to the information processor 103, in accordance with the determined communication network.例文帳に追加

情報処理装置１０３は、ワイヤレスＡＶステーション１０１との通信に使用すべき通信ネットワークを決定し、その決定した通信ネットワークに応じて、ワイヤレスＡＶステーション１０１から情報処理装置１０３に送信されるべきデータの伝送レート（ビットレート）を自動的に制御する。 - 特許庁

When a drawing part 13 carries out a rendering process, in the case where the valid/invalid information is invalid, the bit map image and attribute information are written into a band buffer 14 with the use of attribute information added to the image without using the single attribute information in the intermediate code image data.例文帳に追加

描画部１３がレンダリング処理を行う際に、有効／無効情報が無効である場合には、中間コード画像データ中の単一の属性情報を利用せず、イメージに付加されている属性情報を用いてバンドバッファ１４にビットマップイメージと属性情報を書き込む。 - 特許庁

In a printer for printing according to a print job, a status being issued from an engine in response to a command delivered from a controller is provided with an engine request bit for transmitting a request from the engine to the controller, and the controller issues a request execution command based on the content thereof.例文帳に追加

印刷ジョブに従って印刷を行う印刷装置において、コントローラが発するコマンドに応答してエンジンが発するステータスに、エンジンからの要求をコントローラへ伝えるためのエンジン要求ビットを設け、コントローラはその内容に基づいて前記要求の実行コマンドを発行する。 - 特許庁

To provide an insert detachable type cutting tool reducing manufacturing cost and securing high insert attachment rigidity, and providing high cooling and lubricating effects by positively supplying a sufficient amount of a coolant to a cutting portion by a cutter bit without interference of chips.例文帳に追加

製造コストの低減を図るとともに高いインサート取付剛性を確保することができ、そして十分な量のクーラントを切屑に妨げられたりすることなく確実に切刃による切削部位に供給して、高い冷却、潤滑効果を得ることができるインサート着脱式切削工具を提供する。 - 特許庁

To provide a magnetic memory device having a magnetoresistive effect element using a spin injection magnetization reversing mechanism, and a manufacturing method for the device which device and method prevent a malfunction due to a magnetic field leaking from wiring such as word lines or bit lines, that are formed near the magnetroresistive effect element.例文帳に追加

スピン注入磁化反転機構を用いた磁気抵抗効果素子を有する磁気メモリ装置において、ワード線やビット線などの磁気抵抗効果素子の近傍に設けられた配線からの漏洩磁界による誤動作を防止しうる磁気メモリ装置及びその製造方法を提供する。 - 特許庁

The semiconductor device includes a sense amplifier SA including an equalizing circuit for equalizing a pair of bit lines BLT and BLB, an equalizing control circuit 64 for converting an amplitude of an equalizing signal EQB into a VDD level, and a word driver WD for controlling a sub-word line SWL according to a timing signal.例文帳に追加

ビット線対ＢＬＴ，ＢＬＢをイコライズするイコライズ回路を含むセンスアンプＳＡと、イコライズ信号ＥＱＢの振幅をＶＤＤレベルに変換するイコライズ制御回路６４と、タイミング信号に基づいてサブワード線ＳＷＬを制御するワードドライバＷＤとを備える。 - 特許庁

In a copy mode to copy the stream data to the flash memory 32 from an HDD 34, the write management part 44 confirms whether or not there is sufficient free space to read at a bit rate of the stream to be copied in the flash memory 30, and performs copying when there is a sufficient free space.例文帳に追加

ＨＤＤ３４からフラッシュメモリ３２にストリームデータをコピーするコピーモードでは、書込み管理部４４は、コピーしようとするストリームのビットレートで読み出し可能な充分な空き容量がフラッシュメモリ３０にあるかどうかを確認し、存在すれば、コピーを実行させる。 - 特許庁

The system 120 adds a null packet having an identification code to the data stream so as to match the line capacity (Xbps) of the transmission line 1 (310) of an output destination and transmits the data stream as the data stream of a bit rate Xbps = A + α bps to the transmission line 1(310).例文帳に追加

送信システム１２０は、出力先の伝送回線１（３１０）の回線容量（Ｘｂｐｓ）に整合するように、データストリームに識別コード付きのＮＵＬＬパケットを追加し、ビットレートＸｂｐｓ＝Ａ＋αｂｐｓのデータストリームとして伝送回線１（３１０）に送出する。 - 特許庁

The 8-bit code outputted by the 7/8 coding encircuit 10 is fed to a signal processing system of the latter part for performing processing for generation of a recording signal, and the like, for recording on an information recording media, such as a magnetic tape, and the like, and also fed to a state determination circuit 12 for the 8 bits.例文帳に追加

７／８符号化回路１０が出力する８ビット符号は、磁気テープ等の情報記録媒体に記録するための記録信号を生成する等の処理を行う後段の信号処理系に供給されると共に、８ビット用状態判定回路１２に供給される。 - 特許庁

To realize a debug function-incorporated microcomputer that can read out information on a plurality of instructions on an instruction bus in real time and to some degree of understandability when tracing contents of the instruction bus via an output signal line smaller in bit width than the instruction bus.例文帳に追加

命令バスのビット幅よりも少ないビット幅の出力信号線で命令バスの内容をトレースする場合に、命令バスの複数の命令の情報をリアルタイムにある程度まで理解可能に読み出すことができるデバック機能内蔵型マイクロコンピュータの実現を課題とする。 - 特許庁

In a case where such an LSI is manufactured, defection analysis is carried out to create an FBM(fail bit map), if a plurality of continuous memory cells in the first row or column are defective, then it is judged that the contact plug 14 connecting the first and second wiring lines 12 and 13 is broken.例文帳に追加

このようなＬＳＩを製造し、不良解析を行ってＦＢＭを作成した場合、１ロウ又は１カラム内の連続する複数のメモリセルが不良であるときは、第１配線１２を第２配線１３に接続するコンタクトプラグ１４が断線していると判断する。 - 特許庁

A state of the burst error caused by a bit slip is estimated based on the detection result of the sync displacement detector 114a, and a state of the burst error caused by the quality deterioration of a transmission signal is estimated based on the detection result of the sync loss detector 114b.例文帳に追加

ＳＹＮＣ位置ずれ検出部１１４ａによる検出結果に基づいてビットスリップによるバーストエラーの発生状況を推定し、ＳＹＮＣ消失検出部１１４ｂによる検出結果に基づいて伝送信号の品質劣化によるバーストエラーの発生状況を推定する。 - 特許庁

The input electric signal is branched into a first electric signal 21-1 and a second electric signal 21-2 by a 2-branch switch 20, inputted to a first speed changer 22 and a second speed changer 26, respectively, converted into a first MF input signal 23 and a second MF input signal 27 by reducing the bit rate into 1/2 to be output.例文帳に追加

入力電気信号は、2分岐スイッチ20で第1電気信号21-1と第2電気信号21-2に分岐されて、それぞれ第1速度変換器22と第2速度変換器26に入力されて、ビットレートが1/2に低減されて第1 MF入力信号23と第2 MF入力信号27に変換されて出力される。 - 特許庁

Also, at the time of reproduction of the UDI signal, UDI digital data obtained through a UDI detecting circuit (low-pass filter) from an RF signal (e.g. 3T single signal) from a disk reproducing device are stored in a data buffer, compared with write-data of the PN signal generator, and an error rate is measured by a bit error counter.例文帳に追加

また、ＵＤＩ信号の再生時には、ディスク再生装置からのＲＦ信号（例えば３Ｔ単一信号）からＵＤＩ検出回路（ローパスフィルタ）を経て得られたＵＤＩデジタルデータをデータバッファへ蓄積し、ＰＮ信号発生器の書き込みデータと比較し、ビットエラーカウンタでエラーレートを測定する。 - 特許庁

A dish-like rotating body 3 is provided on a tip of an excavator body 2, a large number of crushing bits 3c are provided on an expanded inner side of the rotating body 3, and a rotatable-revolvable crushing part 4 having a crushing bit 4a on the outer circumference is provided on the position eccentric from the center of the rotating body 3.例文帳に追加

掘削機本体２の先端に回転する皿状の回転体３を設け、回転体３のはり出した内側に破砕ビット３ｃを多数設け、回転体３の中心より偏心した位置に外周に破砕ビット４ａを多数設けた回転する自転公転破砕部４を設けた。 - 特許庁

Therefore, in short-term, in a similar way as in the case of automobile parts sector in Kanto region, we cannot deny the possibility that the damage of the office of the Tohoku region would affect the electronic parts sector In Kanto region, but in a little bit longer period, there is the possibility that the impact is relatively slight.例文帳に追加

よって短期的には、関東地域の自動車部品部門と同様に、東北地域の事業所の被災の影響が関東地域の電子部品部門に及ぶ可能性は否定できないが、少し長い期間で考えてみると、比較的軽微な影響にとどまる可能性が高い。 - 経済産業省

An important common element, generally appearing in both FTAs/EPAs and BITs, however, is the provision of the right of a party to unilaterally request a binding ruling of a dispute settlement body on certain disputes. Such commonality is fundamental to dispute settlement procedures.例文帳に追加

しかしながら、紛争解決手続の中核的な規定 である締約国が単独で当該紛争について紛争解 決組織に拘束力のある判断を求める権利は、多 くの協定に規定されており、この点が数ある FTA/EPA 及びBIT の間で重要な共通項とな っている。 - 経済産業省

It is generally provided in BITs that an arbitral tribunal shall consist of a total of three (3) arbitrators, with each party selecting one such arbitrator, and each selected arbitrator then mutually agreeing upon the third arbitrator (who shall be the chairperson).例文帳に追加

BIT においては、仲裁廷は３人の仲裁人から構 成され、そのうち２人については両締約国が１人 ずつ選任し、議長となる３人目の仲裁人の選任方 法については、先に選任された２人の仲裁人の合 意によると規定するものが一般的である。 - 経済産業省

Japan has entered into only 3 EPAs and 11 BITs which have entered into force, each a relatively small number in comparison with other developed countries. Nevertheless, it is believed that the number of regional or bilateral agreements between Japan and other countries will increase, as indicated by the recent movement toward economic integration in East Asia.例文帳に追加

我が国においては発効済みのEPA は３協 定、BIT は11協定と、他の先進国と比較して比 較的少ない数に止まっているが、近年の東アジ ア経済統合に向けた動きが示すとおり、今後、 我が国と他国による地域・二国間協定の締結数 が増加することは明かである。 - 経済産業省

By the number of times corresponding to the number of transfer data stored in the transfer counter 3, the transfer data held in the copy data register 50 are outputted, and a bit position in the output bus instructed by the output pointer 4 is also updated each time the transfer data are outputted.例文帳に追加

転送カウンタ３に格納されている転送データ数に応じた回数、コピーデータレジスタ５０に保持されている転送データを出力するとともに、その転送データを出力する度に出力ポインタ４により指示される出力バスにおけるビット位置を更新する。 - 特許庁

Some old type BITs broadly define the subject disputes as “any legal dispute that may arise out of investment made by an investor of either Contracting Party” (Agreement between Japan and Mongolia concerning the Promotion and Protection of Investment, Article 10.1), while some limit the coverage of dispute settlement to a “dispute concerning amount of compensation” in the case of expropriation (Agreement between Japan and The People’s Republic of China Concerning the Encouragement and Reciprocal Protection of Investments, Article 11.2).例文帳に追加

古いタイプのBIT では、単に対象となる紛争を「投資家と締約国の間で生ずるあらゆる投資に関する意見の相違」と広く規定するもの、あるいは逆に「収用が起きた場合の補償額」のみ紛争処理対象として限定するものもある。 - 経済産業省

A second row system decoder activates a row same as a row specified one cycle before and the write driver WDR of the parity part outputs the parity to the bit line pair WBLP for writing when any column is instructed to perform writing at one cycle before.例文帳に追加

第２ロウ系デコーダ１９は、１サイクル前で指定された行と同一行のワード線ＰＷＬを活性化させ、パリティ部の書込みドライバＷＤＲは、１サイクル前にいずれかの列が書込みを指示されたときに、パリティを書込み用ビット線対ＷＢＬＰに出力する。 - 特許庁

To obtain a semiconductor device provided with a memory cell and a peripheral circuit having openings of different aspect ratio on the same substrate wherein a barrier metal is formed with good coverage in the opening and contact resistance of a plug and a bit line provided in the opening and a polysilicon plug is stabilized and reduced.例文帳に追加

メモリセル部と周辺回路部とを同一基板上に設けた半導体装置が異なるアスペクト比の開口を有し、この開口にカバレッジ性の良い開口内バリアメタルを形成するとともに、開口に設けたプラグとビット線およびポリシリコンプラグとのコンタクト抵抗の安定化、低減化をはかる。 - 特許庁

A differences or a ratio of image characteristics values between temporally or spatially adjacent small areas in a specific position in the image is quantized, and the quantized difference or ratio is adjusted slightly such that it becomes desired bit information which represents concealed information.例文帳に追加

本発明の方法においては、画像内の特定位置の時間的又は空間的に隣接する小領域間の画像特性値の差又は比率を量子化し、量子化された差又は比率をこれが隠蔽情報を表す所望のビット情報となるようにわずかに調整する。 - 特許庁

A semiconductor device formed between a word line and bit line has a growth layer, antiferromagnetic layer formed on the growth layer, a pin layer formed on the antiferromagnetic layer, a tunnel barrier layer formed on the pin layer, and a free layer formed on the tunnel barrier layer.例文帳に追加

ワード線とビット線の間に形成される半導体素子は、成長層と、前記成長層上に形成される反強磁性層と、前記反強磁性層上に形成されるピン層と、前記ピン層上に形成されるトンネル障壁層と、前記トンネル障壁上に形成されるフリー層とを有する。 - 特許庁

Timing signals are generated by a first path which is used to read data from the dummy cell 22a using the dummy bit lines DBL and XDBL and a second path having a different delay characteristic with respect to the first path and either one of the timing signals are used for the timing control of the control circuit 18.例文帳に追加

ダミービット線ＤＢＬ，ＸＤＢＬを使用してダミーセル２２ａからデータを読み出すための第１のパスと、該第１のパスとは異なるディレイ特性を持つ第２のパスとでタイミング信号を生成し、該各タイミング信号のいずれか一方を制御回路１８のタイミング制御に使用する。 - 特許庁

To put it concretely, a transmission time of the reference bit in the satellite is determined and added to propagation delay related to the satellite, to thereby acquire an action time, and the anticipated navigation data are applied to a GPS signal transmitted by the satellite in a GPS receiver or a WAG client.例文帳に追加

具体的には、衛星における基準ビットの送信時間が決定され、その衛星に関連する伝播遅延に加えられてアクション時間を得、ＧＰＳ受信器またはＷＡＧクライアントにおいて、衛星によって送信されたＧＰＳ信号に、予想されるナビゲーションデータを適用する。 - 特許庁

Perhaps it was objected by the censors of the Smart Set that Miss St. Clair's frankness and honesty were a trifle old-fashioned, and that she was a shadowy bit of a Puritan; and perhaps it was of these same qualities that Samuel Walcott received his hurt. 例文帳に追加

上流階級の一部には、ミス・セント・クレアの天真爛漫さはいささか古風でつまらないものだとか、ピューリタン的なご清潔ぶりがちとひっかかるだとかいう意見もあった。だが、そういう気質こそがサミュエル・ウォルコットの心をとらえたんだという見方が正しいと思われた。 - Melville Davisson Post『罪体』

The lines of a group among the memory cell arrays selected by the prescribed line address signal X11 and X12 on an upper side are divided into an odd number of the blocks and the bit map of the prescribed line address signal groups X6 to X9 on a lower side has symmetry with the odd number of the blocks as repeating units.例文帳に追加

ここで、上位側の所定の行アドレス信号Ｘ１１，Ｘ１２により選択される前記メモリセルアレイ内の一群の行が奇数個のブロックに分割され、該奇数個のブロックを繰り返し単位として、下位側の所定の行アドレス信号群Ｘ６〜Ｘ９のビットマップが対称性を有する。 - 特許庁

Regarding a P well region and an N well region where a pair of CMOS inverters consisting of the multiport SRAM cell is formed, the P well region is divided into two P well regions PW1 and PW2 on either side of the N well region NW and is formed so that boarder lines between them become parallel to bit lines.例文帳に追加

マルチポートＳＲＡＭセルを構成する一対のＣＭＯＳインバータが形成されたＰウエル領域およびＮウエル領域に関し、Ｐウエル領域を、二つのＰウエル領域ＰＷ１およびＰＷ２に分割してＮウエル領域ＮＷの両側に、かつそれら間の境界線がビット線と平行となるように形成する。 - 特許庁

A solid state image pickup device 100 includes: a plurality of AD conversion sections 140 disposed to each respective column for converting a pixel signal 151 converted by each of a plurality of unit pixels 111 arranged in the corresponding column into N-bit digital data 154; and a plurality of data holding sections 141 disposed to respective columns.例文帳に追加

本発明に係る固体撮像装置１００は、列毎に一つ設けられ、対応する列に配置された複数の単位画素１１１により変換された画素信号１５１をＮビットのデジタルデータ１５４に変換する複数のＡＤ変換部１４０と、列毎に一つ設けられた複数のデータ保持部１４１とを備える。 - 特許庁

To provide an apparatus and method for measuring a round trip delay time of variable bit rate multimedia data by estimating an effective transmission rate so as to gradually react even to a great instantaneous change of a network, accordingly preventing deterioration of the multimedia reception quality caused by a drastic change of transmission quantity of multimedia data.例文帳に追加

ネットワークの大きい瞬間変化に対しても徐々に反応するように有効伝送率を推定することにより、マルチメディアデータ伝送量の急激な変動によりマルチメディア受信品質が低下することを防止する可変ビットレートマルチメディアデータの往復遅延時間測定装置及び方法を提供する。 - 特許庁

When this content transmitter transmits and receives contents with different bit rates to and from the content receiver via a network by using the wired or wireless LAN, the size of a transmission window and the size of transmission data of the content transmitter and the size of a reception window and the size of received data of the contents receiver are revised.例文帳に追加

有線または無線LANを用いて、ネットワークを介してコンテンツ送信装置からコンテンツ受信装置に、ビットレートの異なるコンテンツを送受信する際、送受信するコンテンツ毎にコンテンツ送信装置の送信ウィンドウのサイズや送信データのサイズを、またコンテンツ受信装置の受信ウィンドウのサイズや受信データのサイズを変更する。 - 特許庁

To provide an image coder that can reduce a calculation quantity and processing man-hours of an operator to generate shape information and generate also shape information of a desired image part in the image without limitation of photographing the image, in the case that a coded bit stream is generated from texture information and shape information.例文帳に追加

テクスチャ情報と形状情報とから符号化ビットストリームを生成するような場合において、画像撮影時の制約が無く、形状情報を生成するための計算量及びオペレータの処理工数を低減できるようにし、画像中の所望の画像部分についての形状情報をも生成可能とする。 - 特許庁

By this configuration, each of registers alternately stores a result of the regular operation and a result of the dummy operation and all bit changes are based on an unknown value generated by the dummy operation, thereby obtaining an encryption processing apparatus with high immunity against a DPA attach caused by the statistical processing of current consumption.例文帳に追加

本構成により各レジスタは、正規演算結果とダミー演算結果を交互に格納することになり、ビット変化は、すべてダミー演算で生成された未知の値に基づくものとなるため、消費電流の統計処理によるＤＰＡ攻撃に対する耐性の高い暗号処理装置が実現される。 - 特許庁

To provide a flash memory element and program method in which, in a program operation of a multi-level-tip, different voltages corresponding to voltage differences from the threshold voltages are applied to bit lines and program operations having different threshold voltage value sections are simultaneously performed to reduce the program operation frequency and to shorten the program operation time.例文帳に追加

マルチレベルチップのプログラム動作において、ビット線にしきい値電圧との電圧差に相当する異なる電圧を印加し、異なるしきい電圧値区間を有するプログラム動作を同時実行してプログラム動作回数を減らし、プログラム動作時間を短く減らすフラッシュメモリ素子とプログラム方法を提供する。 - 特許庁

To provide a start-stop synchronized type data communication circuit with which a communication rate is automatically set in accordance with a start bit received from a communication opposite party, setting in a baud rate select register is enabled, even when the frequency of a system clock for calculating a baud rate clock is unrecognized and also a wide range of communication rate is supported.例文帳に追加

通信相手から受信するスタート・ビットに応じて、通信レートを自動設定することができ、またボーレート・クロックを算出するシステム・クロックの周波数が未知の場合においても、ボーレート・セレクト・レジスタへの設定が可能で、しかも広い範囲の通信レートをサポートできる調歩同期式データ通信回路を提供する。 - 特許庁

A first method consists of a step of continuously reading bits constituting a data set from the different parts of the disk, a step of continuously correcting bit errors to confirm at least part of data read from the disk, and a step of finishing the reading when the confirmation of the data set is successfully made in the error correcting step.例文帳に追加

第１の方法は、ディスクの異なる部分から、データセットを形成するビットを連続的に読み出すステップと、ビットを連続的に誤り訂正して、ディスクから読み出されるデータの少なくとも一部を確認するステップと、誤り訂正ステップによってデータ・セットの確認に成功すると読出しを終了するステップとから成る。 - 特許庁