「Bus」に関連した英語例文の一覧と使い方(437ページ目) - Weblio英語例文検索

The vertical alignment mode liquid crystal display device is equipped with: first and second substrates placed opposite to each other; first and second bus lines arranged on the second substrate in mutually vertically intersecting directions; a liquid crystal provided between the first and the second substrates; and protruding structures to control alignment of the liquid crystal.例文帳に追加

垂直配向型の液晶表示装置は、互いに対向する第１及び第２の基板と、第２の基板上に互いに直交する方向に配置された第１及び第２のバスラインと、第１及び第２の基板間に設けられた液晶と、液晶の配向を規制する突起状の構造物とを備える。 - 特許庁

To provide a data transfer device and a data transfer method capable of reducing wasteful processings, where the stop of data transfer is determined prior to invalid data transmitted are received undesiredly, for saving the amount of power consumption and reducing wasteful traffic in a system bus, a memory, or the like.例文帳に追加

この発明は、データ転送の中止が決定された後に不所望に送信される無効データを受信するという無駄な処理を削減して、電力消費量の節約と、システムバスやメモリ等における無駄なトラフィックの削減を図り得るようにしたデータ転送装置及びデータ転送方法を提供することを目的としている。 - 特許庁

By attaching the substrate 52 to the bus bar 51, the chip parts 524 on the circuit board 52 are covered with the first recessed portion 516, therefore the movement in the chip parts 524 can be restricted within the first recessed portion 516 even when the chip parts 524 fall off from the fixed position on the circuit board 52.例文帳に追加

回路基板５２がブスバー５１に取り付けられることにより、回路基板５２上のチップ部品５２４が第１凹部５１６により覆われるため、チップ部品５２４が回路基板５２上の固定位置から万一外れた場合であっても、チップ部品５２４の移動を第１凹部５１６の内部に制限することができる。 - 特許庁

The disconnection detection device 10 is connected to a HUB 9 constituting the communication bus, and a control part 32 in the device 10 turns on an output SW 14 in response to the occurrence of communication abnormality to output high frequency signals in phase from the device 10 to two transmission lines in the HUB 9.例文帳に追加

通信バスを構成するＨＵＢ９には、断線検出装置１０が接続されており、この装置１０内では、通信異常の発生時に、制御部３２が出力ＳＷ１４をオンして、当該装置１０からＨＵＢ９内の２本の伝送路へと高周波信号が同相で出力させる。 - 特許庁

The specific information of each electronic equipment connected with the IEEE1394 bus is obtained in a step S43, and whether the obtained specific information of each electronic equipment matched with the read specific information is present is decided in a step S44, and when it is decided that matching specific information is present, the procedure is advanced to a step S45.例文帳に追加

ステップＳ４３で、IEEE1394バスに接続されている各電子装置の固有情報が取得され、ステップＳ４４で、取得された各電子装置の固有情報に、読み出した固有情報と一致するものが存在するか否かが判定され、一致するものが存在すると判定された場合、ステップＳ４５に進む。 - 特許庁

The method has a 1st step where command propagation and communication setting from the owner 1 to a portal of a bridge 6 are conducted, a 2nd step where command propagation and communication setting between portals of the bridges 6, 6 on a same bus are conducted, and a 3rd step where command propagation and communication setting between portals 60A, 60B of the same bridge 6 are conducted.例文帳に追加

オーナ１からブリッジ６のポータルまでのコマンド伝搬及び通信設定を行う第１のステップと、同一バス上のブリッジ６，６のポータル間のコマンド伝搬及び通信設定を行う第２のステップと、同一ブリッジ６のポータル６０Ａ，６０Ｂ間のコマンド伝搬及び通信設定を行う第３のステップとを備える。 - 特許庁

When the connectionless transaction is executed with the target 20 as the start point, the management agent 21 of the target 20 writes one'own GUID in a log-in invitation register 13 arranged in a shared memory 12 via an IEEE1394 bus 30 in order to permit an initiator 10 to execute log-in and, then, executes log-in invitation.例文帳に追加

ターゲット２０を起点としてコネクションレス・トランザクションを行なう場合、ターゲット２０のマネージメント・エージェント２１は、イニシエータ１０にログインしてもらうために、ＩＥＥＥ１３９４バス３０を介して、共有メモリ１２に設けられたログイン勧誘レジスタ１３に、自らのＧＵＩＤを書き込んで、ログイン勧誘を行なう。 - 特許庁

Each connection device 10 collects the information transferred from the network bus 1 in each RAM 10d when the controller 4 is not connected to a connector 11, while, when the controller 4 is connected to the control device 10, the information concerning the indoor and outdoor machines and other control devices is transferred to the controller 4.例文帳に追加

それら接続装置１０は、コントローラ４がコネクタ１１に接続されていない場合に、ネットワークバス１から回送される情報をそれぞれのＲＡＭ１０ｄに収集し、コントローラ４が制御装置１０に接続された場合には、室内外機および他の制御装置の情報をコントローラ４に回送する。 - 特許庁

A signal processing IC 1 has a terminal, OSD input terminals 5 to 8, bus control line input terminals 9 and 10, a horizontal drive pulse output terminal 11, a vertical drive pulse output terminal 12, a reset pulse output terminal 13, a power source voltage input terminal 28 and a clock output terminal 30 concentrically provided at the same side.例文帳に追加

信号処理ＩＣ１が有する端子、ＯＳＤ入力端子５〜８、バス制御線入力端子９，１０、水平ドライブ用パルス出力端子１１、垂直ドライブ用パルス出力端子１２、リセットパルス出力端子１３、電源電圧入力端子２８、クロック出力端子３０を同一の辺に集約して設ける。 - 特許庁

To eliminate for improvements the causes of degrading the appearance of a city which is disorderly, not unified and has functional problems and various facilities installed such as lighting fixtures, telephone boxes, bus stops or advertising media in addition to electric poles, signal posts, and telephone lines as various communication means at the sidewalks as side bands of a conventional road.例文帳に追加

従来の歩道では、その道路の側帯には、電柱、信号機柱、様々な情報手段である電話線などの外、照明光源、電話ボックス、バス停又広告媒体等々が各々設置されているが、乱雑で統一もなく機能上も問題があり、待ちの美観を損ねている点を改善する。 - 特許庁

Since an air vent exists in the electric wiring unit 2 but there is no air flow so much, the high heat radiating effect by air is not expected, and since the bus bar 22a is remarkably increased in the contact area with the resin by its recesses-projections 26, heat is transmitted and smoothly radiated to the housing 10 via the resin.例文帳に追加

電気配線ユニット２内は、通気口があるものの、あまり、空気の流れはないため、空気による高い放熱効果は望めないが、バスバー２２ａはその凹凸２６によって樹脂との接触面積が飛躍的に増大しているため、樹脂を介してハウジング１０に伝熱されて、スムーズに放熱される。 - 特許庁

The sub-microcomputer 24 also supplies control information to a frequency selector 31, a demodulator 32 and an error corrector 33 provided in a second receiving modulator 3 over e.g. an IIC bus 35, and collects information signals (data) from these circuits to control the operation of the second receiving demodulator 3.例文帳に追加

さらにサブマイクロコンピュータ２４からの制御情報が、例えばＩＩＣバス３５を通じて第２の受信復調部３に設けられる周波数選択部３１、復調部３２、誤り訂正部３３にも供給され、また、これらの回路からの情報信号（データ）が収拾されて、第２の受信復調部３の動作の制御が行われる。 - 特許庁

A semiconductor device comprising a flat chip is sandwiched by a flat electric semiconductor device junction 58 and is bonded using a high heat and electric conductive adhesive 67 consisting of metal fillers and a resin, and the semiconductor device junction 58 is brought into contact with the bus lines 50, 51, 52, 53, 54 using the stacked wiring 57 of the flat conductors.例文帳に追加

平型チップからなる半導体素子１４は、平板導体状の半導体素子接続部５８で挟み、金属フィラーと樹脂から成る高伝熱性導電接着剤６７を用いて接合し、半導体素子接続部５８と母線５０，５１，５２，５３，５４を平板状導体の積層配線５７により接続した。 - 特許庁

The microcomputer discriminates that the system unable to be shifted to the sleep state is faulty when the stop state of engine rotation is consecutive for the preset period or over in the on-state of the ignition switch and transmits a notice signal for informing of the fault to an external notice ECU 60 via a driver receiver and a bus line (step 220).例文帳に追加

イグニッションスイッチのオン状態で、エンジンの回転の停止中であることが設定期間以上継続したとき、スリープ状態に移行できないことを異常であるとして、この異常を報知するための報知信号をドライバレシーバを介してバスラインを経て外部報知ＥＣＵ６０に送信する（ステップ２２０）。 - 特許庁

To provide a single-row roller bearing type or first generation type bearing device for a wheel provide with a wheel mounting housing with a small maximum diameter, a sufficient mounting property of the wheel and sufficient strength suitable for being used, for example, as an acceleration unit for a driven wheel of a large size vehicle such as a truck and a bus.例文帳に追加

例えばトラック、バス等の大型車両の従動輪用アクスルユニットとして使用するのに適し、最大直径が小さく、車輪の取付性が良く、かつ十分な強度を有する車輪取付用ハウジングを備えた単列ころ軸受タイプまたは第１世代タイプの車輪用軸受装置を提供する。 - 特許庁

The sequentially-joined segment stator coil is constituted of a core winding coil 100 that is constituted by sequentially joining segment conductors and wound around a stator core 110, and a terminal base 200 that forms a bus-bar arranged plate so called in this invention, and joined to a terminal that protrudes from the core winding coil 100 of the sequentially-joined segment stator coil.例文帳に追加

セグメント順次接合ステータコイルは、セグメント導体を順次接合して構成されてステータコア１１０に巻装されたコア巻装コイル部１００と、本願発明で言うバスバー配列板をなす端子台２００とにより構成され、セグメント順次接合ステータコイルのコア巻装コイル部１００から突出する端子に接合される。 - 特許庁

In this case, the input/output circuit for non-inspection outputs the non-inspection data supplied to the probing pad from the testing apparatus to the internal circuit via the internal bus for non-inspection, and outputs the response data for non-inspection based on such output to the testing apparatus via a transfer circuit, input/output circuit for inspection and probing pad.例文帳に追加

このとき、非検査用入出力回路は、テスト装置からプロービングパッドに供給された非検査用データを内部回路に非検査用内部バスを介して出力し、これに基づく非検査用応答データを、トランスファー回路、検査用入出力回路、プロービングパッドを介してテスト装置に出力する。 - 特許庁

The effective display period of each of the display areas A and B is provided within the blanking period of the other display area B and A, and is so driven that, in the blanking period of each of the display areas A and B, the average potential of the source bus line in each area becomes almost equal to the average value of the opposite electrode potential.例文帳に追加

各表示領域ＡおよびＢの有効表示期間は、他方の表示領域ＢおよびＡのブランキング期間内に設けられ、各表示領域ＡおよびＢのブランキング期間にはそれぞれの領域のソースバスラインの平均電位が対向電極電位の平均値とほぼ等しくなるように駆動される。 - 特許庁

The electrode body portions Xb, Yb form a bus electrode of double layer structure by black conductive layers Xb', Yb' on the display screen side and main conductive layers Xb", Yb"on the rear face side, and the base end portion on the reverse side of the gap g of the projection electrode portions is covered with the black conductive layers Xb', Yb' of the electrode body portions.例文帳に追加

電極本体部Ｘｂ，Ｙｂが表示面側の黒色導電層Ｘｂ’，Ｙｂ’と背面側の主導電層Ｘｂ’’，Ｙｂ’’による二層構造のバス電極を形成し、突出電極部のギャップｇと逆側の基端部分が電極本体部の黒色導電層Ｘｂ’，Ｙｂ’に覆われている。 - 特許庁

Defective speed in the ROM depending upon the address can be tested even in the microcomputer with the built-in ROM having no data bus, in which the counter output signal and the inversion signal TOB are selected and input as the address of the ROM and a ROM data can be tested in the ascending order/the descending order of the address and connected to the outside, and having no up-down counter.例文帳に追加

カウンタ出力信号と該反転信号ＴＯＢとを選択しＲＯＭのアドレスとして入力してＲＯＭデータをアドレスの昇順／降順でテスト可能で外部に接続するデータバスを持たず、アップダウンカウンタを備えないＲＯＭ内蔵マイコンでも、アドレスに依存するＲＯＭでのスピード不良がテスト可能となる。 - 特許庁

The private branch exchange comprises a channel switch 2, a controller 3, a storage unit 4 having an incoming time set table 6, an unanswered transfer destination table 7, an unanswered transfer ID table 8, and an agent table 9, a control bus BL, an extension interfaces IN to INn, outside line interfaces IG1 to IGk, and channels P1 to Pn, rp to rk.例文帳に追加

通話路スイッチ２と、制御装置３と、着信時間設定テーブル６、不応答転送先テーブル７、不応答転送ＩＤテーブル８、代行者テーブル９のメモリ領域５を有する記憶装置４と、制御バスＢL、内線インタフェースＩN1〜ＩNn、外線インタフェースＩG1〜ＩGk、通話路ｐ1〜ｐn，ｒ1〜ｒkを備える。 - 特許庁

Data MDIO propagation which complies with the standard of an MDIO (management data input and output) interface and is carried out between a host controller IC 40 and the transceiver IC 1 and data SDA propagation which complies with the standard of an I^2C and is carried out between the transceiver IC 1 and a peripheral IC 2 are all performed on the data bus 3a.例文帳に追加

ホストコントローラＩＣ４０とトランシーバＩＣ１との間で為されるＭＤＩＯインタフェースの規格に則ったデータＭＤＩＯの伝搬と、トランシーバＩＣ１と周辺ＩＣ２との間で為されるＩ^２Ｃの規格に則ったデータＳＤＡの伝搬とのいずれもが、データ用バス３ａ上で行われる。 - 特許庁

A breaker 15 is fitted between the converter 3 and the AC reactor 4, and the synchronous phase modifier 10 is configured so as to be able to operate as a generator which singly supplies the bus 7, with the power in place of the system of the shaft generator 1 by a driven prime mover 12 and an interrupt operation of the breaker 15.例文帳に追加

変換装置３と交流リアクトル４との間には遮断器１５が設けられており、同期調相機１０は、原動機１２の駆動および遮断器１５の遮断動作により、軸発電機１の系統に代わって母線７に単独で電力を供給する発電機に兼用できるように構成されている。 - 特許庁

An associative storage device comprises a match line of which the potential is varied in accordance with whether data of a memory cell coincides with a retrieval key of a search bus or not, a precharge circuit precharging the match line, a sample-and-hold circuit sampling a potential of the match line and holding it, and a detector circuit detecting a potential held by the sample-and-hold circuit.例文帳に追加

連想記憶装置は、メモリセルのデータとサーチバスの検索キーとが一致するか否かに応じて電位が変化するマッチラインと、マッチラインをプリチャージするプリチャージ回路と、マッチラインの電位をサンプルしてホールドするサンプルアンドホールド回路と、サンプルアンドホールド回路がホールドした電位を検出する検出回路を含む。 - 特許庁

The microcomputer is provided with an operation unit 2 to perform an arithmetic processing, a cache memory 3 used as built-in memory to write/read data by the operation unit 2 and connected with an external memory 5 by bus and a cache validity flag 4 to display validity of the cache memory 3 used as the built-in memory by the arithmetic unit 2.例文帳に追加

演算処理を行う演算ユニット２と、この演算ユニット２によりデータの書き込み・読み出しを行うとともに、外部メモリ５にバス接続された内蔵メモリ兼キャッシュメモリ３と、演算ユニット２により内蔵メモリ兼キャッシュメモリ３の有効性を表示するキャッシュ有効フラグ４とを有する。 - 特許庁

The bus system also includes: a pri signal comparing section PC 1; a passing monitoring-recording part OV1; a bank address monitoring part BAM; a previous access bank address holding part BAH; a priority setting register RS1; and a register part RSP which has a re-passing forbidden duration-setting register RS2 and a bank address position-specification register RS 3.例文帳に追加

また、ｐｒｉ信号比較部ＰＣ１と、追い越し監視・記録部ＯＶ１と、バンクアドレス監視部ＢＡＭと、前回アクセスバンクアドレス保持部ＢＡＨと、優先順位設定レジスタＲＳ１、再追い越し禁止期間設定レジスタＲＳ２およびバンクアドレス位置指定レジスタＲＳ３を有するレジスタ部ＲＳＰとを備えている。 - 特許庁

The read of FIFOs 41 to 44 is processed in a time 1/4 time as long as a write time T and after a rearranging circuit 45 rearranges read data of respective channels to a 32-bit width so that the data will not be discontinuous, the data are written to one buffer on a write side between buffers 46 and 47 for PCI bus transfer.例文帳に追加

ＦＩＦＯ４１〜４４の読み出しは書き込み時間Ｔの１／４の時間で処理し、読み出した各チャンネルのデータを不連続にならないように、並べ替え回路部４５により３２ビット幅に並べ替えられてからＰＣＩバス転送用のバッファ４６及び４７のうち、書き込み側となっている一方のバッファに書き込む。 - 特許庁

When the die 50 enters a terminal piece 10, the reaction force against the pressure from the die 50 is applied to the die 50 side from welding areas 11a, 21a side of the terminal piece 10 and a bus bar 20 in a welding area of the terminal piece 10 corresponding to the die 50, and the reaction force is measured by the load cell 65.例文帳に追加

ダイス５０を端子金具１０に侵入させると、端子金具１０のうちダイス５０と対応する接合領域では、ダイス５０からの押圧力に抗する反力が端子金具１０及びバスバー２０の接合領域１１ａ，２１ａ側からダイス５０側に作用し、この反力がロードセル６５で計測される。 - 特許庁

In the case of receiving a reconnect request from a computer that informs of a command block agent ORB whose execution is interrupted by a bus reset, a job execution section 2152 specifies print data that are not acquired among print data in a storage area described by the ORB on the basis of the number of read block requests or read block responses measured by an execution state monitor section 2151.例文帳に追加

バスリセットにより実行が中断された Command Block Agent ORBを通知したコンピュータよりリコネクト要求を受けた場合、ジョブ実行部2152は、実行状況監視部2151で計測されたRead Block Request あるいは Read BlockResponse 数に基づいて、当該ORBに記述された格納領域の印刷データのうち未取得分の印刷データを特定する。 - 特許庁

This copying machine consists of a CPU 1, a ROM 2, a RAM 3, a scanner 4, a plotter 5, an operation display control part 6, a CCU 7, a modem 8, an SAF memory 9, an encoding/decoding part 10, an NCU 11, a bus 12, a DTMF operation part 13, and a path code operation part 14.例文帳に追加

本発明によるファクシミリ機能付き複写機は、ＣＰＵ１と、ＲＯＭ２と、ＲＡＭ３と、スキャナ４と、プロッタ５と、操作表示制御部６と、ＣＣＵ７と、モデム８と、ＳＡＦメモリ９と、符号化／復号化部１０と、ＮＣＵ１１と、バス１２と、ＤＴＭＦ操作部１３と、パスコード１４とにより構成される。 - 特許庁

A secondary coil 57 of a high-voltage transformer 51 making up an igniter 50 for activation and a bus bar 75 electrically connecting a high-potential side of the secondary coil 57 with a high-potential-side power-feeding terminal 17 are insert-molded in a state held by a cylindrical retainer mold 108 to integrally mold a transformer body 55 and a terminal-mounting member 35.例文帳に追加

起動用のイグナイタ５０を構成する高圧トランス５１の２次コイル５７と、２次コイル５７の高電位側を高電位側給電端子１７に電気的に接続するバスバー７５とを円柱状の保持用金型１０８に保持した状態でインサート成型してトランス本体５５を端子実装部材３５と一体成型する。 - 特許庁

A bus 1 for sending and receiving infants has a raised floor part 9 formed by raising a floor along the right side part 6 of a body 4 which faces the left side part 5 of the body 4 provided with a boarding entrance 3, in this floor structure on the rear side, and a plurality of infant seats 11 are provided on the upper surface 8 of the raised floor part 9.例文帳に追加

幼児送迎バス１のリヤ側の床構造では、乗降口３が設けられた車体４の左側部５と対向する車体４の右側部６に沿って床が嵩上げされた嵩上げ床部９を有しており、この嵩上げ床部９の上面８に複数の幼児用シート１１が設けられている。 - 特許庁

The bus bar substrate 71 is configured as a multi-layer circuit board formed by laminating: a first insulating layer 131 to a fifth insulating layer 135 formed of an insulator; a U-phase layer 130U including a conductive part 136U; a V-phase layer 130V including a conductive part 136V; and a W-phase layer 130W including a conductive part 136W.例文帳に追加

バスバー基板７１は、絶縁体からなる第１の絶縁層１３１〜第５の絶縁層１３５と、導電部１３６Ｕを含むＵ相層１３０Ｕと、導電部１３６Ｖを含むＶ相層１３０Ｖと、導電部１３６Ｗを含むＷ相層１３０Ｗと、を積層した多層回路基板とされている。 - 特許庁

When the ignition part 29 fires with a fail signal given externally, the heating agent 27 runs temperature to cause the retainer 45 to melt, and the spring 39a is elongated to cause the thermit case 26 to hop up, which is thereby disconnected electrically from the first 11a and second bus bars 19a.例文帳に追加

外部からの異常信号により着火部２９が着火すると、加熱剤２７が発熱し、その熱によりリテーナ４５が溶融し、圧縮バネ３９ａが伸張してテルミットケース２６を跳ね上げるため、テルミットケース２６と第１のバスバー１１ａ及び第２のバスバー１９ａとの電気的接続が遮断される。 - 特許庁

To provide a navigation device capable of setting the path to the target place with the bus running situation taken into consideration and thereby enhancing the convenience of users by sensing the running situation of buses and performing the path search upon adjusting the searching cost on the basis of the sensed running situation of buses.例文帳に追加

バスの走行状況を検出し、検出されたバスの走行状況に基づいて探索コストを調整して経路探索を行うことによって、バスの走行状況を考慮した目的地までの経路の設定が可能となり、利用者の利便性を向上させたナビゲーション装置を提供する。 - 特許庁

To solve the problem that when one address is set to different modules in duplicate in a multidrop type communication system wherein a plurality of modules having unique addresses set are connected to a communication bus, a module returning a response is variable and a conflict is caused to prevent processing from being continued.例文帳に追加

固有のアドレスが設定された複数のモジュールが通信バスに接続される、マルチドロップ方式の通信システムにおいて、異なるモジュールに同じアドレスが重複して設定されると、レスポンスを返すモジュールが一定せず、また衝突が発生して処理を続行することが出来なくなるという課題を解決する。 - 特許庁

The semiconductor memory device is provided with a plurality of banks stacked in a column direction, a global data line corresponding to the plurality of banks, and a common global data line driving unit for multiplexing data on a plurality of local data buses corresponding to each of the banks and transmitting the multiplexed result to the global data bus.例文帳に追加

本発明の半導体メモリ素子は、列方向にスタックされるように配置された複数のバンクと、該複数のバングに対応するグローバルデータバスと、前記複数のバンクの各々に対応する複数のローカルデータバスに乗せられたデータを多重化して前記グローバルデータバスに伝達する共通のグローバルデータバス駆動手段とを備える。 - 特許庁

Data, generating the transfer error, are thereby retransmitted to a subsystem module with respect to the sequence number written in the error status area of the control register 17, in a main board 5 side receiving error notification, and the transfer error in the bus access is recovered efficiently, thereby enhancing the transfer accuracy.例文帳に追加

これにより、エラー通知を受けたメインボード５側では、コントロールレジスタ１７のエラーステータス領域に書き込まれているシーケンス番号に従って転送エラーを起こしたデータをサブシステムモジュール１０に再送することができるようになるので、バスアクセスの転送エラーを効率的にリカバリーすることができ、転送精度を高めることができる。 - 特許庁

The plate-like bus bar 1 electrically connecting between terminals of two batteries is provided with two connecting parts 11 to be connected with the two terminals, respectively, and a convex shape part 12 molded in a convex shape between the two connecting parts 11 and equipped with a slit SL extended in a connection direction connecting between the two terminals.例文帳に追加

２つの電池の端子間を電気的に接続する板状のバスバー１であって、２つの端子にそれぞれ接続するための２つの接続部１１と、２つの接続部１１の間に凸形状に成形され、２つの端子間を接続する接続方向に延びるスリットＳＬが設けられた凸形状部１２とを備えている。 - 特許庁

A processing module is individually connected to each communication part, connection IDs for identifying logical connection of processing data are stored in the input part and the output part of the communication part, when data are output from the communication part, the connection ID stored in the output part of the communication part is added to the data to be output to the ring bus.例文帳に追加

通信部に処理モジュールを個々に接続し、通信部の入力部および出力部に処理データの論理的な接続を識別するための接続ＩＤを格納し、通信部からデータを出力する際、通信部の出力部に格納された接続ＩＤをデータに付加してリングバスに出力する。 - 特許庁

In the case of transmission, the DMA controller 10 transfers the data stored by the memory 8 through a bus 6 to the memory 7, and when the CPU 3 applies predetermined processing to the transferred data stored in the memory 7, the communication controller 2 transmits the data stored in the memory 7 to which the predetermined processing has been already applied.例文帳に追加

送信時に、ＤＭＡコントローラ１０がメモリ８に記憶保持されたデータをメモリ７にバス６を介して転送し、ＣＰＵ３がメモリ７に記憶保持された転送されたデータに所定処理を施しているときに、通信コントローラ２はメモリ７に記憶保持された該所定処理が既に施されたデータを送信する。 - 特許庁

A power system 10 includes a DC bus 16 for receiving DC power 14, a line side converter 34 for converting the DC power to AC power 20 with a regulated voltage output to feed it into an electrical system 22, and a power conversion control system 24 comprising a line side controller 36 for controlling the line side converter.例文帳に追加

電力システム１０は、ＤＣ電力１４を受けるＤＣバス１６と、ＤＣ電力を調整された電圧出力を有するＡＣ電力２０に変換し、電気系統２２に供給するラインサイドコンバータ３４と、ラインサイドコンバータを制御するラインサイドコントローラ３６を備える電力変換制御システム２４とを備える。 - 特許庁

To provide a plate type member with a conductor in which a plate type member does not undergo a hole making process on the plate type member and fitting components like a bolt and nut or the like are not used and furthermore, soldering is not applied, and a connecting terminal can be fixed with a bus bar or a power feeding point without a trouble.例文帳に追加

本発明は、板状体に孔加工を施すことなく、また、ボルトやナットのような固定部品を使用することなく、更に、半田を使用することなく、かつ手間をかけることなく接続端子をバスバ又は給電点に固定することができる導電体付き板状体及びその製造方法を提供する。 - 特許庁

A first bus bar 55 includes an upper surface 56 which electrically connects the mutual electrode of the upper end of a plurality of capacitors 51-54, a first side 58 which is extended along the side of one side of the plurality of the capacitors 51-54, and a first electrode lead-out portion 60 led out from any end surface of the first side 58.例文帳に追加

第１のバスバー５５は、複数のコンデンサ５１〜５４の上端の電極同士を電気的に接続する上面部５６と、複数のコンデンサ５１〜５４の一方側の側面に沿って延在する第１の側面部５８と、第１の側面部５８のいずれかの端面から引出される第１の電極引出部６０とを含む。 - 特許庁

The microprocessor for use in a personal computer or the like comprises a bus state controller BSC which includes control registers such as wait control registers WCR1 and WCR2 and is capable of parallelly controlling interfaces of various semiconductor memories such as a ROM, a burst ROM, a SRAM, a PSRAM, a DRAM and a synchronous DRAM and PC cards such as memory and I/O cards.例文帳に追加

パーソナルコンピュータ等に内蔵されるマイクロプロセッサに、ウェイトコントロールレジスタＷＣＲ１及びＷＣＲ２等のコントロールレジスタを含みかつＲＯＭ，バーストＲＯＭ，ＳＲＡＭ，ＰＳＲＡＭ，ＤＲＡＭ及びシンクロナスＤＲＡＭ等の各種半導体メモリやメモリカード及びＩ／Ｏカード等のＰＣカードのインターフェイスを並行制御しうるバスステートコントローラＢＳＣを設ける。 - 特許庁