「Chips」に関連した英語例文の一覧と使い方(189ページ目) - Weblio英語例文検索

To provide a semiconductor device and a wiring substrate used therein equipped with a structure which can maintain good connection reliability by preventing the direct contact of an electrode post of an electronic component and the land of the wiring substrate when in solder reflowing, even if a solder bump formed on the land of the wiring substrate becomes small accompanying the fine pitch patterning of electronic components of semiconductor chips etc. mounted on the wiring substrate.例文帳に追加

配線基板に搭載する半導体チップ等の電子部品のファインピッチ化に伴い、配線基板のランド上に形成されるはんだバンプが小さくなっても、はんだリフロー時に電子部品の電極ポストと配線基板のランドとの直接接触の発生を防止して、良好な接続信頼性を維持できる構造を備えた半導体装置およびそれに用いる配線基板を提供する。 - 特許庁

Semiconductor chips 10 and 19 which include at least a pair of active elements 11 having an input part 14 and an output part, wherein a part 16 is exposed from the bottom surface, respectively, are laminated on an interposer 20 including an input terminal 16 and an output terminal, arranged on the top surface, and an electrostatic discharge protection circuit 21 electrically connected between the input terminal and the output terminal.例文帳に追加

上面に配置された入力端子１６及び出力端子と、入力端子及び出力端子の間に電気的に接続された静電気放電保護回路２１とを有するインターポーザ２０上に、それぞれ下面に一部１６が露出している入力部１４及び出力部を持つアクティブ素子１１を少なくとも１組有する半導体チップ１０、１９を積層している。 - 特許庁

In carrying out the composting treatment to proceed full maturity composting, the primary fermentation and the secondary fermentation of livestock excrements, and animal and plant debris combined at a predetermined mixing ratio are continuously performed using the secondary material containing wooden chips manufactured by processing a thinning material, a pruned tree, wooden building scraps into the size of 8-12 mm in diameter or side and 10-50 mm in length.例文帳に追加

完熟堆肥化を進める堆肥化処理方法を行う際に、所定混合比で混合した家畜排せつ物と動植物性残渣とを、間伐材、剪定樹木、木造建物廃材を、直径あるいは１辺が８〜１２mm、長さが１０〜５０mmに加工して製造された木質チップを含む副資材を用いた１次発酵及び２次発酵を連続して行う。 - 特許庁

Consequently, since the magnetic body 41 is arranged in the vicinity of a wall face not affecting the magnetic field formed by the electromagnetic coil 13 of the electromagnet and facing the inside of an armature chamber 37 in the valve body 5, the magnetic foreign matter (chips produced after cutting or grinding or the like) floating in the fuel flowing into the armature chamber 37 is caught into the magnetic body 41.例文帳に追加

これにより、電磁石の電磁コイル１３により形成される磁界に影響がない、バルブボデー５のアーマチャ室３７内に臨む壁面近傍に磁性体４１を配置することにより、アーマチャ室３７内に流出してきた燃料内に浮遊する磁性異物（切削粉、研削粉等）が磁性体４１に捕集される。 - 特許庁

To provide a method for forming a spline of a sheet metal rotary member having a boss part, by which the thickness of a sheet metal is avoided from increasing more than necessary to attain weight reduction while ensuring the strength of the boss part, the spline forming time is shortened to enhance the manufacturing efficiency, and the occurrence of chips is eliminated to avoid adverse effect on the environment.例文帳に追加

板金の肉厚が必要以上に厚くなるのを避けてボス部の強度を確保して軽量化を達成し、スプラインの形成時間を短縮して製造能率を向上させ、かつ切削粉の発生をなくして環境への悪影響が回避できるボス部を有する板金製回転部材のスプラインの形成方法を提供する。 - 特許庁

This sintered cake support stand disposed on a sintering pallet of a downward suction type sintering machine along the advancing direction of the pallet, has a plate-like blade provided to be embedded in a sintering raw material charged on the sintering pallet, wherein ceramic chips are embedded at the spacing of 10-50 mm at least in the upper face of a ridgeline part and a pallet anti-advancing direction side face of the blade.例文帳に追加

下方吸引式焼結機の焼結パレット上に該パレット進行方向に沿って配設し、前記焼結パレット上に装入した焼結原料内に埋没する様に設けた板状のブレードを有するシンターケーキ支持スタンドであって、前記ブレードの稜線部の少なくとも上面及びパレットの反進行方向側面にセラミックチップを10〜50ｍｍの間隔で埋設したものである。 - 特許庁

To provide a device and method for measuring a terminal planarity capable of accurately discriminating each terminal from a resin surface of a package other than the terminal and accurately measuring accurate degree of floating from a horizontal reference surface to the terminal even if IC chips, connectors, or the like where a plurality of terminals for connection are provided in the packaging surface of the package are measured.例文帳に追加

接続用の端子がパッケージの実装面内に複数設けられているＩＣチップやコネクタ等を測定の対象とした場合であっても、前記各端子と、この端子以外のパッケージの樹脂面とを的確に判別し、前記端子に対する水平基準面からの正確な浮き上がり度を正確に測定することのできる端子平坦度測定装置及び端子平坦度測定方法を提供することである。 - 特許庁

The method includes a step of forming a recessed part in the backside of a wafer by selectively polishing an inner peripheral region in the backside of a wafer 10 and forming an outer peripheral reinforcing part 1c thicker than the inner peripheral region in an outer peripheral region; a step of filling diatouch member 51 in the recessed part; and a step of making the wafer 10 into a plurality of chips.例文帳に追加

ウェーハ１０の裏面の内周領域を選択的に研削し、外周領域に内周領域よりも厚い外周補強部１ｃを形成することで、ウェーハの裏面に凹部を作成する工程と、凹部に、ダイアタッチ材５１を充填する工程と、ウェーハ１０を複数のチップに個片化する工程とを備える。 - 特許庁

Further, a small-chip-size power transistor used where power transistor chips with uniform characteristics are connected in parallel, characteristics per pair are equal to conventional characteristics, and at the same time current capacity is small, thus reducing the chip size and the thermal expansion dimensions in heating, thus extending the life of die-bonding solder due to metal fatigue.例文帳に追加

さらに、特性の揃ったパワートランジスタチップを並列接続して１対あたりの特性は従来の特性を維持しながら電流能力の小さい小チップサイズのパワートランジスタを使用することで、チップサイズを小さくでき、発熱時の熱膨張寸法を小さくできるため、金属疲労によるダイボン半田の延命が図れる。 - 特許庁

To reduce the size and weight, and the impedance of a liquid crystal display device wherein one substrate 2 of two transparent substrates stuck together with a liquid crystal filled in-between is provided with a sticking-out part 2a projecting from one side face 3a of the other substrate 3, and plural semiconductor chips 4, 5, and a group of electrodes for external connections are arranged on this surface.例文帳に追加

液晶を封入して貼り合わせた二枚の透明基板のうち一方の透明基板２に、他方の透明基板３における一つの側面３ａより突出するはみ出し部２ａを設けて、この表面に、複数個の半導体チップ４，５と、外部への接続用端子電極群６とを設けて成る液晶表示装置において、その小型・軽量化と、低インピーダンス化とを図る。 - 特許庁

When four semiconductor chips 2a-2d are exposed in a one-shot region SA at exposure time, TEGs 4a-4d are formed in the parts of a scribe region 3 near the respective corners of the one-shot region SA and a TEG 4e is formed in the part of the scribe region 3 at the center of the one-shot region SA.例文帳に追加

露光時の１ショット領域ＳＡにおいて、４つの半導体チップ２ａ〜２ｄが照射される場合、１ショット領域ＳＡにおける各々のコーナ部近傍のスクライブエリア３には、ＴＥＧ４ａ〜４ｄがそれぞれ形成され、１ショット領域ＳＡの中心部におけるスクライブエリア３にはＴＥＧ４ｅが形成される。 - 特許庁

Two sets of semiconductor chips CH1-CH3 and CH2-CH4 are bonded back to back such that the surface electrodes are directed oppositely and then they are bonded on both sides of one wiring board 1 such that the surface electrodes are directed oppositely with the position of the electrode being shifted not to overlap other connection around the position of a via penetrating the board 1 being connected with common wiring.例文帳に追加

２組の半導体チップＣＨ１・ＣＨ３及びＣＨ２・ＣＨ４をそれぞれ表面電極が反対向きになるように背中合せに接着し、一つの配線基板１の表裏両面に各組の表面電極が反対向きで、しかも電極位置が共通配線に接続する基板１を貫通するビアの位置を中心に相互に他の接続と重ならないようずらして固着する。 - 特許庁

A driving input signal is supplied to a driving IC chip 4-1 and 4-2 from a branch part 17-1 of an FPC 1 arranged between a driving IC chip 4-1 and a driving IC chip 4-2, and wiring is done so that the driving input signal is supplied from a branch part 17-2 to right and left driving IC chips 4-3 and 4-4.例文帳に追加

駆動ＩＣチップ４−１と駆動ＩＣチップ４−２の間に配置されたＦＰＣ１の枝部分１７−１から駆動ＩＣチップ４−１及び４−２に駆動入力信号を供給し、枝部分１７−２からその左右の駆動ＩＣチップ４−３及び４−４に駆動入力信号を供給するという具合に配線を行う。 - 特許庁

The communication apparatus for transmitting signals by the two-dimensionally spread signal transmission technology comprises a plurality of systems of communication chip groups composed of a plurality of transmission layers laminated in a mutually insulated state, and a plurality of communication chips electrically connected to their respectively corresponding transmission layers.例文帳に追加

互いに絶縁された状態で積層されている複数の伝送層と、複数の通信チップから成る通信チップ群であって、それぞれ対応する伝送層に電気的に接続された複数系統の通信チップ群とを備えた、二次元拡散信号伝送テクノロジによって信号を伝送可能な通信装置を提供する。 - 特許庁

A multi-chip semiconductor device capable of generating an internal chip enable signal in accordance with chip enable signals inputted from an outer part, addresses inputted from the outer part, and identification information of the semiconductor chip, and activating one of semiconductor chips in accordance with internal chip enable signals and the chip enable method thereof are provided.例文帳に追加

低電力マルチチップ半導体メモリ装置及びそれのチップイネーブル方法は、外部から入力されたチップイネーブル信号と、外部から入力されたアドレス、及び前記半導体チップの識別情報に応答して、内部チップイネーブル信号を発生して、前記内部チップイネーブル信号に応答して前記複数個の半導体チップの中の一つを活性化させる。 - 特許庁

As for the trade relationship with Japan, South Africa’s exports to Japan include platinum, automobiles, wood chips, aluminum and steel, and imports from Japan include automobiles, machinery, electronic equipments, tires and precision equipment. The large share of raw material exports along with the recent rise in exports of automobiles by European and U.S. carmakers to Japan are in line with South Africa’s export trend as a whole.例文帳に追加

我が国との貿易関係は、日本への輸出はプラチナ、自動車、木材チップ、アルミニウム、鉄鋼等、日本からの輸入は、自動車、機械、電気機器、タイヤ、精密機器等であり、原料の輸出が多いことと、最近欧米系自動車メーカーによる日本向けの輸出が伸びている点は、南アの輸出の全体的な傾向と合致している。 - 経済産業省

The polyester is produced by contacting chips of a polyester containing ethylene terephthalate as a main recurring unit under flowing condition with at least one member selected from a member made of a polyolefin resin, a member made of a polyamide resin, a member made of a polyacetal resin and a member made of a polybutylene terephthalate resin.例文帳に追加

主たる繰返し単位がエチレンテレフタレ−トであるポリエステルのチップを、ポリオレフィン樹脂製部材、ポリアミド樹脂製部材、ポリアセタール樹脂製部材、ポリブチレンテレフタレート樹脂製部材からなる群から選択される少なくとも一種の部材と流動条件下において接触処理させるポリエステルの製造方法において、該部材の表面積（ｃｍ^2）と単位時間当たりの該ポリエステルチップの接触処理量（トン／時）の比Ａが、下記の式を満足することを特徴とするポリエステルの製造方法。 - 特許庁

The polyester is produced by contacting chips of a polyester containing ethylene terephthalate as a main recurring unit under flowing condition with at least one member selected from a member made of a polyolefin resin, a member made of a polyamide resin, a member made of a polyacetal resin and a member made of a polybutylene terephthalate resin.例文帳に追加

主たる繰返し単位がエチレンテレフタレ−トであるポリエステルのチップを、ポリオレフィン樹脂製部材、ポリアミド樹脂製部材、ポリアセタール樹脂製部材、ポリブチレンテレフタレート樹脂製部材からなる群から選択される少なくとも一種の部材と流動条件下において接触処理させるポリエステルの製造方法において、該部材の表面積（ｃｍ^2）と単位時間当たりの該ポリエステルチップの表面積（ｍ^2／時）の比Ａが、下記の式を満足するようにして接触処理することを特徴とするポリエステルの製造方法。 - 特許庁

The manufacturing method for the semiconductor chip with the adhesive layer includes an applying process of applying an adhesive composition 40 containing a solvent to another surface of a semiconductor wafer 10 having a circuit on its one surface, an adhesive layer forming process of eliminating the solvent on the semiconductor wafer 10 to form the adhesive layer, and a cutting process of cutting the semiconductor wafer 10 having the adhesive layer 40 formed thereon to obtain semiconductor chips with the adhesive layers.例文帳に追加

一方面上に回路を有する半導体ウェハ１０の他方面上に溶媒を含む接着剤組成物４０を塗布する塗布工程と、接着剤組成物１０の前記溶媒を除去して接着剤層を形成する接着剤層形成工程と、接着剤層４０を形成した半導体ウェハ１０を切断して接着剤層付半導体チップを得る切断工程と、を備える、接着剤層付半導体チップの製造方法。 - 特許庁

In a semiconductor device 100 in which the connections 15 of each of the semiconductor chip 10 and the printed circuit board 20 are electrically connected to each other or a substrate in which the connections of a plurality of semiconductor chips are electrically connected to each other, the adhesive composition for sealing the connections contains polymer component having ≥10,000 of weight mean molecular weight, an epoxy resin, a curing agent and an amine-based surface treatment filler.例文帳に追加

半導体チップ１０及び配線回路基板２０のそれぞれの接続部１５が互いに電気的に接続された半導体装置１００、又は、複数の半導体チップのそれぞれの接続部が互いに電気的に接続された半導体装置において、接続部を封止する接着剤組成物を、重量平均分子量が１００００以上の高分子成分と、エポキシ樹脂と、硬化剤と、アミン系表面処理フィラーとを含有する接着剤組成物とした。 - 特許庁

A method of manufacturing the semiconductor devices includes an expand step of expanding an expand tape to a predetermined size, a mounting step of mounting semiconductor chips on a temporary placement table, a liquid supply means, a freezing step of forming a frozen layer between each semiconductor device chip and temporary placement table, an expand tape peeling step of peeling the expanded expand tape from the each semiconductor device chip, and a thawing step of thawing the frozen layer.例文帳に追加

エキスパンドテープを所定の大きさまでエキスパンドするエキスパンド工程と、半導体素子チップを仮載置台に載置する載置工程と、液体供給手段と、前記各半導体素子チップと前記仮載置台との間に氷結層を形成する冷凍工程と、前記各半導体素子チップから前記拡大エキスパンドテープを剥離するエキスパンドテープ剥離工程と、氷結層を解凍する解凍工程とを具備する。 - 特許庁

Cut grooves 18, arriving at a substrate from a surface oxide film 14, are formed to separate chips 10 of semiconductor circuits on a substrate wafer 11A having a semiconductor layer 13, including many same semiconductor circuits collectively formed on the wafer 11A via an insulating layer 12, the film 14 covering the layer 13 and electrode pads 16 formed at the respective circuits thereon for the substrate.例文帳に追加

基板ウエハ１１Ａ上に絶縁層１２を介して、多数の同一の半導体回路が集合的に形成された半導体層１３と、これを覆う表面酸化膜１４と、その上に前記各半導体回路ごとに形成された前記基板のための電極パッド１６とを備えるウエハ１１Ａを前記各半導体回路毎のチップ１０に分離すべく表面酸化膜１４から前記基板に達する切り溝１８をウエハ１１Ａに形成する。 - 特許庁

The method is used to form a protective film on the back surface of a semiconductor chip and comprises a double protective-film-forming layer for chips with the color of the outermost layer being different from that of the other layer to the back surface of a semiconductor and shaving the outermost layer partially through laser irradiation to form exposed parts of the other layer of the different color for marking.例文帳に追加

半導体チップ裏面に保護膜を形成する方法において、少なくとも２層の保護膜形成層からなり、最外層と最外層以外の層の色が異なるチップ用保護膜形成用シートが半導体裏面に貼り合わされ、レーザー照射で最外層が部分的に削り取られ、色の異なる最外層以外の層の露出部が形成され、この露出部によりマーキングすることを特徴とするチップ用保護膜形成用シートによる保護膜形成方法。 - 特許庁

The manufacturing method of the semiconductor device includes a process for bonding the protective adhesive tape to a circuit face side in a chip aggregate of semiconductor wafers made into pieces, bonding a fixing adhesive sheet to the back of the protection adhesive tape, forming a piece wafer assembly body where the chip aggregate is fixed to a ring frame via the fixing adhesive sheet and picking up semiconductor chips from the protective adhesive tape.例文帳に追加

本発明に係る半導体装置の製造方法は、個片化された半導体ウエハのチップ集合体の回路面側に保護用粘着テープが貼着され、さらに該保護用粘着テープの背面に固定用粘着シートが貼着され、該固定用粘着シートを介してチップ集合体がリングフレームに固定された個片化ウエハ組み立て体を形成し、各半導体チップを保護用粘着テープからピックアップする工程を含むことを特徴としている。 - 特許庁

In the semiconductor laser apparatus where a plurality of semiconductor laser chips having an active layer 23 for forming a luminous point 16 are aligned at an interval on a sub-mount 12, the interval of a semiconductor laser chip 21 at the inside is wider than an interval that the semiconductor laser chip 21 at both the end sections of the aligned semiconductor laser chip 21 forms with the adjacent semiconductor laser chip 21.例文帳に追加

発光点１６を形成する活性層２３を備えた複数の半導体レーザチップが、サブマウント１２上に間隔を有して配列された半導体レーザ装置において、配列された半導体レーザチップ２１における両端部の半導体レーザチップ２１が隣接した半導体レーザチップ２１となす間隔よりも、これより内側の半導体レーザチップ２１の間隔の方が広く設けられていることを特徴とする半導体レーザ装置である。 - 特許庁

To provide: an adhesive composition which does not cause the mutual adhesion of adhesive layers even when a thin dicing blade is used for dicing, and can achieve high package reliability even when exposed to severe reflow conditions, as for a package on which thinned semiconductor chips are mounted; an adhesive sheet having an adhesive layer comprising the adhesive composition; and a method for producing a semiconductor device using the adhesive sheet.例文帳に追加

薄型化しつつある半導体チップを実装したパッケージにおいて、薄いダイシングブレードを用いてダイシングした場合であっても接着剤層同士が癒着することなく、かつ厳しいリフロー条件に曝された場合であっても、高いパッケージ信頼性を達成できる接着剤組成物および該接着剤組成物からなる接着剤層を有する接着シートならびこの接着シートを用いた半導体装置の製造方法を提供すること。 - 特許庁

A characteristic value adjusting through-hole 11 other than rows of through-holes is bored into an aggregate board 1A to be divided into many chips made of a glass epoxy resin, etc.例文帳に追加

プリント基板１上に実装した半導体と電子部品を組み合わせた半導体電子部品の特性値を一定の特性範囲幅に設定するための特性値調整用スルーホール１１に一対の電極１１ａ、１１ｂを形成し、特性測定して必要な調整用選択端子と連なる電極１１ａ、１１ｂ内に銀ペースト又は半田等の導電材１２を注入した後硬化させることにより、穴内の一対の電極１１ａ、１１ｂをショートさせて所望の特性範囲幅に設定する。 - 特許庁

The memory controller is equipped with an access control means of controlling access to a zone composed of a plurality of blocks of flash memories; and the zone is composed of blocks in flash memories of a plurality of chips and when one of the flash memories enters a state wherein a process request is rejected, the process request is supplied preferentially to a flash memory in a standby mode for a process request.例文帳に追加

フラッシュメモリの複数ブロックで構成されたゾーンに対するアクセスを制御するアクセス制御手段を備えたメモリコントローラであって、前記ゾーンが複数チップのフラッシュメモリ内のブロックで構成されており、前記フラッシュメモリのうちのいずれかが、処理要求の受入拒否状態になった時に、処理要求の待機状態にあるフラッシュメモリに対して、優先的に処理要求を供給するように構成する。 - 特許庁

The LED information lamp 10 comprises a cylindrical center member 11; a flexible print board 12 covering an approximately upper half potion of the center member 11; a plurality of Led chips connected to a plurality of electrodes of the flexible print board 12; a transparent camp members 15 covering thereon; a flange member 16 fitted to a lower end of the center member 11; and a mouthpiece member 17 fitted thereto.例文帳に追加

ＬＥＤ報知灯１０は、円筒状の中心部材１１、この中心部材１１の略上半分に被着されたフレキシブル・プリント基板１２、このフレキシブル・プリント基板１２の複数の電極間に夫々接続された複数のＬＥＤチップ１４、これらの上を覆っている透明なキャップ部材１５、中心部材１１の下方に嵌着したフランジ部材１６及びこの上から嵌着した口金部材１７から成る。 - 特許庁

When zinc-iron films formed on the copper-zinc alloy films, which are formed on the tip ends by resistance welding, have a film thicknesses larger than required thicknesses, after shaping the tip faces of the electrode chips 9, 11, by using an electrode chip renewing tool 33, so that the zinc-iron alloy films have minute thicknesses, resistance welding of the galvanized steel sheets is continued.例文帳に追加

銅又はクロム−銅合金製からなる一対の電極チップ９・１１間に亜鉛メッキ鋼板を所要の圧力で挟持した状態で抵抗溶接して先端面に亜鉛−銅合金被膜を形成した電極チップ９・１１により亜鉛メッキ鋼板を抵抗溶接し、抵抗溶接による先端面の銅−亜鉛合金被膜上に形成される亜鉛−鉄合金被膜が所要の膜厚以上になった際に、上記各電極チップ９・１１の先端部を電極チップ再生具３３により成形して亜鉛−鉄合金被膜を微小膜厚になるように調整した後、亜鉛メッキ鋼板の抵抗溶接を継続する - 特許庁

To provide a porous cured product containing organic fibrous powders such as wood flour, wood chips, sawdust, chaff powder and bagasse powder as fillers maintaining characteristics of porous materials having a humidity control function and the like, maintaining characteristics of porous cured product comprising cured particle dispersion having fine open pores and obtained by combining resin particles obtained by curing the O/W aqueous dispersion and excellent in physical properties such as mechanical strength.例文帳に追加

木粉、木屑、鋸屑、籾殻粉やバガス粉等の有機繊維質粉体が湿度調節機能等を有する多孔質物であることの特長を保持したままで充填材として活用すると共に、Ｏ／Ｗ型熱硬化性樹脂水性分散体を硬化させて得られる樹脂粒子が結合した微細な連続気孔を有する硬化粒子分散体からなる多孔質硬化物の特性を維持し、かつ機械的強度などの物性に優れた多孔質硬化物の提供。 - 特許庁

The method for separating a semiconductor substrate, with a low-dielectric material deposited thereon, into individual chips comprises a first process wherein a blade using resin as its main binder cuts into the surface covered by a dielectric material at least to a level where the semiconductor material is exposed, and a second process wherein the blade cuts off the exposed semiconductor material.例文帳に追加

低誘電体絶縁材料が半導体物質上に積層された基板を個々のチップに分割する，低誘電体絶縁材料を積層した基板のダイシング方法において；レジンを主結合剤として使用したブレードによって，基板の低誘電体絶縁材料層が積層された面側から，少なくとも半導体物質が露出する深さまで，基板を切削する，第１の工程と；露出した半導体物質を切断する，第２の工程と；を含むことを特徴とする，低誘電体絶縁材料を積層した基板のダイシング方法が提供される。 - 特許庁

The fluid jet part 103 ejecting fluid for washing away the abrasive fluid 6 including the polishing chips 11 generated by the polishing is disposed in the downstream of the wafer retainer jig 4 and in the radius direction of the surface plate 2.例文帳に追加

ポリッシング装置１０１は、定盤２と、被研磨物である半導体ウェハ３が貼り付けられたウェハ保持治具４を定盤２の研磨面に押しつけるフィクスチャー５と、研磨砥液６を供給する研磨剤供給部１０２と、研磨屑１１を含む研磨砥液６を洗い流す流体噴射部１０３とで構成され、研磨剤供給部１０２を定盤２の回転方向に対しウェハ保持治具４の上流側でかつ定盤２の半径方向に配置し、研磨により生じる研磨屑１１を含む研磨砥液６を定盤２上から洗い流すための流体を噴射する流体噴射部１０３をウェハ保持治具４の下流側でかつ定盤２の半径方向に配置する。 - 特許庁

A plurality of the semiconductor integrated circuit chips are stacked upward in descending order of the chip size, balls or bumps are arranged on the top of the main surface of the most upper semiconductor integrated circuit chip, and the semiconductor integrated circuit chip is resin sealed in the size regulated by the chip size of the lowest semiconductor integrated circuit chip with its balls and bumps exposed.例文帳に追加

複数の半導体集積回路チップがチップサイズの大きさが小さくなる順に上方向に積層され、最上層の半導体集積回路チップの主表面の上部に外部接続用のボール又はバンプが設けられ、これら積層された半導体集積回路チップがボール又はバンプを露出して最下層の半導体集積回路チップのチップサイズで規定される大きさに樹脂封止された半導体集積回路装置。 - 特許庁

A plurality of semiconductor chips comprising a semiconductor substrate on which at least one semiconductor element is formed, element electrodes formed on the semiconductor substrate and connected electrically with the semiconductor elements, and metal bumps 19 connected electrically with the element electrodes are formed on a semiconductor wafer 10, and the pitch of the metal bumps 19 is equalized in the X direction and the Y direction over the entire surface of the semiconductor wafer 10.例文帳に追加

少なくとも１つの半導体素子が形成された半導体基板と、前記半導体基板上に形成されかつ半導体素子と電気的に接続された素子電極と、素子電極と電気的に接続された金属バンプ１９とを備えた半導体チップが複数形成された半導体ウェハ１０において、金属バンプ１９のピッチを、半導体ウェハ１０の全面にわたって、Ｘ方向およびＹ方向に等ピッチとなるように設定する。 - 特許庁

This method of manufacturing IC chips is provided for processing a silicon wafer under the condition in which a thin film of a reinforced silicon wafer is glued to a tape for grinding or for dicing in at least a grinding step or a dicing step, wherein the thin film of the reinforced silicon wafer is reinforced by a supporting member via an adhesive layer whose adhesive strength degrades by applying energy.例文帳に追加

少なくとも研削工程又はダイシング工程において、補強シリコンウエハ薄膜を研削用テープ又はダイシングテープに貼り付けた状態でシリコンウエハの加工を行うＩＣチップの製造方法であって、前記補強シリコンウエハ薄膜は、エネルギーを付与されることにより粘着力が低下する粘着剤層を介してシリコンウエハが支持体により補強されてなるものであるＩＣチップの製造方法。 - 特許庁

After processing to form a plurality of semiconductor chips on each semiconductor wafer and test each semiconductor chip by a lot constituted of a plurality of semiconductor wafers, common data through each semiconductor wafer within the same lot is stored in one characteristic data file f1, and characteristic data of each semiconductor chip obtained by a test is stored in a semiconductor chip characteristic data file f2 classified by measurement terms of characteristics.例文帳に追加

複数の半導体ウェーハで構成されるロット単位で、各半導体ウェーハそれぞれに複数の半導体チップを形成する処理、及び各半導体チップそれぞれの検査を行い、同じロット内の各半導体ウェーハに共通するデータを１つのロット特性データファイルｆ１に格納し、検査によって得られる各半導体チップの特性データを、特性の測定項目ごとに分けて１つの半導体チップ特性データファイルｆ２に格納する。 - 特許庁

The grinding apparatus comprises a chuck table for holding a wafer, a grinding means having a grinding wheel having abrasive stones arranged thereon for grinding the wafer held by the chuck table, a grinding water supplying means for supplying grinding water to a grinding region, and an observing means for observing the grinding state by the grinding water including grinding chips to be generated by grinding the wafer held by the chuck table.例文帳に追加

ウエーハを保持するチャックテーブルと、該チャックテーブルに保持されたウエーハを研削する研削砥石が配設された研削ホイールを有する研削手段と、研削領域に研削水を供給する研削水供給手段とを備えた研削装置であって、前記チャックテーブルに保持されたウエーハの研削によって発生する研削屑を含んだ研削水によって研削状態を観察する観察手段を具備したことを特徴とする。 - 特許庁

The length of the peak 6a is reduced to increase the number of chips acquisition and also a lot of film components are involved in the peak 6a.例文帳に追加

スパッタ装置内における半導体ウエハＷの固定を、半導体ウエハＷと接する当接部６ｂ、ひさし部６ａおよび板バネ６ｄを有するクランプリング６と、ヒータ７とで行い、ひさし部６ａの長さをチップ取得数向上のために短くし、ひさし部６ａ内の膜成分の巻き込みが多くなり、当接部６ｂと半導体ウエハＷとの境界部に膜成分が堆積しても、成膜工程終了後にヒータ７が下降する際、板バネ６ｄの延びる力により半導体ウエハＷと当接部６ｂとを引き離す。 - 特許庁

In the semiconductor device in which a plurality of semiconductor chips having vertical transistors are mounted on a base and four vertical transistors constitute the H-bridge circuit, a semiconductor chip having a high-side vertical transistor is stacked and fixed on the base with a first adhesive member interposed and second electrodes of two vertical transistors are electrically connected through the first adhesive member and the base.例文帳に追加

縦型トランジスタ素子を有する複数の半導体チップが基材上に搭載され、４つの縦型トランジスタ素子によってＨブリッジ回路が構成された半導体装置であって、ハイサイド側の縦型トランジスタ素子を有する半導体チップが、第１接着部材を介して基材上に積層固定され、２つの縦型トランジスタ素子の第２電極が、第１接着部材及び基材を介して電気的に接続されている。 - 特許庁

In the semiconductor chip package mounting two semiconductor chips which are a first semiconductor chip (upper chip 12) having electrodes for wiring on the surface and a second semiconductor chip (lower chip 10) having electrodes for wiring on the surface, backsides of the first semiconductor chip (upper chip 12) and the second semiconductor chip (lower chip 10) are opposed to one another and stacked and mounted.例文帳に追加

表面に配線用電極を設けてなる第１の半導体チップ（上チップ１２）と、表面に配線用電極を設けてなる第２の半導体チップ（下チップ１０）と、の２つの半導体チップを積層搭載してなる半導体チップパッケージにおいて、第１の半導体チップ（上チップ１２）と第２の半導体チップ（下チップ１０）とが互いの裏面同士を対向させて積層搭載してなることを特徴とする半導体チップパッケージ。 - 特許庁

An apparatus for fabricating a microphone assembly includes a lower mold attached to a back surface of a PCB on which a microphone chip is mounted, an upper mold installed on the PCB and including receiving spaces receiving the microphone chips and an inlet for injecting a material, and a material injector movably installed with respect to the inlet to inject epoxy or silicon into the receiving spaces of the upper mold.例文帳に追加

マイクロホン組立体の製造装置は、上部にマイクロホンチップが実装されたＰＣＢの背面に密着した状態で設けられる下部金型と、前記ＰＣＢの上部に設けられ、前記マイクロホンチップを収容する収容空間及び材料を注入するための注入口が形成される上部金型と、前記注入口に移動可能な状態で設けられ、エポキシまたはシリコンを前記上部金型の収容空間に注入するための材料注入器と、を含んで構成される。 - 特許庁

The manufacturing method of a semiconductor chip has a dicing process for dividing a wafer 1, to which a dicing tape 2 having an adhesive layer 22 containing a blowing agent has been stuck into individual semiconductor chips 1' by dicing; and an adhesive force reduction process for reducing the adhesive force of the adhesive layer 22 in the dicing tape 2, by foaming a blowing agent by giving a stimulus to the dicing tape 2.例文帳に追加

発泡剤を含有する粘着剤層２２を有するダイシングテープ２が貼付されたウエハ１をダイシングして、個々の半導体チップ１’に分割するダイシング工程と、前記ダイシングテープ２に刺激を与えて発泡剤を発泡させることによりダイシングテープ２の粘着剤層２２の粘着力を低下させる粘着力低下工程とを有する半導体チップの製造方法であって、半導体チップ１’の任意の１辺の長さをＡ、発泡剤の発泡の間隔をＢとしたときにＡとＢとが下記式（１）を満たす半導体チップの製造方法。 - 特許庁

To provide a semiconductor substrate with ceramics and its manufacturing method wherein a heat can be efficiently radiated from a semiconductor element; properties superior in heat radiation, optical transparency, mechanical strength or the like can be obtained; a problematic warpage of the substrate or chip can be reduced while the complicated manufacturing process and an increase in cost are suppressed; and cleavage and dicing during formation of the semiconductor substrate into chips can be eased.例文帳に追加

半導体素子の熱を効率的に放熱することができ、放熱特性、光透過性及び機械的強度等に優れたセラミックス付き半導体基板及びセラミックス付き半導体チップを得ることができ、更に特に問題となる基板又はチップの反りを、製造プロセスの複雑化及び高コスト化を抑制しつつ、低減することができ、更にまた、半導体基板からチップにするときの劈開及びダイシング加工を容易にすることができるセラミックス付き半導体基板及びその製造方法を提供する。 - 特許庁

The stacked semiconductor package 30 is provided with a stacked body 32 provided by stacking a plurality of the semiconductor chips 10 having an electrode on the side, a package board 36 having the number of soldering balls 34 corresponding to an electrode on the other face, and an electrode connection wire 40 extended on the side 38 of the stacked body, connecting the electrodes corresponding to the semiconductor chip and connected to the corresponding soldering balls 34.例文帳に追加

本積層型半導体パッケージ３０は、側面１２に電極を有する複数個の半導体チップ１０を積層してなる積層体３２と、一方の面で積層体に接合し、他方の面に電極に対応する数の半田ボール３４を有するパッケージ基板３６と、積層体の側面３８に延在して、半導体チップの対応する電極同士を接続し、かつ対応する半田ボール３４に接続する電極接続線４０とを備えている。 - 特許庁