「NOT-AND gate」に関連した英語例文の一覧と使い方(15ページ目) - Weblio英語例文検索

To provide an immersion nozzle with which remaining molten steel to a gate hole is not made to flow out from a gap between an ejected immersion nozzle and a reinforced iron shell of a fitting immersion nozzle head.例文帳に追加

ゲート孔に付着して残る溶鋼が、排出される浸漬ノズルと装入される浸漬ノズルのヘッドの補強鉄皮間に流れ落ちないようにした浸漬ノズルを提供する。 - 特許庁

The gate 35 is not provided to the central part (or vertically intermediate part) of the cavity 33 but provided to the part becoming largest in the flat cross-sectional area as a whole of a group of rib molding longitudinal grooves 33a and 33b or in the vicinity thereof.例文帳に追加

ゲート３５は、キャビティ３３の中央部（或いは上下中間部）ではなく、リブ成形用縦溝３３ａ，３３ｂの群の全体としての平断面積がも最も大きくなる部分かその近傍に設けている。 - 特許庁

Oxidation of an Si substrate 5 is not carried out in a process, before a gate insulating film 3 is formed on the Si substrate 5; and when an oxide film is necessary, it is formed by a CVD method or a PVD method.例文帳に追加

Ｓｉ基板５上にゲート絶縁膜３を形成する前の工程でＳｉ基板５の酸化を行わず、酸化膜が必要な場合はＣＶＤ法又はＰＶＤ法により成膜する。 - 特許庁

On the other hand, the region 105a where the silicide is not formed has a configuration wherein two layers of the gate oxide film 1051 and the polysilicon film 1052 are laminated.例文帳に追加

これに対して、シリサイド未形成領域１０５ａでは、ゲート酸化膜１０５１とポリシリコン膜１０５２との２層が積層された構成となっている。 - 特許庁

When the price of the ink cartridge 21 is not paid, on the basis of the sale identification information, an alarm sound is generated from a speaker 14 by the gate 11 and a lamp 15 is turned on.例文帳に追加

ゲート１１は、販売識別情報に基づいて、インクカートリッジ２１の代金が未払いであった場合には、スピーカ１４から警告音を発生し、ランプ１５を点灯させる。 - 特許庁

Thus, application of a high voltage between the gate and backgate of each of the transistors Pt11-Pt15 can be prevented when the voltage signal EB from the outside is input, irrespective of whether the high operation power source VDE is supplied or not supplied.例文帳に追加

これにより、高電位電源ＶＤＥの供給時／非供給時に関わらず、外部からの電圧信号ＥＢの入力時には各トランジスタＰｔ１１〜Ｐｔ１５のゲート−バックゲート間に高電圧が印加されることが防止される - 特許庁

To provide an upper cover opening/closing device for an automatic gate in which torque does not act on an upper cover to thereby cause the upper door to be smoothly opened when it is opened and torque acts on the upper door when it is closed so as to prevent the sudden closing of the upper door even when a lock is released.例文帳に追加

自動ゲートの上カバー開閉装置において、該上カバーを開放する際はトルクが掛からずスムーズに行え、閉じるときにはロックを解除してもトルクが掛かり急激に閉じることがないようにする。 - 特許庁

In the down shift when a differential value of an engine rotational speed in a determined gate time exceeds a determined value, it is judged as a driving state, and when it does not exceed the determined value, it is judged as a non-driving state.例文帳に追加

ダウンシフト時に、解放制御の開始から所定のゲートタイム内でエンジン回転速度の微分値が所定値を超えた場合をエンジンによる駆動状態、前記所定値を超えなかった場合を非駆動状態と判断する。 - 特許庁

That is, although the silicide layer 11 is formed on a surface of the source layer 5, the silicide layer 11 is not formed on a surface of a body layer 4, which is exposed between the source layer 5 and the inner corner portion 7A of the gate electrode 7.例文帳に追加

即ち、ソース層５の表面にはシリサイド層１１を形成するが、ソース層５とゲート電極７の内側のコーナー部７Ａの間に露出したボディ層４の表面については、シリサイド層１１を形成していない。 - 特許庁

In the method for pouring molten metal into the V-process mold, a pouring gate is formed in the lower half mold of a completed mold and is not formed in the upper half mold.例文帳に追加

Ｖプロセスの注湯方法において、完成鋳型の下半割鋳型に湯口を形成し、上半割鋳型には湯口を形成しないことを特徴とする。 - 特許庁

The OR gate 15 of a signal processing means 13 ORs the outputs and outputs a normal signal "0" or "1" the same as the output from the channel not shut off.例文帳に追加

信号処理手段１３の論理和ゲート１５はこれらの出力の論理和を取り、遮断されていない方の回線の出力と同じ正常な信号である“０”又は“１”を出力する。 - 特許庁

To provide a navigation system which outputs suitable guide message at a suitable timing depending on the loading status of an IC card or whether the gate of a toll road and an interchange is supported by the ETC System or not.例文帳に追加

ＩＣカードの装着状態や有料道路およびインターチェンジにおけるゲートがＥＴＣに対応しているか否かに応じて好適なタイミングで適切な案内メッセージを出力できるナビゲーション装置を提供する。 - 特許庁

In the area of the DMOS transistor, an N- type offset area 17 where a low concentration N- type impurity is introduced to the surface of a P+ type body diffusion layer 15, with a resist and a gate electrode 14, not shown, as a mask is formed.例文帳に追加

ＤＭＯＳ型トランジスタの領域では、図示しないレジストとゲート電極１４をマスクとしてＰ^+ 型ボディー拡散層１５表面に低濃度Ｎ型不純物を導入してなるＮ^- 型のオフセット領域１７を形成する。 - 特許庁

Further, a metal film 17 is so formed after forming a polycrystalline silicon film for a buffer (not shown) as to cover the inner surface of the gate insulating film 15 formed into a concave shape, and heat treatment is used to cause its reaction, thus forming a metal silicide film 16a.例文帳に追加

さらに、凹型に形成したゲート絶縁膜１５の内面を覆うように、図示しないバッファーの多結晶シリコン膜を形成後に金属膜１７を形成し、熱処理により反応させて金属珪化膜１６ａを形成する。 - 特許庁

To provide a driver circuit of an MOSFET in which unnecessary charges remaining in a gate can instantaneously be pulled out when the MOSFET is turned on from being turned off, and therefore it is not necessary to lower the impedance of an oscillator.例文帳に追加

ＭＯＳＦＥＴをオンからオフとする場合、ゲートに残留する不要な電荷を瞬時に引き抜くことができ、かつこのために発振器のインピーダンスを低いものとする必要のないＭＯＳＦＥＴのドライバ回路を提供すること。 - 特許庁

The passage recording part 7 determines whether or not the recording medium is inside or outside the management area 4 depending on the frequency that the recording medium has passed the gate 5, and manages the current location of the recording medium.例文帳に追加

通過記録部７は、記録媒体がゲート５を通過した回数により、管理領域４の内側か外側かを判断し、記録媒体の現在の所在を管理する。 - 特許庁

Therefore, the threshold voltage after writing is predominant on the gate insulating film 3 side, so that the threshold variation and/or the charge holding characteristics after writing need not be considered.例文帳に追加

したがって、書き込み後のしきい値電圧は、ゲート絶縁膜３側が支配的となり、書き込み後のしきい値変動や電荷保持特性を考慮する必要がない。 - 特許庁

On August 18th of the same year, upon the August 18 Incident, SERIZAWA left with KONDO, NIIMI and other members of Miburoshi-gumi to defend the Imperial Palace, but the warriors of Aizu Clan guarding the gate [of the Imperial Palace] held out their spears and did not allow them to pass because they did not know about the Miburoshi-gumi. 例文帳に追加

同年8月18日、八月十八日の政変に際して御所の警備のために近藤、新見とともに隊士を率いて出動するが、御門を固めていた会津藩士たちは壬生浪士組を知らなかったため槍を構えて通そうとしなかった。 - Wikipedia日英京都関連文書対訳コーパス

To provide a method for manufacturing a field effect transistor for reducing distance between a gate electrode and a trench to zero not depending on alignment accuracy and moreover for making narrower an aperture width of the trench not depending on aperture capability of a stepper.例文帳に追加

位置合わせの精度に依存しないでゲート電極とトレンチとの間の距離をゼロにすることができ、さらにステッパーの開口能力に依存しないでトレンチの開口幅を狭くすることの可能な電界効果トランジスタの製造方法を提供する。 - 特許庁

The automatic ticket gate 1 determines whether the passenger is permitted to pass a passageway or not by using the passage determination information, and in this process, determines whether the passenger corresponds to the terminal carrier or not based on the coincidence degree between a registration value and an estimation value of the attribute information.例文帳に追加

そして自動改札機１は、通行判定情報を用いて通行者に対する通路の通行可否を判定し、その際に、属性情報の登録値と推定値との一致度により、通行者が端末所有者と一致するか判定する。 - 特許庁

When the flap 11 is turned, the gate main body 10 determines whether or not the flap 11 is turned artificially, and if it is determined that the flap 11 is turned artificially, turns the flap 11 to close a coming in and leaving out passage W when the sensor 12a has not detected any person already.例文帳に追加

そして、フラップ１１が回転されたときに、人為的に回転されたか否かを判定して、人為的に回転されたと判定した場合は、上部通過検出センサ１２ａが人を検出しなくなった時点で、フラップ１１を回転させて入退出通路Ｗを閉鎖する。 - 特許庁

To provide a burglar preventive gate that detects a radio wave disturbed between the gates by a wireless tag on goods to prevent from shoplifing installed at an entrance of a shop, and that dose not harm a fashion of a shop and does not malfunction.例文帳に追加

店舗の入口に設置して万引きを防止する為に、商品に付着した無線タグにてゲート間の乱された電波を検出する盗難防止ゲートであって、店舗のファッション性を損うことなく、誤動作しない盗難防止ゲートの提供。 - 特許庁

To provide a burglar preventive gate that detects a radio wave disturbed between the gates by a wireless tag attached to goods to prevent from shoplifing installed at an entrance of a shop, and that dose not harm a fashion of a shop and does not give a pleasant feeling even when issuing alarming sound.例文帳に追加

店舗の入口に設置して万引きを防止する為に、商品に付着した無線タグにてゲート間の乱された電波を検出する盗難防止ゲートであって、店舗のファッション性を損うことなく、また警報を発しても不快感を与えない盗難防止ゲートの提供。 - 特許庁

To provide a collapsible chair of a simple structure which can be easily installed on a wall, does not become an obstacle to the passing or comings and goings in the ordinary life when it is applied in the front gate of a house due to its non-bulky figure when collapsed, and does not spoil the beauty of the house.例文帳に追加

壁面に簡単に取り付けることができ、かつ、構造が簡単で、壁面に沿って折り畳んだとき嵩が低く、通常の生活における出入りや通行に支障にならず、また、玄関先の美観を損ねることのない折り畳み式腰掛けを提供すること。 - 特許庁

In this case, the impurities are introduced into both of the upper surface and the upper site of one side surface of the gate electrode 102 and the impurities for one time is introduced into one side of a S/D region 104 while the impurities for one time is not introduced into the other part of the same or some of the impurities are introduced but the same will not substantially affect.例文帳に追加

このとき、ゲート電極１０２には上面及び一側面の上部位の双方に、不純物導入がなされ、Ｓ／Ｄ領域１０４にはその一方に１回分の不純物導入がなされ、他方には導入されないか、或いは若干導入されるものの、殆ど影響はない。 - 特許庁

The values Vsx and Vmgx are determined on the basis of the level of a gate insulating film electric field that does not cause FN electron injection which brings about a change in threshold voltage and the level of a potential barrier to a hole where a BTBT hot-hole injection does not occur.例文帳に追加

ＶｓｘおよびＶｍｇｘは、閾値電圧変化をもたらすＦＮ電子注入が起こらないゲート絶縁膜電界の大きさと、ＢＴＢＴホットホール注入が起こらないホールに対するポテンシャルバリアの大きさから決定する。 - 特許庁

To provide a method for manufacturing an organic thin-film transistor, in which an element with a large area is easily manufactured, a gate insulation layer is not damaged during forming a source electrode and a drain electrode, and flexibility of an organic insulation material is not deteriorated.例文帳に追加

大面積の素子の製造が容易であり、ソース電極及びドレイン電極を形成する際にゲート絶縁層を損傷せず、有機絶縁材料が有する柔軟性を損なわない、有機薄膜トランジスタの製造方法を提供すること。 - 特許庁

To provide a burglar preventive gate that detects a radio wave disturbed between the gates by a wireless tag attached to goods to prevent from shoplifing installed at an entrance of a shop, and that dose not harm a fashion of a shop and does not malfunction.例文帳に追加

店舗の入口に設置して万引きを防止する為に、商品に付着した無線タグにてゲート間の乱された電波を検出する盗難防止ゲートであって、店舗のファッション性を損うことなく誤動作しない盗難防止ゲートの提供。 - 特許庁

To provide an etching solution which does not damage polycrystal Si(poly-Si) and a Si oxide film (SiO_2), has a highly selective etching rate to a hafnium oxide film of a hardly-soluble high-dielectric material used as a gate insulation film, and does not include hydrofluoric acid.例文帳に追加

多結晶Ｓｉ（ｐｏｌｙ−Ｓｉ）、Ｓｉ酸化膜（ＳｉＯ_２）などにダメージを与えることなく、ゲート絶縁膜として用いられる難溶性の高誘電体材料であるハフニウム酸化膜等に対する選択エッチチングレートが大きく、なおかつフッ酸を含まないエッチング液を提供する。 - 特許庁

As a process in which two types of gate insulation films 9a and 9b are formed on the substrate 1 is carried out continuously in a multichamber type processing apparatus and the substrate is not exposed to the atmosphere, the penetration of undesirable foreign substances and the formation of undesirable natural oxide films on boundary planes between the substrate 1 and the gate insulation films 9a and 9b can be suppressed.例文帳に追加

基板１上に２種のゲート絶縁膜９ａ、９ｂを形成するプロセスは、マルチチャンバ方式の処理装置内で連続して行われ、基板１が大気に曝されることはないので、基板１とゲート絶縁膜９ａ、９ｂとの界面に不所望の異物が混入したり、自然酸化膜が形成されたりすることを抑制できる。 - 特許庁

This track and hold circuit comprises a MOS transistor switch 3 and hold capacitor 4, and higher harmonics distortion is reduced by constituting the circuit so that electric charges accumulated in a gate oxide film capacitor of the MOS transistor of which the bulk potential is varied in the same phase as an input signal Vln and a capacitor between a gate and a source of the MOS transistor do not depend on input voltage.例文帳に追加

ＭＯＳトランジスタスイッチ３とホールドキャパシタ４とを含んでなり、ＭＯＳトランジスタスイッチ３のバルク電位を入力信号Ｖｉｎと同位相で変化させるＭＯＳトランジスタのゲート酸化膜容量及びＭＯＳトランジスタのゲート・ソース間容量に蓄積される電荷を入力電圧に依存しない様にする事により高調波歪を軽減するトラックアンドホールド回路。 - 特許庁

To provide a shift device for an automatic transmission performing restriction such that a transmission switching member is not singly turned through vibration or the like during when a change lever is placed in a sub-gate and having not so many number of components.例文帳に追加

本発明は、チェンジレバーがサブゲート内に入っている間、変速機切換部材が振動等で単独で回動しないように規制するものであって、部品点数が多くなることのない自動変速機のシフト装置の提供を目的とする。 - 特許庁

A microcomputer for game control determines whether or not a winning is to be attained by using a random number for normal symbol winning determination stored as holding storage, and determines beforehand whether or not a winning is to be attained by using the random number for normal symbol winning determination extracted when a game ball passes through a gate.例文帳に追加

遊技制御用マイクロコンピュータは、保留記憶として記憶された普通図柄当り判定用乱数を用いて当りになるか否か決定するが、遊技球がゲートを通過したときに抽出された普通図柄当り判定用乱数を用いて当りになるか否かをあらかじめ判定する。 - 特許庁

Thus, even when the voltage of the dot side of the secondary winding S ascends caused by a parasitic resistance Rs at the time of the transistor T1 turned on, the base current is not decreased because a voltage Vgs between the gate of the N-channel MOS transistor M22 and the source is not lowered.例文帳に追加

これにより、トランジスタＴ１のオン時に寄生抵抗Ｒｓに起因して二次巻き線Ｓのドット側の電位が上昇しても、Ｎ型ＭＯＳトランジスタＭ２２のゲート・ソース間電圧Ｖｇｓが低下しないのでベース電流が減少しない。 - 特許庁

If the vehicle is not traveling on an ETC exit lane 12 at a step S1 or if a toll correction process is terminated at a step S3, the toll gate 25 is set as not an obstacle at a step S7 and then normal collision prevention control is executed at a step 9.例文帳に追加

ステップＳ１で自車両がＥＴＣ出口レーン１２を走行中でなく、或いはステップＳ３で料金収受処理が終了したならば、ステップＳ７でトールゲート２５を障害物でないものとして設定した上で、ステップＳ９で通常の衝突回避制御を実行する。 - 特許庁

Then, the current flow-round prevention circuit 15 or 25 on either a drive circuit 10 or 20 side which is not operated is turned off to ensure that the gate voltage of the IGBT 1 acting as a switching element is not applied to the internal circuits 16 and 26 which need to be protected against a current flow-round.例文帳に追加

そして、駆動回路１０、２０のうち作動させられない側の回り込み防止回路１５、２５をオフすることで、回り込み防止対象となる内部回路１６、２６にスイッチング素子となるＩＧＢＴ１のゲート電圧が印加されないようにする。 - 特許庁

In the configuration of a display part with the gate signal line for selecting the input of the video signal to a pixel and a source signal line for inputting the video signal to the pixel, a switch is arranged which is inserted in series with the source signal line and controlled such that the switch is turned on when the pixel is not selected by the gate signal line and turned off when the pixel is selected.例文帳に追加

画素へのビデオ信号の入力を選択するゲート信号線、及び画素にビデオ信号を入力するソース信号線を備えた表示部の構成において、ソース信号線に直列に挿入され、ゲート信号線で画素が選択されていないときにオンとなり、画素が選択されている場合にはオフとなるように制御されるスイッチを設ける。 - 特許庁

To provide a method for manufacturing a semiconductor device by which a thin gate insulation film corresponding to high-speed driving can be formed by highly controlling the film thickness, and nitriding can be applied without penetrating to a semiconductor substrate; and a semiconductor device that is provided with a thin gate insulation film with the appropriate film quality, and wherein the semiconductor substrate is not nitrided at all.例文帳に追加

高速駆動に対応した薄いゲート絶縁膜を膜厚制御よく形成でき、更に半導体基板側に貫通しない窒化を行うことのできる半導体装置の製造方法および膜質が良好な薄いゲート絶縁膜を備え半導体基板側がほとんど窒化されていない半導体装置を提供する。 - 特許庁

Since a diode 53 is connected between a collector of a transistor 51 in the second switching circuit 50 and the gate of the MOSFET 1; even if the MOSFET 1 is turned off and a current flows to a parasitic capacity 20 to lower a gate voltage, a parasitic transistor being parasitic on the transistor 51 does not operate and a transistor 52 can be surely turned on.例文帳に追加

第２の開閉回路５０中のトランジスタ５１のコレクタとＭＯＳＦＥＴ１のゲートとの間にダイオード５３を接続しているので、ＭＯＳＦＥＴ１がターンオフして寄生容量２０に電流が流れてゲート電圧が低下しても、トランジスタ５１に寄生した寄生トランジスタが動作せず、確実にトランジスタ５２をオンさせることができる。 - 特許庁

The hetero junction field effect transistor includes: a nitride semiconductor layer including a barrier layer 40 and a cap layer 50 formed on the barrier layer 40; a gate electrode 90 provided on the nitride semiconductor layer so that a lower part of the gate electrode 90 is embedded in the nitride semiconductor layer; and a surface protection film 100 formed on the nitride semiconductor layer and made of an insulation film that does not contain Si.例文帳に追加

本発明に係るヘテロ接合電界効果トランジスタは、バリア層４０及びバリア層４０上に形成されたキャップ層５０を含む窒化物半導体層と、前記窒化物半導体層に下部を埋没するようにして前記窒化物半導体層上に設けられたゲート電極９０と、前記窒化物半導体層上に形成されたＳｉを含まない絶縁膜からなる表面保護膜１００とを備える。 - 特許庁

The thin film transistor substrate comprises a thin film transistor connected with a gate line and a data line, an organic protective film that protects the thin film transistor, a contact surface with the organic protective film formed between the gate line and the data line, and inorganic insulating film, whose surface not in contact with the organic protective film is formed in a different manner.例文帳に追加

本発明による薄膜トランジスタ基板は、ゲートライン及びデータラインと接続された薄膜トランジスタと、薄膜トランジスタを保護する有機保護膜と、ゲートラインとデータラインとの間に形成され有機保護膜との接触面と、有機保護膜との非接触面が異なる形態で形成された無機絶縁膜と、を具備する。 - 特許庁

In the semiconductor circuit adopting a gate array composed of arrayed basic cells each including a pair of PMOS transistor 11 and NMOS transistor 12 whose gates are mutually connected, only the NMOS transistor 12 is utilized as a circuit element, and the source and drain of the PMOS transistor 11, which is not utilized as the circuit element, are connected to the ground GND while the back gate is connected to the power supply Vdd.例文帳に追加

ゲートが相互に接続されたＰＭＯＳトランジスタ１１とＮＭＯＳトランジスタ１２とのペアを含む基本セルが配列されたゲートアレイを採用した半導体回路であって、ＮＭＯＳトランジスタ１２のみを回路素子として利用するとともに、回路素子として利用しないＰＭＯＳトランジスタ１１のソースとドレインをグラウンドＧＮＤに接続するとともにバックゲートを電源Ｖｄｄに接続した。 - 特許庁

To provide a method for producing an overlaid in-mold molded product not generating the peeling or breaking and whitening of an overlaid in-mold film by using an injection mold having a submarine gate structure and the injection mold having the submarine gate structure used therein.例文帳に追加

サブマリンゲート構造を有する射出成形用金型を用いて得られるオーバーレイドインモールド成形品であって、オーバーレイドインモールドフィルムの剥離や破断、白化が発生しないオーバーレイドインモールド成形品の製造方法およびこれに用いるサブマリンゲート構造を有する射出成形用金型を提供する。 - 特許庁

To provide a forgetting prevention system utilizing ticket gates which enables a person to confirm whether he/she has all of his or her baggage or not when going out through a ticket gate after getting on a train through a ticket gate with a lot of baggage in his/her hands, and to provide a baggage information management part and ticket gates in this system.例文帳に追加

多くの手荷物を所持して改札装置から入って電車に乗り、改札装置を通って出てくる場合に、すべての手荷物を所持しているかどうかを確認可能な、改札装置を利用する忘れ物防止システム、このシステムにおける手荷物情報管理部及び改札装置を提供することを目的とする。 - 特許庁

A lightly doped region Y where both n+-type impurities and p+-type impurities do not exist is made on a gate electrode 14 by providing a predetermined interval between the openings of ion implantation masks, when forming the source/drain diffusion layer 37 in an n MOSFET region and the source/drain region 38 in a p MOSFET region in a self alignment process at the gate electrode.例文帳に追加

ゲート電極に自己整合的にｎＭＯＳＦＥＴ領域のソース／ドレイン拡散層３７およびｐＭＯＳＦＥＴ領域のソース／ドレイン拡散層３８を形成する際に、それぞれのイオン注入マスクの開口部間に所定の間隔を設けて、ゲート電極１４上に、ｎ＋型不純物とｐ＋型不純物とがともに存在しない低濃度な領域Ｙを形成する。 - 特許庁