「NOT-AND gate」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

To provide a slide gate plate with which oxidation of a sliding surface is restrained and the sealing property can be improved, and the crack from grooves arranged at different positions on the upper and the lower surfaces of a lower plate does not occur and further the mechanical strength caused by the formation of the groove does not decrease.例文帳に追加

摺動面の酸化を抑制するとともに、シール性の向上ができ、また、下プレートの上下面の異なる位置に設けられた溝からの亀裂の発生、さらに、溝の形成により機械的強度が低下することがないスライドゲートプレートを提供する。 - 特許庁

To provide a gate door structure excellent in design and capable of effectively eliminating a blind spot without disfeaturing, and comprising means for eliminating the blind spot that does not prevent entering or exiting and does not cause an injury to a person or damage to a car, etc.例文帳に追加

意匠性に優れ見栄えを損なうことなく死角を効果的に無くすことができると共に、出入の際に妨げとならず人の怪我や車の傷付き等の原因が生じることのない死角解消手段を備えた門扉構造を提供する。 - 特許庁

As a process in which two types of gate insulation films 9a and 9b are formed on the substrate 1 is carried out continuously in a multichamber type processing apparatus and the substrate is not exposed to the atmosphere, the penetration of undesirable foreign substances and the formation of undesirable natural oxide films on boundary planes between the substrate 1 and the gate insulation films 9a and 9b can be suppressed.例文帳に追加

基板１上に２種のゲート絶縁膜９ａ、９ｂを形成するプロセスは、マルチチャンバ方式の処理装置内で連続して行われ、基板１が大気に曝されることはないので、基板１とゲート絶縁膜９ａ、９ｂとの界面に不所望の異物が混入したり、自然酸化膜が形成されたりすることを抑制できる。 - 特許庁

This track and hold circuit comprises a MOS transistor switch 3 and hold capacitor 4, and higher harmonics distortion is reduced by constituting the circuit so that electric charges accumulated in a gate oxide film capacitor of the MOS transistor of which the bulk potential is varied in the same phase as an input signal Vln and a capacitor between a gate and a source of the MOS transistor do not depend on input voltage.例文帳に追加

ＭＯＳトランジスタスイッチ３とホールドキャパシタ４とを含んでなり、ＭＯＳトランジスタスイッチ３のバルク電位を入力信号Ｖｉｎと同位相で変化させるＭＯＳトランジスタのゲート酸化膜容量及びＭＯＳトランジスタのゲート・ソース間容量に蓄積される電荷を入力電圧に依存しない様にする事により高調波歪を軽減するトラックアンドホールド回路。 - 特許庁

Zenko-ji Temple has the period of 'gokaicho' (opening the gate) once every 7 years (more precisely, every 6 years, as the year of gokaicho is counted as the first year), and even in that period, it is the 'omaedachi-zo' image, not the hibutsu, that is publicly displayed. 例文帳に追加

善光寺では7年目ごとに「御開帳」を行っているが（開帳の年を1年目と数えるため、実際は6年に一度）、この際も公開されるのは「お前立ち像」である。 - Wikipedia日英京都関連文書対訳コーパス

After being destroyed by fire during the Onin War, Sam-mon gate and the butsu-den (Buddha hall) were not rebuilt, with the Hatto (lecture hall) serving as the butsu-den (hall in which the object of worship is enshrined). 例文帳に追加

応仁の乱による焼失後、三門と仏殿は再建されることなく、近世以降は法堂（はっとう）が仏殿（本尊を安置する堂）を兼ねている。 - Wikipedia日英京都関連文書対訳コーパス

Excavations that started in 1959 uncovered the remains of structures including the main hall, corridors, the priests' living quarters, the dining hall and Nandai-mon gate, with those that were not included in the original historic site designation being added in 1966. 例文帳に追加

1959年からの発掘調査により、金堂・廻廊・僧坊・食堂院・南大門等の遺構が確認され、当初の未指定部分が1966年に追加指定された。 - Wikipedia日英京都関連文書対訳コーパス

It is not clear when the main building was built, but it can be estimated to have been built from the middle to the end of the 18 century, or the Horeki period to the Tenmei period, judging from old room arrangement in an audience hall style, an architecture method and a construction permission paper on the front gate. 例文帳に追加

母屋の建物時期は正確には明らかにされていないが、広間型の旧式の間取りや構造手法、表門の建立許可文書などから、18世紀中期から末期、宝暦から天明期の建築と推定されている。 - Wikipedia日英京都関連文書対訳コーパス

(2) Including users of the Karasuma Line but not including passengers who transfer mutually between the Tozai Line and the Karasuma Line (that is, indicating the number of people who pass through the ticket gate at Karasuma Oike Station) 例文帳に追加

(2)烏丸線の乗降客数を含み、東西線・烏丸線相互間の乗換客数は含まない（つまり、烏丸御池駅の改札を通過した人数である）。 - Wikipedia日英京都関連文書対訳コーパス

However the Torai government did not permit Japanese taishi (commander-in-chief) to put on the taireifuku (court dress, full-dress uniform) and pass the main gate when he participated in the dinner party. 例文帳に追加

しかし宴饗の儀における日本大使の大礼服着用と、同大使が宴饗大庁門を通過することについて、東莱政府が承認しないなどのため紛糾した。 - Wikipedia日英京都関連文書対訳コーパス

In this case, a gate electrode 15, a source electrode 17 and a drain electrode 18 are made in island shapes so that the number of manufacturing steps are not increased.例文帳に追加

この場合、製造工程数が増加しないようにするために、ゲート電極１５、ソース電極１７およびドレイン電極１８は島状となっている。 - 特許庁

In this gate electrode, flat band voltage can be controlled by the amount of doped yttrium and characteristics do not deteriorate much even by heat treatment around 600°C.例文帳に追加

このゲート電極はイットリウムの添加量に従ってフラットバンド電圧を調節できるとともに、６００℃程度の熱処理を受けても特性の劣化が少ない。 - 特許庁

Although an introducing amount of nitrogen is sufficient to cause gate leakage and the infiltration of a dopant to be reduced, or to prevent these, the amount does not decrease device performance much.例文帳に追加

導入される窒素の量は、ゲート漏れおよびドーパントの侵入を低減させまたはこれらを防ぐのには十分だが、デバイス性能をあまり低下させない量である。 - 特許庁

A concrete pile, a steel pipe pile, a sand compaction pile are driven into all the breakwaters until reaching bearing ground, and a sluice pipe water gate crossing the breakwaters is not provided.例文帳に追加

全ての防波堤には、支持地盤までコンクリート杭、鋼管杭、サンドコンパクションパイルを打ち込み、堤防を横断する樋管水門は設けない。 - 特許庁

To provide a small-size and thinner railway crossing gate which does not require a clutch comprising a brushless motor given a torque limit character istic through the current control.例文帳に追加

クラッチを必要としない、小型でかつ薄形で電流制御によってトルクリミット特性を付与したブラシレスモータを内蔵した踏切遮断機を実現する。 - 特許庁

When a channel region is not formed immediately under the gate electrode 7, the entire N^- type drain region 1 is depleted by a contact between the N^- type drain region 1 and the hetero semiconductor region 4.例文帳に追加

ゲート電極７直下にチャネル領域が形成されないときに、Ｎ^-型ドレイン領域１がヘテロ半導体領域４と接することによりＮ^-型ドレイン領域１の全域が空乏化される。 - 特許庁

When the data voltage of the relatively low level is applied to the gate electrode G2 of the TFT 72, the driving voltage is not applied to the liquid crystal layer 57 and the black display is realized.例文帳に追加

相対的に低レベルのデータ電圧がＴＦＴ７２のゲート電極Ｇ２に印加されると、液晶層５７に駆動電圧が印加されず黒表示が実現される。 - 特許庁

The semiconductor device has a structure in which it is not necessary to provide an opening of the resist in a narrow region between ohmic electrodes 10 by forming the gate electrode 12 before the ohmic electrodes 10 are formed and resist hardly pools.例文帳に追加

オーミック電極１０を形成する前にゲート電極１２を形成することで、オーミック電極１０間の狭い領域にレジストパターンの開口部を設ける必要がなくなり、レジスト溜まりが生じにくい構造となっている。 - 特許庁

To provide a semiconductor device, by siliciding not only a gate electrode and source/drain region of MOS but also an electrode region of a bipolar transistor.例文帳に追加

ＭＯＳのゲート電極及びソース／ドレイン領域に加えて、バイポーラトランジスタの電極領域をもシリサイド化した、半導体装置を提供する。 - 特許庁

At the same time, the source electrode 45 and the drain electrode 46 are arranged along or not along the growth direction D1 in the transistor 25 provided to the gate driver 21.例文帳に追加

一方、ゲートドライバ２１内に形成されているトランジスタ２５では、ソース電極４５およびドレイン電極４６の配置が成長方向Ｄ１に沿っているものと、沿っていないものとが混在している。 - 特許庁

A voltage feedback circuit is provided for controlling the voltage between the gate and the source of the MOSFET so that the drain-source voltage of the power MOSFET may not get lower than the reference voltage.例文帳に追加

前記パワーＭＯＳＦＥＴのドレイン−ソース間電圧が基準電圧より低くならないように該ＭＯＳＦＥＴのゲート−ソース間電圧を制御する電圧フィードバック回路を設ける。 - 特許庁

An inner diameter of the opening 41a formed at the aperture electrode 41 is set not less than an interval between the gate electrode 31 and the aperture electrode 41.例文帳に追加

アパーチャ電極４１に形成された開口４１ａの内径は、ゲート電極３１とアパーチャ電極４１との間隔以上に設定されている。 - 特許庁

Gate electrodes 7A, 7B, and 7C that include a tungsten (W) film are formed, followed by being subjected to re-oxidation a treatment on condition that the tungsten film is not practically oxidized.例文帳に追加

タングステン（Ｗ）膜を含むゲート電極７Ａ、７Ｂ、７Ｃを形成し、続いて実質的にタングステン膜を酸化しない条件で再酸化処理を行う。 - 特許庁

In such a configuration, the gate voltages of field effect transistors constituting the amplifier are not varied and amplification can be performed without impairing an amplification factor of the inverter amplifier.例文帳に追加

このような構成とすることによって、アンプを構成する電界効果型トランジスタのゲート電圧は変動せず、インバータアンプの増幅率を損うことなく増幅できる。 - 特許庁

To provide the manufacturing method for a synthetic resin pallet that a multilayer injection can be performed by using a one-point gate system and a recycled plastic material is intended not to appear on a surface layer (skin layer).例文帳に追加

一点ゲート方式を用いて多層射出を可能とし再生プラスチック材の使用が表層（スキン層）に表れないようにした合成樹脂製パレットの製造方法を提供するものである。 - 特許庁

To provide a new metal compound which is stable to heat on a gate stack containing a high-k dielectric and does not cause carbon diffusion caused in the case of a metal carbide.例文帳に追加

高ｋ誘電体を含むゲート・スタック上において熱に対して安定な新規の金属化合物であって、金属炭化物の場合に起こるような炭素拡散を引き起こさない金属化合物を提供すること。 - 特許庁

The second clamping circuit CLAMP2 ensures that the voltage between the gate of an NMOS transistor N1 and the output which is coupled to the drain/source of the transistor N1 does not exceed a predetermined amount.例文帳に追加

第２クランプ回路ＣＬＡＭＰ２は、ＮＭＯＳトランジスタＮ１のゲートと同トランジスタＮ１のドレイン／ソースに接続される出力との間の電圧が所定量を超えないように保証する。 - 特許庁

The two clamping circuits prevent gate stress problems on the transistor P2 by ensuring the voltages between the gates and the source/drain terminals so that drain/source terminals do not exceed predetermined voltages.例文帳に追加

２つのクランプ回路は、ゲートとソース／ドレインとの間の電圧を確保することによりドレイン／ソース端子が所定電圧を超えないようにし、それによりトランジスタＰ２にかかるゲートストレスを低減する。 - 特許庁

To provide a gate electrode of nMOSFET which can control flat band voltage and does not show much deterioration of characteristics even when exposed to high temperature during semiconductor-device manufacturing processes.例文帳に追加

フラットバンド電圧を制御できるとともに、半導体デバイス製造プロセスで使用される高温に曝されても特性の劣化が少ない、ｎＭＯＳＦＥＴのゲート電極を与える。 - 特許庁

To provide a semiconductor device of relatively small size which will not malfunction due to leakage from a transistor region and has high reliability as a semiconductor device equipped with fine gate patterns with small size variance.例文帳に追加

寸法ばらつきの少ない微細なゲートパターンを備えた半導体装置であって、トランジスタ領域からのリークによる誤動作のない信頼性の高い、比較的小サイズの半導体装置を提供する。 - 特許庁

When the input IN is the second high level, the output S1 of the high potential detecting circuit becomes 'L' and an output OUT does not depend on the output of the NOR gate circuit 10.例文帳に追加

入力ＩＮが第２のハイレベルであると、高電位検出回路の出力Ｓ１が”Ｌ”になり、出力ＯＵＴはＮＯＲゲート回路１０の出力によらなくなる。 - 特許庁

To provide a chemical sensor using an FET which does not increase the planar surface area of a gate electrode and effectively improves detection sensitivity.例文帳に追加

ゲート電極の平面的な表面積を増大することなく検出感度が実効的に向上した電界効果トランジスタ利用の化学センサーを提供すること。 - 特許庁

To provide a semiconductor simulation apparatus and a semiconductor simulation method capable of calculating, with high accuracy, a gate-drain capacitance when source-drain voltage of a MOS transistor is not 0 V.例文帳に追加

ＭＯＳトランジスタのソース・ドレイン間電圧が０Ｖでない場合のゲート・ドレイン間容量を高精度に算出することができる半導体シミュレーション装置および半導体シミュレーション方法を提供する。 - 特許庁

The first clamping circuit CLAMP1 ensures a voltage between the gate and the source/drain of a PMOS transistor P1, that supplies a pumped voltage, so that a voltage between a drain/source of the transistor P1 does not exceed a predetermined voltage.例文帳に追加

第１クランプ回路ＣＬＡＭＰ１は、ポンプ電圧を供給するＰＭＯＳトランジスタＰ１のドレイン／ソースが所定電圧を超えないように、トランジスタＰ１のゲートとソース／ドレインとの間の電圧を確保する。 - 特許庁

In a method for growing a chemical semiconductor, the gate valve 57 is opened in a period wherein a nitrogen radical beam is provided, and is closed in a period wherein the nitrogen radical beam is not provided.例文帳に追加

化合物半導体を成長する方法において、窒素ラジカルビームを提供するための期間に、ゲートバルブ５７を開きまた窒素ラジカルビームを提供しない期間に、ゲートバルブ５７を閉じる。 - 特許庁

To provide a low leakage voltage detection circuit and method for not generating a leakage current due to a gate electrode drive voltage signal being an insufficient voltage.例文帳に追加

ゲート電極駆動電圧信号が不十分な電圧のためにリーク電流が発生することのない低リーク電圧検出回路及び方法を提供する。 - 特許庁

Since a nitride film is not formed between the buffer silicon oxide film and a base substrate 1 when nitride treatment is performed to the buffer silicon oxide film, the buffer silicon oxide film can be surely peeled, when the gate insulating film 63 is formed.例文帳に追加

バッファシリコン酸化膜は窒化処理が行われても、下地基板１との間に窒化膜が形成されないので、ゲート絶縁膜６３を形成する際にはバッファシリコン酸化膜は確実に剥離できる。 - 特許庁

The method includes a process which forms a gate containing a metal film on one area on a semiconductor substrate, and a process which forms an LPCVD oxidized metal on the whole surface using an LPCVD method which does not cause the oxidization of the metal film.例文帳に追加

半導体基板上の一領域上に、金属膜を含むゲートを形成する段階と、前記金属膜の酸化を誘発させないＬＰＣＶＤ法によって全表面上にＬＰＣＶＤ酸化膜を形成する段階とを含む。 - 特許庁

To improve merchantability by making a melting resin not to turn to the front side of a molded skin even in a side gate method, and to decrease manufacturing cost by a simple mold structure.例文帳に追加

サイドゲート方式でありながら溶融樹脂が成形表皮の表側に回り込まないようにして商品性を向上させるとともに、簡素な型構造で経費の低減化を図る。 - 特許庁

To realize a device structure which does not cause partial shaving of a gate oxide film or partial shaving of a titanium silicide layer, in a semiconductor device which has titanium silicide electrode structure, and its manufacturing method.例文帳に追加

チタンシリサイド電極構造を有する半導体デバイスにおいて、ゲート酸化膜の局所削れや、チタンシリサイド層の局所的な削れが生じないデバイス構造及びその製造方法を提供することを目的とする。 - 特許庁

The data program terminals of FPGA are not required, when FPGA is substituted for a gate array and they are used for controlling the boundary scan circuit 16.例文帳に追加

ＦＰＧＡのデータプログラム用端子は、ＦＰＧＡをゲートアレイに置き換える際には不要となるものであり、これを、バウンダリスキャン回路１６の制御用として使用する。 - 特許庁

The parasitic transistor is removed in a place in contact with the element separating region as the part not covered with the gate electrode 10, in the source 12 and drain 13 respectively formed in the element forming region.例文帳に追加

素子形成領域にそれぞれ形成したソース１２およびドレイン１３における、ゲート電極１０に覆われない部分であって、かつ素子分離領域に接する寄生トランジスタ部分が除去されている。 - 特許庁

To provide a semiconductor device and its manufacturing method that can obtain an excellent on-voltage not only during a conduction time of an insulated gate field effect transistor but also during a conduction time of a reflux diode.例文帳に追加

絶縁ゲート型電界効果トランジスタの導通時および還流ダイオードの導通時のいずれにおいても良好なオン電圧を得ることのできる半導体装置およびその製造方法を提供する。 - 特許庁

The latch circuit is constituted of a dual port inverter and a dual port clocked inverter not including a transmission gate in order to narrow a strong electric field region to be formed.例文帳に追加

形成される強電界領域を狭くするために、ラッチ回路をデュアルポートインバータと、トランスミッションゲートを含まないデュアルポートクロックドインバータとから構成する。 - 特許庁

The gate of the transistor Q1 and the drain of the transistor Q11 are not directly connected to the drain of a transistor Q4, but are connected to the base of transistor Q12.例文帳に追加

トランジスタＱ１のゲートとトランジスタＱ１１のドレインとは、直接にはトランジスタＱ４のドレインには接続されず、トランジスタＱ１２のベースに接続されている。 - 特許庁