「NOT-AND gate」に関連した英語例文の一覧と使い方(16ページ目) - Weblio英語例文検索

As a result, when the read word line rdword 0 becomes to be at the high level, since only a minute coupling voltage is generated on the write word line wrword 0 and the voltage is equal to or smaller than the threshold voltage of a transfer gate 1 for writing memory cells, this transfer gate is never turned ON and the erroneous write is not generated.例文帳に追加

このため、読み出しワード線ｒｄｗｏｒｄ０がハイレベルになった時、書き込みワード線ｗｄｗｏｒｄ０には微小なカップリング電圧しか発生せず、メモリセルの書き込み用のトランスファーゲート１の閾値電圧以下なので、このトランスファーゲートがオンすることがなく、誤書き込みが生じない。 - 特許庁

The solid-state imaging element 40 includes a semiconductor substrate 47, a plurality of photodiodes 41 formed on the semiconductor substrate 47 in two-dimensional shape, and a vertical CCD 43 formed by arranging at least one read-out gate for reading out an accumulated charge and non-read-out gate that does not read-out a charge for each photodiode 41.例文帳に追加

固体撮像素子４０は、半導体基板４７と、半導体基板４７上に２次元状に形成される複数のフォトダイオード４１と、フォトダイオード４１ごとに、蓄積された電荷を読み出すための読出ゲートおよび電荷を読み出さない非読出ゲートとを少なくとも１つずつ配設されることにより形成された垂直ＣＣＤ４３とを有する。 - 特許庁

To provide a semiconductor integrated circuit design support device, a semiconductor integrated circuit support method, and a semiconductor integrated circuit design support program for simulating a gate level netlist without rewriting a test bench even when a signal included in an RTL to be monitored in the simulation of the RTL is not included in the gate level netlist.例文帳に追加

ＲＴＬのシミュレーションにおいて監視対象とされたＲＴＬに含まれる信号がゲートレベルネットリストに含まれていない場合でも、テストベンチを書き換えることなくゲートレベルネットリストのシミュレーションを行うことが可能な半導体集積回路設計支援装置、半導体集積回路設計支援方法、半導体集積回路設計支援プログラムを提供する。 - 特許庁

In this multistory parking system 1, a gate closing operation is inhibited when an opened state of a cover portion 15 of an outlet box 13 is detected by an opened state detection switch 17a, and the inhibition of the gate closing operation is released when the opened state of the cover portion 15 is not detected by the opened state detection switch 17a.例文帳に追加

立体駐車装置１では、コンセントボックス１３のカバー部１５の開状態が開状態検知スイッチ１７ａによって検知されたときには、ゲートの閉動作を禁止し、カバー部１５の開状態が開状態検知スイッチ１７ａによって検知されないときには、ゲートの閉動作の禁止を解除する。 - 特許庁

A source-gate channel resistance of the MOS element 3 whose capacitance is stepwise changed depending on a DC voltage applied between the source and the gate through the control of the DC voltage on which an AC voltage is superimposed is selected to be a small resistance so as not to interrupt an AC signal by the AC voltage.例文帳に追加

ソースとゲートとの間に印加される直流電圧に応じて容量が階段状に変化するＭＯＳ素子３であって、直流電圧に交流電圧を重畳させるとともに直流電圧を制御することによって前記容量を可変する電圧可変容量素子３において、ソースとゲート間のチャンネル抵抗を、交流電圧による交流信号を遮断しない小さな値に構成する。 - 特許庁

A boarding management system has a check-in terminal 12 to which information about a passenger boarding procedure is inputted, a gate terminal 20 to which information about passenger boarding is inputted and a server for automatically generating a message about a passenger who has not completed a boarding procedure or boarding by a prescribed time on the basis of information received from the check-in terminal 12 or the gate terminal 20.例文帳に追加

乗客の搭乗手続についての情報が入力されるチェックイン端末１２と、乗客の搭乗についての情報が入力されるゲート端末２０と、前記チェックイン端末１２又はゲート端末２０から受信した情報に基づいて、所定の時刻までに搭乗手続又は搭乗を済ませていない乗客に関するメッセージを自動生成するサーバとを有する。 - 特許庁

A gate resistance corresponding to the semiconductor switching element 181 superposed with the bus bar is designed to a higher resistance value than the gate resistance corresponding to the semiconductor switching element 182 not superposed with the bus bar so as to cancel the difference between the peak currents at the times of turning on and off generated according to the difference of the inductance values.例文帳に追加

インダクタンス値の差異によって生じるターンオンおよびターンオフ時でのピーク電流の差を相殺するように、バスバーと重なる半導体スイッチング素子１８１に対応のゲート抵抗は、バスバーと重ならない半導体スイッチング素子１８２に対応のゲート抵抗よりも高い抵抗値に設計される。 - 特許庁

Metallic silicide films 43a, 43b are formed on the gate electrode 15 and the n^+-type semiconductor region 35 while the metallic silicide film 43a is extended not only on the upper surface of the gate electrode 15 but also on the upper region of the recess 34b in the side surface 34a of the side wall spacer 33.例文帳に追加

ゲート電極１５上およびｎ^＋型半導体領域３５上に金属シリサイド膜４３ａ，４３ｂが形成され、金属シリサイド膜４３ａはゲート電極１５の上面上だけでなく、サイドウォールスペーサ３３の側面３４ａうちの凹部３４ｂよりも上部の領域上にも延在している。 - 特許庁

In the DRAM 1, the gate insulating film (not shown in the figure) of each transistor in a memory cell array block 11 and an I/O circuit block (I/O circuit area) 13 constituting the memory cell area of the DRAM 1 is formed thicker in thickness than the gate insulating film of each transistor in the peripheral circuit block (peripheral circuit area) 12.例文帳に追加

ＤＲＡＭ１において、メモリセル領域を構成するメモリセルアレイブロック１１およびＩ／Ｏ回路ブロック１３（Ｉ／Ｏ回路領域）の各トランジスタのゲート絶縁膜（図示せず）を、周辺回路ブロック１２（周辺回路領域）のトランジスタのゲート絶縁膜よりも厚く形成したものである。 - 特許庁

At the time of forming a drain region and a source region by implanting impurity ions corresponding to a channel of a transistor to be formed, resist is formed at least on a peripheral part of the gate oxide film beforehand so as not to implant the impurity ions to the lower layer region of the peripheral part of the gate oxide film of the high breakdown voltage MOS transistor.例文帳に追加

形成するトランジスタのチャネルに応じて不純物イオンを注入することにより、ドレイン領域およびソース領域を形成する際に、あらかじめ、高耐圧ＭＯＳトランジスタのゲート酸化膜の周辺部の下層領域に、不純物イオンが注入まれないように、少なくともゲート酸化膜の周辺部上にレジストを形成する。 - 特許庁

It is discriminated whether a storage element 13, for storing binary information in accordance with injection/non-injection of electric charges to the floating gate 13a arranged in an electrical insulation state on a semiconductor substrate on which a source S and a drain D are formed, can hold surely electric charges previously injected into the floating gate or not.例文帳に追加

ソースＳおよびドレインＤが形成された半導体基板上に電気的に絶縁状態で配置されるフローティングゲート１３ａへの電荷の注入の有無に応じた２値情報を格納する記憶素子１３が前記フローティングゲートに予め注入された電荷を確実に保持できるか否かを判定する。 - 特許庁

A barrier film of a silicon nitride film 39D is set under an interlayer insulating film 39, comprising an SOG film which coats a floating gate 34 and a control gate 36, etc., so that even if H or OH contained in the SOG film diffuses, it will not be trapped by a tunnel oxide film for improved trap up rate.例文帳に追加

本発明の不揮発性半導体記憶装置は、フローティングゲート３４とコントロールゲート３６等を被覆するＳＯＧ膜を含む層間絶縁膜３９下面にシリコン窒化膜３９Ｄによるバリア膜が介在することで、ＳＯＧ膜に含まれるＨあるいはＯＨが拡散しても、トンネル酸化膜３３にトラップされなくなり、トラップアップレートが改善する。 - 特許庁

This defect analyzer is characterized in that the semiconductor integrated circuit is irradiated with an electromagnetic field by a probe, and fluctuation in electrical characteristics in the integrated circuit such as power supply current fluctuation is detected by an open gate or by activating gate potential, thereby detecting whether defects exist or not.例文帳に追加

半導体集積回路においてプローブにて電磁界を照射し、オープンゲートまたはゲート電位を活性化することで電源電流変動などの半導体集積回路内の電気的な特性変動を検出し、不良の有無を検出することを特徴とする半導体集積回路の不良解析装置である。 - 特許庁

Then the second gate-level logical data generated through the logic synthesis in the step S12 is outputted (S13) and rewiring processing is performed by using a dummy cell which is not used in the original first gate-level logical data existing on a mask layout in accordance with a change in connected relation after logic is changed in addition to an originally arranged basic cell (S14).例文帳に追加

処理Ｓ１２の論理合成処理で合成されて生成された第２のゲートレベルの論理データの出力（Ｓ１３）により、元々配置されている基本セルに加え、論理変更後の接続関係の変更に応じマスクレイアウト上に存在する元の第１のゲートレベルの論理データで使用しないダミーセルも用いて再配線処理を行う（Ｓ１４）。 - 特許庁

Further, the gate of the N-type transistor for actually executing resetting is driven by a sense circuit of an internal power supply level, the gate of the N-type transistor not used for the resetting is connected to GND, and the connection destinations of both the N-type transistors can be properly replaced by a minimum wire change in response to the setting state.例文帳に追加

なおかつ実際にリセット動作を行うＮ型トランジスタのゲートは内部電源レベルのセンス回路により駆動し、リセット動作に使用しないＮ型トランジスタのゲートはＧＮＤに接続し、両者の接続先はその設定状態に応じて最小の配線変更で適宜交換できるようにしておく。 - 特許庁

In the toll collection system for automatically processing toll collection against vehicles using a toll road, at connection processing of the toll road via ordinary roads, presence or absence of connecting is determined based on not only information at an exit toll gate passed just before the connecting but also information at an entrance toll gate for starting in a previous passage route and other past passage information.例文帳に追加

有料道路を利用する車両に対し通行料金の収受処理を自動的に行なう料金収受システムにおいて、有料道路における一般道路を経由した乗り継ぎ処理において、乗り継ぎ直前の出口料金所における情報のみでなく、前回の通行経路における初乗入口料金所の情報や、それ以外の過去の通過情報を用いて乗り継ぎの有無を判定する。 - 特許庁

At this point, a start pulse STV2 of a light-on/off shift register 301 is made to start after an output enable signal OEV2 of a light-on/off gate signal output control circuit 302 is output, and a light-on/off gate signal (BG1 to BGn) as a scanning signal is not carelessly supplied to pixel circuits.例文帳に追加

このとき点灯オンオフシフトレジスタ３０１のスタートパルスＳＴＶ２は、点灯オンオフゲート信号出力制御回路３０２の出力イネーブル信号ＯＥＶ２が出力された後に、スタートするようにし、走査信号としての点灯オンオフゲート信号（ＢＧ１—ＢＧｎ）が不用意に画素回路に供給されないようにした。 - 特許庁

NMOS(N-type metal oxide semiconductor) transistors 1 and 2 each have a source and a back gate that are short-circuited, and hence threshold voltages Vth1 and Vth2 of the NMOS transistors 1 and 2 respectively depend only on process fluctuations in the NMOS transistors 1 and 2 and not on process fluctuations in other elements.例文帳に追加

ＮＭＯＳトランジスタ１〜２において、ソースとバックゲートとがショートするので、閾値電圧Ｖｔｈ１〜Ｖｔｈ２はＮＭＯＳトランジスタ１〜２のプロセスばらつきだけに依存して他の素子のプロセスばらつきに依存しない。 - 特許庁

Further, the ground conductor is electrically connected to a gate (not shown) of the high electronic mobility transistor 101, drains (not shown) of the coplanar type open-ended line 102a and the high electronic mobility transistor 101, and sources (not shown) of the open-ended line 102b and the high electronic mobility transistor 101 through the bonding wire 106, respectively.例文帳に追加

また、高電子移動度トランジスタ１０１のゲート（図示せず）とコプレーナ型先端開放型線路１０２ａ、および高電子移動度トランジスタ１０１のドレイン（図示せず）と先端開放型線路１０２ｂ、高電子移動度トランジスタ１０１のソース（図示せず）と接地導体が、それぞれボンディングワイヤー１０６を介して、電気的に接続されている。 - 特許庁

The manufacturing method of the semiconductor device comprises processes of: forming a high specific dielectric insulating layer on an SOI substrate; forming a gate electrode layer on the high specific dielectric insulating layer; forming a resist layer on the gate electrode layer; selectively removing the gate electrode layer using the resist layer as a mask; and removing the resist layer by ashing processing using gas not containing oxygen.例文帳に追加

本発明に係る半導体装置の製造方法は、ＳＯＩ基板上に、高比誘電率絶縁層を形成する工程と；前記高比誘電率絶縁層上に、ゲート電極層を形成する工程と；前記ゲート電極層上に、レジスト層を形成する工程と；前記レジスト層をマスクとして前記ゲート電極層を選択的に除去する工程と；酸素を含まないガスを用いたアッシング処理によって前記レジスト層を除去する工程とを含んでいる。 - 特許庁

To provide a semiconductor relay in which even when the impurity concentration of a base is increased for reducing a leak current between the drain and source of an output stage MOSFET, a gate threshold voltage Vt or ON resistance Ron is not increased and a switching time is not increased or ON resistance is not increased, as a result.例文帳に追加

本発明の課題は、出力段ＭＯＳＦＥＴのドレイン・ソース間のリーク電流を低減するためベースの不純物濃度を高くしても、ゲート閾値電圧Ｖｔやオン抵抗Ｒｏｎが増加せず、その結果、スイッチング時間が増加したりオン抵抗が増加したりすることがない半導体リレーを提供することである。 - 特許庁

In this thin-film transistor, the source and drain electrodes 9 and 10 are formed with the groove 54 in such a way that crosswise polar parts 91 and 102 facing each other are formed on both side of the joining part 52, and lengthwise parts 93 and 103 do not overlap with the gate electrode 5.例文帳に追加

ソース電極９及びドレイン電極１０は、Ｔ字の横棒部分９２，１０２が連結部５２を挟んで互いに向かい合うように、かつＴ字の縦棒部分９３，１０３がゲート電極５と平面的に重ならないように溝部５４に対応して配置して薄膜トランジスタを構成した。 - 特許庁

To provide a semiconductor memory and a semiconductor device in which the matching distance of contact hole opening lithography and gate electrode forming lithography is not required to be secured and the area of a cell array and the like can be reduced, and to provide manufacturing methods for these.例文帳に追加

コンタクトホール開口のリソグラフィとゲート電極形成のリソグラフィの整合距離を確保する必要がなく、セルアレイなどの面積の縮小が可能な半導体記憶装置、半導体装置とそれらの製造方法を提供する。 - 特許庁

To provide an EPROM where a voltage between a gate and a source and a voltage between a drain and a source are programmable at VDD or less, excess erasure is prevented, and a high programming power (i.e., voltage) and a long program time are not needed.例文帳に追加

ゲート−ソース間電圧とドレイン−ソース間電圧がＶＤＤ以下でプログラム可能であり、かつ過剰消去の問題を有さず、また高いプログラミングパワー、電圧およびプログラム時間を必要としないようなＥＰＲＯＭを提供する。 - 特許庁

To provide an electron-emitting element which prevents a gate electrode and a focusing electrode from becoming same potential and desired electron beam diameter not being obtained, and of which the circuit structure can be made simple, a display device and an imaging device having the same.例文帳に追加

ゲート電極とフォーカス電極とが同電位になって所望の電子ビーム径が得られなくなることを回避するとともに、回路構成を簡素化することができる電子放出素子、それを備えた表示装置及び撮像装置を提供すること。 - 特許庁

Thus, diversion can be accurately performed only by the extremely simple operations such as the turning of the gate board 6, and the cost of the equipment and the like are kept low because sluice equipment and the like do not have to be separately installed in each of the diversion channels 2a and 2b.例文帳に追加

このように、ゲート板６の回動といったごく簡単な操作だけで分流を精度良く行えると共に、各分水路２ａ、２ｂ毎に水門設備などを別途設置する必要がないので設備コストなどを低廉に抑えられる - 特許庁

To provide a gate locking device in a charge receipt system in which a mechanism is simplified and can be lightened and the impulse of a pole at a time when a car or the like collides with the pole is inhibited extremely and the pole and the car are not damaged.例文帳に追加

機構が簡単で軽量化を図ることができ、車等がポールに衝突したときのポールの衝撃を極力おさえ、ポールや車を破損させることがない料金収受システムにおけるゲート開閉装置を提供すること。 - 特許庁

To provide a transistor having sufficient withstand pressure, including a gate insulating film which can be formed by easy processes, and not requiring a high-temperature crystallizing process, and to provide a method of manufacturing the transistor, and an electro-optical device, a semiconductor device and an electronic apparatus.例文帳に追加

十分な耐圧を有し、しかも容易なプロセスで形成することのできるゲート絶縁膜を備え、さらに高温での結晶化処理を不要にしたトランジスタとその製造方法、及びこのトランジスタを備えた電気光学装置、半導体装置、電子機器を提供する。 - 特許庁

In the traditional manzai in Okinawa, manjai-koshi (strolling comic dancer) in the Shuri suburb of Aniya hamlet seems to have stood by the gate of each house, given celebration words and made dolls dance at the beginning of the year, but in the Taisho period they were not seen in Nakijin and so on, and only the word manjai-koshi remains. 例文帳に追加

本来の沖縄の萬歳は、首里郊外の安仁屋部落にいた萬歳行者（まんぢゃいこーしー）が年のはじめに各家々の門に立ちよって祝言をとなえ人形を舞わせていたようであるが、大正時代には今帰仁などではすでに見受けられず、萬歳行者という言葉だけが伝えられていた。 - Wikipedia日英京都関連文書対訳コーパス

Enryaku-ji Temple and Kofuku-ji Temple exercised the authority of kami such as mikoshi (portable shrine) of Hiyoshi-taisha Shrine and shinboku (sacred tree) of Kasuga-taisha Shrine, respectively, when they went to the Imperial Palace in Rakuchu (inside the capital Kyoto) to make their demands; if it did not work, they would take actions like leaving mikoshi and shinboku at its gate, practically halting the political function. 例文帳に追加

延暦寺は日吉大社の神輿、興福寺は春日大社の神木などの「神威」をかざして洛中内裏に押し掛けて要求を行ない、それが通らない時は、神輿・神木を御所の門前に放置し、政治機能を実質上停止させるなどの手段に出た。 - Wikipedia日英京都関連文書対訳コーパス

To provide a turbine housing capable of improving durability and reliability of a turbine, and capable of reducing the size and weight preventing unnecessary rotation of the turbine even if a waist gate valve is not used.例文帳に追加

ウェストゲートバルブ等を用いなくてもタービンを必要以上に回転させることを防止してタービンの耐久性及び信頼性の向上を図ることができると共に、小型化及び軽量化を図ることの可能なタービンハウジングを提供する。 - 特許庁

To provide a semiconductor memory device and a manufacture thereof capable of finely patterning a polycrystalline silicon film without a portion not being left, and of easily preventing dielectric strength between an erasable electrode and a floating gate electrode.例文帳に追加

多結晶シリコン膜が部分的に残ることのない微細化を進めることができ、消去ゲート電極及びフローティングゲート電極間における耐圧劣化を容易に抑制することが可能な半導体記憶装置と、半導体記憶装置の製造方法とを提供する。 - 特許庁

Further, unlike injection molding, any gate part or any weld part is not formed, and any shrinkage during the re-solidification of the seal ring 38 can be prevented, and a hole part 12 can be reliably sealed by filling a space between a hub 20 and an inner circumferential wall of the hole part 12.例文帳に追加

また、射出成形と異なり、ゲート部やウェルド部が形成されないため、シールリング３８の再固化の際のヒケが防止され、該ハブ２０と穴部１２の内周壁との間を埋めて、穴部１２を確実にシールすることができる。 - 特許庁

A testing circuit to determine whether the mask that has been used to from the source/drain and gate electrode of a transistor, contact and wiring of each layer thereof is correct or not is formed within a chip or in the scribe region, and this circuit is then coupled with formation of the pattern of mask used.例文帳に追加

トランジスタのソース・ドレイン、ゲート電極とその上各層のコンタクトと配線を形成する際に使用したマスクが正しい物か否かを判定する為の試験回路をチップ内又はスクライブ領域に形成しておき、この回路を使用マスクのパターン形成により連結される。 - 特許庁

To provide a semiconductor device having a TAT(Trench Access Transistor) DRAM cell which does not improperly affect a transistor characteristic and contact opening and is equipped with a structure capable of keeping excellently a dielectric breakdown strength of a diffusion-layer making electrode and gate electrode even with a process variance.例文帳に追加

トランジスタ特性やコンタクト開口性に不都合な影響がなく、かつプロセスばらつきが生じても、拡散層取り出し電極とゲート電極の絶縁耐圧を良好に確保できる構成を備えたＴＡＴ・ＤＲＡＭセルを有する半導体装置を提供する。 - 特許庁

As a random number selected at a time when a ball passes through the gate 43 is used for a lottery, and whether the guidance members 41 and 41 get into an enlargement position depends on a success of the lottery, the player cannot predict whether the guidance members 41 and 41 will get into the enlargement position or not.例文帳に追加

ゲート４３を通過したタイミングで選択される乱数値にて当否の抽選が行われ、その抽選の当否によって誘導部材４１、４１が拡大位置になるかならないかが決まるので、遊技者は誘導部材４１、４１が拡大位置になるかならないかを予測できない。 - 特許庁

A key match detection circuit 25 compares the permission key set to the permission key setting register 23 and the authentication key set to the authentication key setting register 24 and closes the gate circuit 22 and inhibits the access of the internal register group 21 in the case that they do not match.例文帳に追加

キー一致検出回路２５は、許可キー設定レジスタ２３に設定された許可キーと、認証キー設定レジスタ２４に設定された認証キーとを比較し、不一致の場合にはゲート回路２２を閉じて内部レジスタ群２１のアクセスを禁止する。 - 特許庁

Thick oxide films 23 and 24 of a trench MOSFET are formed by depositing a thin second oxide film on a thick first oxide film (not shown), and thin gate oxide films 25 and 26 of a planar MOSFET at a CMOS section are formed only of the second oxide film.例文帳に追加

トレンチＭＯＳＦＥＴの厚いゲート酸化膜２３、２４を図示しない厚い第１の酸化膜上に薄い第２の酸化膜を積層しで形成し、ＣＭＯＳ部のプレーナＭＯＳＦＥＴの薄いゲート酸化膜２５、２６を薄い第２の酸化膜のみで形成する。 - 特許庁

The core layers 2 are thereby not excited to a recordable state only by irradiation with reference light B1 and signal light BS whose respective wavelengths are made equal and the core layers 2 is excited to the recordable state only in the case where the core layers are irradiated with the reference light B1 and the gate light B2 different in the wavelength therefrom.例文帳に追加

これによれば、それぞれ波長が同等とされる参照光Ｂ１、信号光ＢＳの照射のみではコア層２が記録可能な状態に励起されず、参照光Ｂ１と、これと波長の異なるゲート光Ｂ２を照射した場合にのみコア層２を記録可能な状態とすることができる。 - 特許庁

Thus, by properly setting the bias voltage TPH, when the switches S4a and S4b are switched to OFF states, charges Qn and Qp stored in the gate/drain capacitances Cn and Cp offset each other by clock field-through, so as not to be stored in a capacitor C1.例文帳に追加

そこで、バイアス電圧TPHを適宜設定することにより、各スイッチＳ４ａ，Ｓ４ｂがＯＦＦ側に切り替わる際にクロック・フィールド・スルーによって各ゲート・ドレイン容量Ｃｎ，Ｃｐに蓄積される各電荷Ｑｎ，Ｑｐを互いに打ち消し合わせ、コンデンサＣ１に蓄積させないようにする。 - 特許庁

Thus, only a signal requiring power limitation is inputted to a clipping means 101, and regarding a signal that does not require power limitation, a selector 106 is controlled via an AND gate 107, and a timing-controlled signal passed via a timing controller 105 is outputted.例文帳に追加

これにより電力制限される必要のある信号だけがクリッピング手段１０１に入力され、電力制限される必要のない信号はアンドゲート１０７を介してセレクタ１０６を制御し、タイミング調整器１０５を経たタイミング調整後の信号が出力される。 - 特許庁

Basic characteristic value of a cell when not taking the variation in characteristic values into consideration and the transistor dimension constituting the cell, for example, a variation coefficient of the cell characteristic value corresponding to gate width are read from a memory, and static timing analysis is performed to the LSI using the read variation coefficient and basic characteristic value.例文帳に追加

特性値のばらつきを考慮しない場合のセルの基本特性値と、セルを構成するトランジスタの寸法、例えばゲート幅に対応したセル特性値のばらつき係数とをメモリから読み出し、読み出したばらつき係数と基本特性値とを用いて、ＬＳＩに対する静的タイミング解析を実行する。 - 特許庁

A p-base area 3 and an n^+ source area 4 like a stripe are formed not only under a source electrode 11 but also under a gate pad electrode 12 to extend an active area, thereby reducing ON-state resistance and improving avalanche resistance and inverse recovery resistance.例文帳に追加

ソース電極１１下だけでなくゲートパッド用電極１２下にもストライプ状のｐベース領域３およびｎ^+ ソース領域４を形成して、活性領域を広げて、オン抵抗の低減と、アバランシェ耐量および逆回復耐量の向上を図る。 - 特許庁

When IDs of a rear board ID detection circuit 122 in a card 109 for function enhancements and an identification information of a rear board ID feeding circuit 121 of a rear board 107_1 do not match, a signal of L level is outputted and two-input AND gate 125 is held at closing status.例文帳に追加

機能拡張用カード１０９内のリアボードＩＤ検出回路１２２は、リアボード１０７_1のリアボードＩＤ送出回路１２１とのＩＤが一致しない場合、Ｌレベルの信号を出力し２入力アンドゲート１２５は閉じた状態に保持される。 - 特許庁

In the case of little traffic, all the output of a command holding device 3 and the outputs of a power saving operation command signal 6 and a NOT gate 8 become H, and an elevator car is operated by a speed pattern signal 11b for power saving operation.例文帳に追加

交通閑散時は、指令保持装置３の出力、省電力運転指令信号６及びＮＯＴゲート８の出力はすべて「Ｈ」となり、ＡＮＤゲート９の出力は「Ｈ」となり、かごは省電力運転用の速度パターン信号１１ｂにより運転している。 - 特許庁