1016万例文収録!

「NOT-AND gate」に関連した英語例文の一覧と使い方(18ページ目) - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > NOT-AND gateに関連した英語例文

セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

NOT-AND gateの部分一致の例文一覧と使い方

該当件数 : 1036



例文

To determine whether or not a notification function about abnormal signal is normal, relating to an information processor equipped with a gate drive circuit which drives a switching element of upper and lower arms and detects abnormality of the arms for outputting an abnormal signal.例文帳に追加

上下アームのスイッチング素子を駆動するとともに、上下アームの異常を検出して異常信号を出力するゲート駆動回路を備える情報処理装置において、異常信号の通知機能が正常であるか否かを判定する。 - 特許庁

When no on-signal is given between control terminals 3 and 4 and the Q1-Q40 are not conductive, all capacitors C40-C1 are charged through the path of R40 →C40 → the source of the Q40 → the gate of the Q40 → ...R1 → C1 to apply a reverse bias voltage to each MOSFET.例文帳に追加

制御端子3、4間にオン信号がなく、Q1〜Q40がオフしているときは、R40→C40→Q40のソース→Q40のゲート→…R1→C1の経路でC40〜C1のすべてのコンデンサを充電して、各MOSFETに逆バイアス電圧が印加される。 - 特許庁

Since a rugged surface 11 formed on the inner surface of a casing 4 functions as a light diffusing surface for irregularly reflecting light to act as a cloudy surface difficult to see through, the collar part 7b, the gate remaining part 7d, and the base sheet 1 of a key top 7 can not be clearly and visually recognized through the transparent casing 4.例文帳に追加

筐体4の内面4bに形成した凹凸面11が光を乱反射する光拡散面として機能して透視し難い曇り面となることから、透明な筐体4を通して、キートップ7の鍔部7b、ゲート残部7d、ベースシート1を明確に視認できなくなる。 - 特許庁

An AND gate 25 changes over a first state in which the remote control signal received in an IR receiving part 23 is to be transmitted to a control part 11 and a second state in which the remote control signal received in the IR receiving part 23 is not transmitted to the control part 11 in accordance with the output of a switching circuit 24.例文帳に追加

ANDゲート25は、スイッチ回路24の出力に応じて、IR受信部23で受信したリモコン信号を制御部11に伝達する第1の状態と、IR受信部23で受信したリモコン信号を制御部11に伝達しない第2の状態とを切換える。 - 特許庁

例文

Since incident ion charges escape through the first and second P-type diffusion layers 7 and 11 at dry etching for the formation of the metal wirings, charge up will not take place on the first and second gate electrodes 4 and 6 or the characteristics will not become unbalanced by charge up and thereby no difference appears in the characteristics between transistors.例文帳に追加

上記構成をとることにより金属配線を形成する時のドライエッチングを行っても、入射イオン電荷が第一のP型拡散層7および第二のP型拡散層11を通じて逃れるので第一のゲート電極4と第二のゲート電極6がチャージアップしない、あるいはチャージアップしてもアンバランスが生じないためトランジスタ間の特性に差が発生しない。 - 特許庁


例文

In fact, the designation of a private house as an important cultural property together with the land implies the intent to preserve the entire residence for posterity, thus encompassing not only the private house main building but also the attached construction such as the gate, fence, warehouse, well, shrine, structures such as stone walls, the waterway, garden, and moat, housing lot, forest, etc. 例文帳に追加

民家の重要文化財指定に際して「土地」を併せて指定するということには民家の母屋のみならず、門、塀、蔵、井戸、祠等の付属建物、石垣、水路、庭園、堀等の工作物、さらには宅地、山林などを併せて指定することによって、屋敷構え全体の保存を図ろうとする意図がある。 - Wikipedia日英京都関連文書対訳コーパス

Some of Emperor Gomizunoo's framed calligraphy is displayed at Yomei-mon Gate or other areas in Nikko Tosho-gu Shrine, about which it is said that later, when the Satsuma clan demanded that the shrine be burned, Taisuke ITAGAKI persuaded them not to, one of the reasons being that there were such historical materials inside, and therefore the shrine was saved. 例文帳に追加

日光東照宮には陽明門をはじめ各所に後水尾天皇の御親筆とされる額が掲げられており、後に板垣退助が強硬に日光東照宮の焼き討ちを要求する薩摩藩を説得する理由の1つとして挙げたとされる。 - Wikipedia日英京都関連文書対訳コーパス

With the outline being completed as described above, the town was built with blocks divided by streets but, as mentioned earlier, those are not straight streets running across the town from one end to the other but, rather, they were laid out to obstruct views of the town with sharp turns at the town entrance and T-type intersections near the gate. 例文帳に追加

以上のようにして町の外郭が出来上がり、その中に街路を配し現在の町並みに近い区画が出来上がるわけであるが、街路は前述のように町の端から端まで通り抜けのものではなく、入口で屈曲、あるいは途中でT字型に組んで見通しのできないように配備されている。 - Wikipedia日英京都関連文書対訳コーパス

To provide an overlaid in-mold film not generating peeling, breakage and whitening in the bonding part with a product part when an overlaid in-mold molded article is obtained simultaneously with molding by using an injection mold having a submarine gate structure.例文帳に追加

サブマリンゲート構造を有する射出成形用金型を用いて成形と同時にオーバーレイドインモールド成形品を得る場合に、製品部との貼着部分において剥離や破断、白化が発生しないオーバーレイドインモールドフィルムを提供する。 - 特許庁

例文

To provide a method for stably manufacturing semiconductor device such as a trench gate type MOS transistor that is not easily affected by a defect resulting from variation in manufacturing processes and assures small variation in the threshold voltages among semiconductor devices.例文帳に追加

トレンチゲート型のMOSトランジスタなどの半導体装置において、製造プロセス上のばらつきに起因する欠陥の影響を受けづらく、半導体装置間のしきい値電圧のばらつきが小さい半導体装置を安定して製造する製造方法を提供する。 - 特許庁

例文

The second insulation film 142, 342 of a gate insulation film 14, 34 comprises a high permittivity film having a dielectric constant not smaller than 8 and at least one high permittivity film of the second insulation film 142 or 342 is doped with at least one kind of impurity metal ions.例文帳に追加

ゲート絶縁膜14,34の第2絶縁膜142,342は比誘電率が8以上の高誘電率膜を含んで成り、第2絶縁膜142,342の少なくとも一方の高誘電率膜中に少なくとも1種類の不純物金属イオンがドーピングされている。 - 特許庁

The gate electrode 6 is composed of silicide formed by removing one portion of a mask layer formed on polysilicon up to a position, where the polysilicon is not exposed by a CMP method, then, by removing the mask layer for exposing the polysilicon layer, and by silicifying the polysilicon layer.例文帳に追加

ゲート電極6は、CMP法によりポリシリコンが露出しない位置まで、ポリシリコン上に形成されたマスク層の一部を除去し、その後、マスク層を除去してポリシリコン層を露出し、ポリシリコン層をシリサイド化して形成したシリサイドで構成されている。 - 特許庁

The capacity added to the capacity component is set to the capacity for not switching on the commutation side synchronous rectifier 7 by preventing a voltage value to be impressed between the gate and the source of the synchronous rectifier 7, based on the resonance operation from exceeding a preset threshold value.例文帳に追加

その付与される容量成分の大きさは、共振動作に基づいて転流側同期整流器7のゲート−ソース間に印加される電圧が設定のしきい値電圧を越えない電圧値となるようにして転流側同期整流器7をスイッチオンさせないための大きさに設定する。 - 特許庁

To provide sidewall of an insulation film on a gate electrode, and form a structure not converted with an insulation film on the side face of the semiconductor region having unevenness, in a manufacturing method of a field effect transistor formed on the semiconductor area having the unevenness.例文帳に追加

凹凸のある半導体領域上に形成される電界効果型トランジスタの製造方法において、ゲート電極に絶縁膜の側壁を設けるとともに、凹凸のある半導体領域の側面は絶縁膜に覆われていない構造を形成することを可能とする。 - 特許庁

The dielectric constant of the silicate film 7 is made higher than that of the silicon oxide film, and the dielectric constant of the high dielectric film 8 formed on this is not deteriorated so that the gate insulating film 3 whose dielectric characteristics are high as a whole can be formed.例文帳に追加

さらに、このシリケート膜7は、シリコン酸化膜よりも誘電率が高く、この上に形成される高誘電体膜8の誘電率を低下させることもないため、全体として高い誘電特性のゲート絶縁膜3を形成することができる。 - 特許庁

An AND gate 19 nullifies the output when a count of a counter circuit 18 amounts to a predetermined value or more, so that even if a detection signal of a current I1 is input from a fail detecting circuit 10, a fail signal IGf is not output during predetermined time or more.例文帳に追加

ANDゲート19は、カウンタ回路18によるカウント回数が所定回数以上になると出力を無効化し、フェイル検出回路10から電流I1の検出信号を入力したとしてもフェイル信号IGfを所定時間以上出力しない。 - 特許庁

To provide a manufacturing method of a crystallized semiconductor thin film capable of forming a top-gate TFT device or the like that is not influenced by unevenness generated during melt crystallization of an amorphous thin film, and to provide a crystallized semiconductor thin film without the unevenness on its surface.例文帳に追加

アモルファス薄膜の溶融結晶化時に生じる凹凸の影響を受けないようなトップゲート型TFT素子などの作製が可能な結晶化半導体薄膜の製造方法および該凹凸が表面にない結晶化半導体薄膜を提供する。 - 特許庁

To provide a navigation system capable of surely executing a function related to an ETC with no troublesome wiring work independent of a type of an ETC onboard unit mounted to a vehicle and not affected by a type of an ETC gate.例文帳に追加

煩雑な配線作業を要することなく、また、車両に搭載されているETC車載器の機種に関わりなく、さらに、ETCゲートの種類に影響されることなく、ETCに関連する機能を確実に実行することができる「ナビゲーション装置」を提供すること。 - 特許庁

Then, all of the welds 13a, 13a, which are caused when the not-solidified synthetic resins fed from different directions from each other into a cavity from each gate meet inside the cavity, are positioned at portions out of the continuous portion of both rim portions 7a, 7b and each of the pillar portions 8, 8.例文帳に追加

そして、各ゲートからキャビティ内に、互いに異なる方向から送り込まれた未固化の合成樹脂がこのキャビティ内で会合する事により生じるウェルド13a、13aの総てを、前記両リム部7a、7bと前記各柱部8,8との連続部から外れた部分に位置させる。 - 特許庁

At a bottom portion of the gate trench 38, a diffusion domain of a first conductivity type is not formed which has its periphery surrounded with a drift region 18, and at a bottom portion of the termination trench 22, a floating region 20 of the first conductivity type is formed which has its periphery surrounded with the drift region 18.例文帳に追加

ゲートトレンチ38の底部には、その周囲がドリフト領域18によって囲まれている第1導電型の拡散領域が形成されておらず、終端トレンチ22の底部には、その周囲がドリフト領域18によって囲まれている第1導電型の拡散領域20が形成されている。 - 特許庁

A microcomputer for performance control performs reporting based on the determined result of the microcomputer for the game control when the game ball passes through the gate by using a performance device provided in the game machine, however, does not perform reporting in the high base state and during a big winning game.例文帳に追加

演出制御用マイクロコンピュータは、遊技機に設けられている演出装置を用いて、遊技球がゲートを通過したときの遊技制御用マイクロコンピュータの判定結果にもとづく報知を行うが、高ベース状態および大当り遊技中では報知を行わない。 - 特許庁

The first logic gate G1i of the number i (i is a natural number) generates an internal up signal UP which is asserted when the output of the flip-flop FF of the number (2×i-1) and the output of the flip-flop FF of the number (2×i) do not coincide.例文帳に追加

i(iは自然数)番目の第1論理ゲートG1iは、(2×i−1)番目のフリップフロップFFの出力と(2×i)番目のフリップフロップFFの出力とが不一致のときアサートされる内部アップ信号UPを生成する。 - 特許庁

Consequently, even if an amount of sinking of an upper surface of the vertical gate electrode 19 or an upper surface of a buried insulating film 20 from a surface of the source region 21 varies in a manufacturing process, it is possible that the threshold voltage does not vary, and the impurity concentration can be reduced to easily obtain the low threshold voltage.例文帳に追加

これによって、縦型ゲート電極19の上面または埋め込み絶縁膜20の上面の、ソース領域21表面からの落ち込み量が製造工程でばらついても閾値電圧が変動しないようにでき、また不純物濃度を低減させて容易に低閾値電圧を得ることができる。 - 特許庁

The second logic gate G2j of the number j (j is a natural number) generates an internal down signal dn which is asserted when the output of the flip-flop FF of the number (2×j) and the output of the flip-flop FF of the number (2×j+1) do not coincide.例文帳に追加

j(jは自然数)番目の第2論理ゲートG2jは、(2×j)番目のフリップフロップFFの出力と(2×j+1)番目のフリップフロップFFの出力とが不一致のときアサートされる内部ダウン信号dnを生成する。 - 特許庁

To provide a multivalue logic circuit which can be constituted even if a normally-on insulated gate FET is not used, can perform a manner of a multivalue logic output such as "output is opened", can recognize its function from the name of the multivalue logic circuit, and has a multivalue logic function which can be expressed by a human language.例文帳に追加

ノーマリィ・オンの絶縁ゲート型FETを使わなくても構成でき、「出力を開放する」という多値論理出力の仕方ができ、多値論理回路名からその機能が分かり、人の言葉で表現できる多値論理機能を持つ多値論理回路を提供する。 - 特許庁

To provide a lead frame and an optical semiconductor device of good characteristics that uses it capable of preventing occurrence of resin flash at an external terminal or fin, even in packages where resin sealing of through-gate method is not available, with no entrainment of a primary resin in a secondary mold.例文帳に追加

スルーゲート方式等の樹脂封止ができないパッケージであっても、外部の端子やフィン部等に樹脂フラッシュが発生するのを防止でき、2次モールド部に1次の樹脂を巻き込むことのないリードフレームおよびそのリードフレームを用いた特性の良好な光半導体装置を提供する。 - 特許庁

A plurality of insulated gate field-effect transistors, which are formed surrounded by an element isolation insulating layer and provided with a neutral region 4c which is not depleted in a part of a semiconductor layer 4, are formed in the semiconductor layer 4 formed on a substrate 1 via an embedded insulating layer 3.例文帳に追加

基板2上に埋込絶縁層3を介して形成された半導体層4内に、それぞれ素子分離絶縁層により周囲を囲まれ形成され、かつ、半導体層4の一部に空乏化されない中性領域4cを備える複数の絶縁ゲート電界効果トランジスタを有する。 - 特許庁

A display device is proposed in which scan line driver circuits are not disposed on both ends of a scan line, but one end of the scan line is driven by a scan line driver circuit, while the other end is driven by a gate line auxiliary circuit which is much smaller in circuit scale and power consumption than the scan line driver circuit.例文帳に追加

走査線駆動回路を両側に配置しない、走査線の一方を走査線駆動回路で駆動し、もう一方を走査線駆動回路より回路規模や消費電力が遙かに小さいゲート線補助回路で駆動することを提案する。 - 特許庁

A taking-out detection gate 700 receives the authentication data from the IC chip 3 affixed to the printing sheet 42, judges whether the confidential information is printed on the printing sheet 42 or not, based on the received authentication data, and gives an alarm when the confidential information is judged to be printed.例文帳に追加

持出し検知ゲート700は、印刷用紙42に付されたICチップ3から認証データを受信し、受信された認証データに基づいて、印刷用紙42に機密情報が印刷されているか否かを判定し、機密情報が印刷されていると判定した場合に警告を発する。 - 特許庁

Therefore, the automatic ticket gate 2 does not require an enormous memory since only storage of identification numbers of commutation tickets owned by commutation ticket users who can use the commutation tickets is sufficient for it, and increase in cost of the main body can be suppressed.例文帳に追加

したがって、自動改札機2は、設置されている駅において、定期券が利用できる定期券利用者が所持する乗車券の識別番号を記憶するだけでよいので、多大なメモリを必要とせず、本体のコストアップが抑えられる。 - 特許庁

Here, if the contact hole 32 is formed in the top gate insulating film 10 by dry etching, the top surface of the ITO film 31b is exposed, however, the top surface of the metal film 31a below it is not exposed and it is unlikely that an altered layer resulting from dry etching is formed on the metal film 31a.例文帳に追加

ここで、トップゲート絶縁膜10にコンタクトホール32をドライエッチングにより形成すると、ITO膜31bの上面が露出されるが、その下の金属膜31aの上面は露出されず、金属膜31aの上面にドライエッチングに起因する変質層が形成されることはない。 - 特許庁

A control part 54 of the monitoring apparatus 50 determines whether or not the visitor has been imaged by facility imaging apparatus 30 installed in restricted areas according to features of the visitor image sent from the gate imaging apparatus 10, and if determining that the visitor has been imaged, issues an alarm from a notification part 62.例文帳に追加

一方、監視装置50の制御部54は、出入口撮像装置10から送信された外来者の画像の特徴に基づいて、禁止領域に設置された施設内撮像装置30にて外来者が撮像されているか否かを判定し、撮像されていると判定した場合に報知部62から警告を発する。 - 特許庁

Also, a short circuit MOSFET is provided between a drain and a source of the two layer gate structure memory cell, while applying write-in control voltage for a source of a memory cell being not the object of write-in is performed through a memory cell itself after the applying is performed through short circuit MOSFET.例文帳に追加

また、2層ゲート構造型メモリセルのドレイン及びソース間に、短絡MOSFETを設けるとともに、書き込み対象とされないメモリセルのソースに対する書き込み制御電圧の印加を、まず短絡MOSFETを介して行った後、メモリセル自身を介して行う。 - 特許庁

To provide an inexpensive food accommodation vessel which is not bent from a partition gate even when the vessel is held by hand while accommodating the food in an accommodation recessed part, or folded from a partition part when the food is accommodated and wrapped.例文帳に追加

本発明は、収納凹部に食品を収納した状態で手で持っても、仕切堰から屈曲することがなく、また、食品を収納してからラッピングする際に、容器が仕切りの部分から折曲がることがなく、しかも安価な食品容器を提供することを目的とする。 - 特許庁

By this pachinko game machine 10 under this execution mode, game balls which vertically drop after having passed a special pattern starting gate 17 pass a door passing route 90 which is formed on a big winning port opening/closing door 51, and therefore, the game balls do not enter a big winning port 50.例文帳に追加

本実施形態のパチンコ遊技機10によれば、特別図柄始動ゲート17を通過して鉛直落下した遊技球は、大入賞口開閉扉51に形成された扉通過路90を通過するので、大入賞口50に入球することはない。 - 特許庁

When a vehicle is not allowed to pass through a gate by authentication processing with a second road side machine (N in S14), an inter-vehicle communication part receives a command from a main control part, and transmits information to the following vehicle to notify that authentication failure is received from the second road side machine (S18).例文帳に追加

第2の路側機との認証処理により通行不可である旨の通知があると(S14のN)、車輌間通信部は、主制御部からの指令を受け、後続車輌に対して通行不可である旨の認証を第2の路側機から受けたことを知らせる情報を第2のアンテナから送信する(S18)。 - 特許庁

Then, the resistive element RH for extraction is connected to HGND potential that is the reference potential of an output signal creation circuit section 70, and the resistive element Rl for extraction is connected to prescribed potential VCC3 that is the drive potential of an NOT gate 20.例文帳に追加

そして、引き抜き用の抵抗素子RHは、出力信号作成回路部70の基準電位であるHGND電位に接続されており、引き抜き用の抵抗素子Rlは、NOTゲート20の駆動電位である所定電位VCC3に接続されている。 - 特許庁

The crossing gate 1 is provided with such releasable holding mechanism that when the folding angle of the arm 13 is a prescribed angle or less, the folded state of the arm 13 is not kept and also when the folding angle of the arm 13 is bigger than the prescribed angle, the folded state of the arm 13 is kept.例文帳に追加

遮断機1は、バー13の折れ曲がり角度が所定角度以下の場合にはバー13の折れ曲がり状態を保持させないとともに、バー13の折れ曲がり角度が前記所定角度より大きい場合にはバー13の折れ曲がり状態を保持させる解除自在の保持機構を備える。 - 特許庁

To provide a toll collection system and a toll collection method which can prevent damage of excess charging for connecting traffic by simple process, even when the process can not be correctly executed at an exit toll gate to be connected.例文帳に追加

乗り継ぎ対象の出口料金所において正しく処理を行なえない場合においても、簡素な処理でありながらも乗り継ぎ通行に対する過剰課金の被害を防止することができる料金収受システムおよび料金収受方法を提供する。 - 特許庁

To provide a semiconductor device with its electric characteristics protected from variation due to avalanche performance by not allowing the avalanche current to pass near the gate electrodes of a power MOS field effect transistor or the like during avalanche performance, and to provide a method for manufacturing the same.例文帳に追加

パワーMOS電界効果トランジスタ等のアバランシェ動作時の電流経路をゲート電極近傍ではないものとして、アバランシェ動作による電気的特性の変動を防止することができる半導体装置及びその製造方法を提供する。 - 特許庁

To provide a method for manufacturing a semiconductor device which does not need a oxynitride film as an etching stopper in the upper part of a source/drain contact, and can ensure short margin with a gate electrode in the case of etching of an interlayer insulating film.例文帳に追加

ソース・ドレインコンタクトの上部にエッチングストッパとしての窒化膜を必要とせず、かつ層間絶縁膜のエッチング時にゲート電極とのショートマージンを確保することができる半導体装置の製造方法を提供する。 - 特許庁

To provide a rolling bearing capable of being smoothly and silently rotated by forming a retainer made out of a synthetic resin for the rolling bearing with high molding accuracy by using a molding die of a simple constitution in a state that the smooth rotation is not inhibited by the burr of a gate cutting part.例文帳に追加

簡単な構成の成形金型によって、ゲート切断部のバリが円滑な回転の障害とならず、且つ成形精度の高い転がり軸受用の合成樹脂製保持器を成形して、円滑で且つ静粛に回転する転がり軸受を提供する。 - 特許庁

A gate electrode 5 is provided on the surface side via an insulating film 4 and is removed in a constant shape so as not to cover the channel region 8 at the intersection part of three or four cells, where a plurality of cells adjoin, forming a removal part 10.例文帳に追加

その表面側に絶縁膜4を介してゲート電極5が設けられ、このゲート電極5が、前記複数個のセルの隣接する3または4個のセルの交点部分にチャネル領域8上にかからないように一定の形状で除去されることにより、除去部10が形成されている。 - 特許庁

In the process for polishing the insulating layer, a fear that the speed of polishing is not uniform and the gate electrode in the logic circuit region is exposed before the stopper layer in a memory region is exposed even if the logic circuit region is polished comparatively faster than the memory region is eliminated.例文帳に追加

従って、絶縁層を研磨する工程において、研磨の速度が一様でなく、ロジック回路領域の方がメモリ領域に対して比較的速く研磨されてしまっても、メモリ領域におけるストッパ層が露出する前に、ロジック回路領域におけるゲート電極が露出してしまう恐れがなくなる - 特許庁

In an Ar ion implantation step, ion implantation conditions (1.0×10^14 ions/cm^2 or less, at 10 keV) are provided not for making noncrystalline but for reforming near the surface of a source/drain region 9 and the surface of a polycrystalline silicon control gate 7.例文帳に追加

Arイオン注入工程において、ソース/ドレイン領域9の表面および多結晶シリコン制御ゲート7の表面付近を非晶質化しないが改質するようなイオン注入条件(1.0×10^14イオン数/cm^2以下、10keV)とした。 - 特許庁

Therefore, even when the power source voltage VDDS for array decreases and the power source voltage VDD for the peripheral circuit increases, a drawn-out rate of charges from a read-out data line /DLR or DLR in the read-out column selection gate 23 is not so small.例文帳に追加

このため、アレイ用電源電圧VDDSが低くなり、周辺回路用電源電圧VDDが高くなった場合でも、読出列選択ゲート23において読出データ線/DLRまたはDLRから電荷が引抜かれる速度はそれ程遅くはならない。 - 特許庁

A beam is emitted to intersect the vehicle passage at the gate of a parking lot, and at least two beam sensors (BS) detecting a vehicle when it intercepts the beam, with the distance along the passage between the two sensors not longer than the vehicle length.例文帳に追加

ゲート式駐車場のゲートの車両通過経路を横切るビームを発生し、このビームを車両が遮ることで車両を検出するビームセンサ(BS)を、車両通過経路の前後に車両長さより短い所定の間隔を隔てて少なくとも2つ設置する。 - 特許庁

This field effect transistor is composed of a compound semiconductor-based field effect transistor formed on a GaAs substrate 41 and has a gate electrode 52 electrically connected to the channel area (not shown in the figure) of the substrate 41 through an SiN film 42 formed on the substrate 41.例文帳に追加

本電界効果トランジスタは、GaAs基板41上に形成された化合物半導体系の電界効果トランジスタであって、GaAs基板上に形成されたSiN膜42を貫通してGaAs基板のチャンネル領域(図示せず)に電気的に接続するゲート電極52を有する。 - 特許庁

On the other hand, if the data D4 are logical values '0', a transmission gate TG11 is turned on, a display contrast adjustment is made depending on the value of an external register prepared by a user, but not depending on the values of the resistors R5, R6 and R7.例文帳に追加

一方、制御データD4が論理値「0」の時、トランスミッションゲートTG11がオンし、使用者の用意した外部抵抗の値に依存した、直列抵抗R5,R6,R7の値に依存しない表示コントラスト調整が可能となる。 - 特許庁

例文

A 1st sense circuit precharges an end of the memory cell to a certain voltage, supplies a certain voltage to the gate of the memory cell, and detects the voltage of the end of the memory cell based on a 1st detection level when verifying whether or not the memory cell has reached the necessary threshold voltage.例文帳に追加

第1の検出回路は、メモリセルが所要の閾値電圧に達したかどうかをベリファイするベリファイ動作において、メモリセルの一端を一定の電位にプリチャージし、メモリセルのゲートに一定の電圧を供給し、メモリセルの一端の電圧を第1の検知レベルに基づき検出する。 - 特許庁

索引トップ用語の索引



  
Copyright © Japan Patent office. All Rights Reserved.
  
本サービスで使用している「Wikipedia日英京都関連文書対訳コーパス」はWikipediaの日本語文を独立行政法人情報通信研究機構が英訳したものを、Creative Comons Attribution-Share-Alike License 3.0による利用許諾のもと使用しております。詳細はhttp://creativecommons.org/licenses/by-sa/3.0/ および http://alaginrc.nict.go.jp/WikiCorpus/ をご覧下さい。
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2024 GRAS Group, Inc.RSS