「memory element」に関連した英語例文の一覧と使い方(52ページ目) - Weblio英語例文検索

Then, the OSD data including the character and image to be displayed in a display element 34 is created, is subjected to run length compression for every horizontal line and is stored in a memory 20.例文帳に追加

そして、表示部３４に表示する文字や画像を含むＯＳＤデータが生成され、水平ラインごとにランレングス圧縮されてメモリ２０に格納される。 - 特許庁

To obtain a portable communication terminal in which a function such as communication is not damaged as much as possible due to driving of a mounted liquid crystal display element having memory.例文帳に追加

搭載されたメモリ性を有する液晶表示素子の駆動によって通信等の機能が極力損なわれないようにした携帯通信端末を得る。 - 特許庁

To provide a flash memory element in which the manufacturing cost can be reduced by preventing increment of chip size though a self-convergence erasing system is used.例文帳に追加

自己収斂消去方式を使用しながらもチップサイズを増加させないため、製品の製造コストを減らすことが可能なフラッシュメモリ素子を提供すること。 - 特許庁

To provide a particle transfer type display element which has a memory property and in which increase of driving voltage is alleviated and to provide a particle transfer type display device.例文帳に追加

メモリー性を備えると共に、駆動電圧の増大を軽減することのできる粒子移動型表示素子及び粒子移動型表示装置を提供する。 - 特許庁

To provide a storage node for a stacked capacitor having a barrier layer from a contact in a memory cell of a DRAM to a region of an element, and to provide a method for manufacturing the same.例文帳に追加

DRAMメモリセル内のコンタクトから素子の領域に至るバリア層を有するスタックトキャパシタのストレージノード及びその製造方法を提供する。 - 特許庁

To provide a semiconductor memory device which can increase an operation margin by reducing characteristic variation of a variable resistance element, and to provide a method of manufacturing the same.例文帳に追加

可変抵抗素子の特性バラツキを低減することで、動作マージンを大きくすることが可能な半導体記憶装置及びその製造方法を提供する。 - 特許庁

To enable flexible design of driving pulse generating data for driving a solid-state imaging element and enable generation of various driving pulses with a small memory capacity.例文帳に追加

固体撮像素子を駆動する駆動パルス生成データの柔軟な設計を可能とし、また、少ないメモリ容量で多種多様な駆動パルスの生成を可能にする。 - 特許庁

The optical printer head includes a light emitting element array, in which a plurality of light emitting elements are arranged and divided into a plurality of light emitting element groups, a plurality of emission control units each having a volatile memory provided in correspondence with the plurality of light emitting element groups, and the volatile memory storing the correction data of the plurality of light emitting elements, respectively.例文帳に追加

光プリンタヘッドは、複数の発光素子が配列された発光素子アレイであって、複数の発光素子が複数の発光素子群に分けられている発光素子アレイと、複数の発光素子群に対応して設けられ、揮発性メモリをそれぞれ有する複数の発光制御部と、複数の発光素子それぞれの補正データが記憶された不揮発性メモリと、を有する。 - 特許庁

This shape memory alloy actuator is provided with a flexible tube 1, a shape memory alloy coil 2 provided therein, a heating/cooling means expanding/contracting the coil, a Peltier element 3 provided with the heating/ cooling means adjacent to the coil, a film substrate feeding electric power to the Peltier element, and a Seebeck element 4 detecting the temperature of the coil 1.例文帳に追加

本発明の形状記憶合金アクチュエータは、可とう管１と、その内部に設けた形状記憶合金のコイル２と、このコイルを伸縮動作させる加熱・冷却手段とを備え、加熱・冷却手段をコイルの近傍に設けたペルチェ素子３と、ペルチェ素子に電力を供給するフィルム基板５と、コイル１の温度を検出するゼーベック素子４とした構成である。 - 特許庁

The data signal stored in this memory circuit 13 is read, a light-emitting element for data 16a converts the data signal into an optical signal, a light-emitting element for data 16b connected to an interface circuit 12 receives the optical signal, the light receiving element 16b converts the optical signal into a data signal, which is outputted to an internal communication network.例文帳に追加

このメモリ回路１３に格納されたデータ信号を読み出し、データ用発光素子１６ａで光信号に変換してインタフェース回路１２に接続されたデータ用受光素子１６ｂに渡し、データ用受光素子１６ｂでデータ信号に戻して内部通信ネットワークに出力する。 - 特許庁

A semiconductor device comprises a memory cell 10 having a first TMR element 13, and the reference cell 30 having at least one or more of second TMR element 31a for storing first data and a third TMR element 32a for storing second data.例文帳に追加

半導体装置は、第１のＴＭＲ素子１３を有するメモリセル部１０と、第１のデータを記憶する第２のＴＭＲ素子３１ａと第２のデータを記憶する第３のＴＭＲ素子３２ａとをそれぞれ少なくとも１つ以上有するリファレンスセル部３０とを具備する。 - 特許庁

A capacitor which holds data and a switching element which controls storing and releasing charge in the capacitor are provided in a memory element employing a phase-inversion element such as an inverter or a clocked inverter for inverting and outputting the phase of an input signal.例文帳に追加

インバータまたはクロックドインバータなどの、入力された信号の位相を反転させて出力する位相反転素子を用いた記憶素子内に、データを保持するための容量素子と、当該容量素子における電荷の蓄積及び放出を制御するスイッチング素子とを設ける。 - 特許庁

A unit cell comprises: a storage capacitive element 104 in which charges are stored and retained only in a state where power is supplied; and a nonvolatile memory element 102 for retaining the charges stored in the storage capacitive element 104 when the power supply is stopped.例文帳に追加

電力が供給された状態においてのみ電荷が蓄積されて保持される蓄積容量素子１０４と、上記電力の供給が切断されると蓄積容量素子１０４に蓄積された電荷を保持する不揮発性メモリ素子１０２とから単位セルが構成されている。 - 特許庁

In a NAND flash memory, the sides of an element isolation region 107 and the ends of an element region and floating gates 103 and 104 are formed in a self-aligned manner, and a part of the top of the element isolation region 107 is recessed to serve as a recess 111 in the mutual region of the adjacent floating gates.例文帳に追加

NAND型フラッシュメモリにおいて、素子分離領域107 の一対の側面部と素子領域および浮遊ゲート103,104 の各端部が自己整合状態で形成されており、隣接する浮遊ゲート相互間領域の素子分離領域の上面の一部が窪んで凹部111 となっている。 - 特許庁

To provide a magnetic field detection element having a function for storing a phenomenon that a magnetic field over a prescribed threshold is applied, and having a function for using a magnetic field having some fixed direction and intensity as a reset signal in order to reset the memory, and to provide a storage element and a magnetic field detection device using the element.例文帳に追加

所定の閾値以上の磁界が印加されたという事象を記憶する機能を有し、この記憶をリセットするために、ある定められた方向と強度の磁界をリセット信号とする機能を有した磁界検出素子およびこれを利用した記憶素子、磁界検出装置を提供する。 - 特許庁

Voltage is supplied to the memory element 20 by turning the switching element 40 into an on-state, the switching element 40 is turned into an off-state by a control terminal 40b before this voltage is returned to an initial state.例文帳に追加

スイッチング素子４０の入力端子４０ａに電圧を印加し、スイッチング素子４０をオン状態にすることで記憶素子２０に電圧を印加し、この電圧を初期状態に戻す前にスイッチング素子４０の制御端子４０ｂによりスイッチング素子４０をオフ状態にする。 - 特許庁

The method for manufacturing the resin tube having the excellent shape memory characteristics comprises the steps of extruding a thermoplastic resin from a double annular die by an extruder to a tubular element, thereafter contacting an outside of the element with an inside of a tapered sizing die attached to an input side of a vacuum cooling tank where cooling water is injected in a shower state, and passing the element therethrough.例文帳に追加

熱可塑性樹脂を押出機により、二重環ダイから押し出し、管状体とし、その後、管状体を冷却水がシャワー状に噴射している真空冷却槽の入り側に取り付けられたテーパ付きサイジングダイの内側にその外側を接して通過させる。 - 特許庁

To provide a method of manufacturing a non-volatile memory element for preventing the degree of etching in a conductive layer at a lower portion of a gate electrode layer from causing a difference, when etching the gate electrode layer at a memory cell region and a peripheral circuit region.例文帳に追加

メモリセル領域と周辺回路領域のゲート電極層をエッチングする時にゲート電極層の下部の導電層がエッチングされる程度の差を発生させないようにする非揮発性メモリ素子の製造方法を提供する。 - 特許庁

The forming method is conducted in such a manner that the forming operation of the resistance change memory equipped with a memory cell 1 composed of a resistance change element 2 in which a metal oxide film is interposed between conductive films and a cell selection transistor 3 is performed in a state of being heated at 80 to 200°C.例文帳に追加

金属酸化膜を導電膜で挟み込んだ抵抗変化素子２とセル選択トランジスタ３からなるメモリセル１を備えた抵抗変化メモリのフォーミング動作を８０〜２００℃に加熱した状態で行う。 - 特許庁

To obtain a nonvolatile solid state memory capable of high speed recording/reproduction by protecting an MRAM appropriate to a WLP age from an external magnetic field thereby preventing an erroneous operation due to the external magnetic field and enhancing stability in the recording/ reproducing operation of the memory element.例文帳に追加

WLP時代に相応しいMRAMを外部磁界から守り、外部磁界による誤動作を防止すること、並びにメモリ素子の記録再生動作の安定性を高め、高速に記録再生可能な不揮発固体メモリを実現する。 - 特許庁

A master JVM process 104 loads the data from the program module, stores an element having the data into its private memory area 108, and stores the other elements in a "read only" area 112 of the sharable memory area.例文帳に追加

マスターＪＶＭプロセス１０４が、プログラムモジュールからのデータをロードし、そのデータのある要素をそのプライベートメモリ領域１０８内に格納し、その他の要素を共用可能なメモリ領域の「リードオンリ」エリア１１２内に格納する。 - 特許庁

A memory for normal processing is arranged on an MRAM for backup, and the MRAM and the storage elements of the memory are wired one to one, and data between the storage elements are compared, and only the storage element whose change is occurred is defined as the object of backup.例文帳に追加

バックアップ用ＭＲＡＭの上に通常処理用メモリを配置し、ＭＲＡＭとメモリの記憶素子間を１対１に配線するとともに、記憶素子間のデータを比較して変化があった記憶素子のみバックアップの対象とする。 - 特許庁

To provide a method for forming wiring and a wiring plug capable of suppressing deterioration in the characteristics of an element by hydrogen and also oxidation in the wiring and the wiring plug, and to provide a ferroelectric memory having excellent device characteristics and a method for manufacturing the ferroelectric memory.例文帳に追加

水素による素子の特性劣化と、配線や配線プラグの酸化をともに抑制できる配線及び配線プラグの形成方法と、優れたデバイス特性を有する強誘電体メモリ及びその製造方法を提供する。 - 特許庁

To provide a method for manufacturing a ferroelectric memory element having a BLT ferroelectric film that can improve electric characteristics of a capacitor and can be crystallized at a relatively low temperature, and to provide a ferroelectric memory device.例文帳に追加

キャパシタの電気的特性を向上させることができ、比較的に低い温度で結晶化可能なBLT強誘電体膜を有する強誘電体メモリ素子の製造方法および強誘電体メモリ装置を提供すること。 - 特許庁

To provide an integrated circuit capable of effectively suppressing SET (Single Event Transient) as a soft error with respect to a logic circuit element, concerning an integrated circuit having a memory circuit portion and a non-memory circuit portion.例文帳に追加

本発明は、メモリ回路部と非メモリ回路部を有する集積回路に関し、論理回路素子に対するソフトエラーとしてのＳＥＴ（Ｓｉｎｇｌｅ Ｅｖｅｎｔ Ｔｒａｎｓｉｅｎｔ）を効果的に抑制できる、集積回路を提供する。 - 特許庁

When the write-in mask information signal has contents that a present write-in operation is to be masked, the writing of data in memory cells 30 in the memory circuit is stopped by invalidating a column selection signal line with the column selection circuit element 42.例文帳に追加

書込みマスク情報信号が現在の書込み動作をマスクすべきであるという内容の時、カラム選択回路要素によってカラム選択信号ラインを無効とし、データのメモリ回路内のメモリセルへの書込みを阻止する。 - 特許庁

In the method for deleting the data from the NAND type nonvolatile memory, the charges stored in a charge accumulating layer of the nonvolatile memory element are released by applying potentials to a bit line, a source line and a control gate.例文帳に追加

ＮＡＮＤ型不揮発性メモリにおけるデータの消去方法において、不揮発性メモリ素子における電荷蓄積層に格納された電荷の放出について、ビット線、ソース線、及び制御ゲートに電位を印加することにより行う。 - 特許庁

In the space storage processing, the space management table used to perform the program is registered in the space queue with a memory while a memory management element 161 is registered and a use flag also shows its used state.例文帳に追加

空間保存処理では、メモリ管理エレメント161が登録された状態のまま、かつ、使用フラグも使用中の状態を示した状態のまま、プログラムの実行に使用していた空間管理テーブルをメモリ付き空間キューに登録する。 - 特許庁

In addition, authenticity is determined by comparing the characteristic information of the optical change element image placed on a card front surface and the characteristic information stored in the memory in the inside of the IC card, and access to other stored information in the inside of the memory is permitted.例文帳に追加

また、カード表面に設置された光学変化素子像の特性情報と、予めＩＣカード内部のメモリに記憶された特性情報を比較して真偽を判定し、前記メモリ内部の他の記憶情報へのアクセスを許可する。 - 特許庁

One of the erosion resistant valves 20 is a Ti-Ni group shape memory alloy valve, and fastened to both or one of a valve casing side valve seat 13 and a valve element side valve seat 14 by utilizing shape memory effect of the alloy.例文帳に追加

一つの耐エロージョン弁２０は、Ｔｉ−Ｎｉ系形状記憶合金弁であって、弁の弁箱側弁座１３および弁体側弁座１４の双方あるいは一方に、該合金の形状記憶効果を利用して締結した。 - 特許庁

The semiconductor memory device has a potential controlling circuit 100; a transistor 101 with a gate terminal, a source terminal, and a drain terminal; a potential supplying terminal 102; and a memory element 103 having a first and a second terminals.例文帳に追加

半導体記憶装置は、電位制御回路１００と、ゲート端子、ソース端子、及びドレイン端子を有するトランジスタ１０１と、電位供給端子１０２と、第１端子及び第２端子を有する記憶素子１０３と、を有する。 - 特許庁

To provide a configuration to prevent an operating current from increasing without any increase in cost even when a memory mixedly mounted logic chip mounted with a phase change memory and a logic circuit is configured such that the phase change element is disposed below lowest-layer wiring.例文帳に追加

相変化メモリとロジック回路とを搭載するメモリ混載ロジックチップにおいて、相変化素子を最下層配線よりも下に配設した構成においても、コストの増大をもたらさず、動作電流の増大も防止した構成を提供する。 - 特許庁

The memory includes a second bit line, a second resistive memory element coupled between an emitter of the first bipolar transistor and the second bit line, and a word line coupled to a base of the first bipolar transistor.例文帳に追加

上記メモリは、第２のビット線と、上記第１のバイポーラトランジスタのエミッタと上記第２のビット線との間に結合されている第２の抵抗メモリ素子と、上記第１のバイポーラトランジスタのベースに結合されているワード線とを備えている。 - 特許庁

In other words, a sufficient current difference is secured between through currents IBL and Iref flowing through a memory cell MC by setting a high value of a voltage Vbias applied to the tunnel magneto-resistive element TMR of the memory cell MC.例文帳に追加

すなわち、メモリセルＭＣのトンネル磁気抵抗素子ＴＭＲに印加される電圧Ｖｂｉａｓの値を高くすることにより、メモリセルＭＣに流れる通過電流ＩＢＬと通過電流Ｉｒｅｆとの電流差を十分に確保する。 - 特許庁

On the element isolation regions, a gate electrode of the memory transistor is put together at a higher position from the surface of a silicon substrate 000 than a gate electrode of the select transistor to reduce a capacity between the memory transistor and the select transistor.例文帳に追加

かつ素子分離領域上においてメモリトランジスタのゲート電極を選択トランジスタのゲート電極よりシリコン基板０００の表面から高い位置で結束してメモリトランジスタと選択トランジスタとの間の容量を低減する。 - 特許庁

To compensate for reduction of effective gate width generated by formation of an element region of a flash memory in a transistor forming an SRAM, in a semiconductor integrated circuit device in which the SRAM is included and moreover a flash memory is also mounted.例文帳に追加

ＳＲＡＭを含み、さらにフラッシュメモリを混載される半導体集積回路装置において、ＳＲＡＭを構成するトランジスタにフラッシュメモリの素子領域形成に伴って生じる実効的なゲート幅の減少を補償する。 - 特許庁

To provide a nonvolatile semiconductor memory device which can execute individually and simultaneously re-writing operation in which resistance variation is different for a plurality of memory cells provided with a variable resistance element of which the resistance property is varied by applying voltage.例文帳に追加

電圧印加によって抵抗特性の変化する可変抵抗素子を備えたメモリセルの複数に対して抵抗変化の異なる書き換え動作を個別同時に実行可能な不揮発性半導体記憶装置を提供する。 - 特許庁

To prevent a deterioration of each element in a semiconductor device which writes data by giving a high load to the memory elements to cause a chemical reaction, by lightening a load imposed on circuit elements and memory elements, which is caused by applying a load.例文帳に追加

メモリ素子に高い負荷を与えて化学反応を起こさせてデータの書き込みを行う半導体装置において、負荷をかけることによる回路素子およびメモリ素子にかかる負担を軽減し、各素子の劣化を防ぐことを課題とする。 - 特許庁

To provide a memory member which can reduce the output needed to communicate information of a storage element and hardly has the influence of noise on the communication, a unit which has the memory member, a process cartridge, and an electrophotographic image forming apparatus.例文帳に追加

記憶素子の情報の通信に要する出力を小さくでき、且つ、通信に及ぼすノイズの影響を受けに難いメモリー部材、及びそれを有するユニット、プロセスカートリッジ、電子写真画像形成装置を提供すること。 - 特許庁

The non-volatile memory 11 is a memory element capable of holding data even when a power is turned off, uses time data f output by the real time 13 as written data, and reads the data as read data g from a microcomputer 3.例文帳に追加

不揮発性メモリ１１は、電源を切ってもデータ保持ができるメモリ素子であり、リアルタイムクロック１３が出力する時間データｆを書き込みデータとして使用し、マイコン３からは、読み出しデータｇとしてデータを読み出すことができる。 - 特許庁

To improve writing, erasure and read characteristics in a non-volatile semiconductor memory device, employing an MOSFET in which floating gate electrodes are formed on the both sidewalls of the control gate electrode as a memory element.例文帳に追加

コントロールゲート電極の両側壁にフローティングゲート電極を形成したＭＯＳＦＥＴを記憶素子とする不揮発性半導体記憶装置において、書込み、消去特性を向上させるとともに、読出し特性を向上させる。 - 特許庁

A memory access RAM busy management circuit 11 receiving the signal 100 creates RAM command data 300 matching the currently connected RAM element 10 and transmits them to a memory access common control circuit 13.例文帳に追加

信号１００を受信したメモリアクセスＲＡＭビジー管理回路１１は、現に接続されているＲＡＭ素子１０に適合したＲＡＭコマンド・データ３００を作成してこれをメモリアクセス共通制御回路１３に送信する。 - 特許庁

The nonvolatile semiconductor memory device has a measuring circuit for measuring the thermal equilibrium threshold voltage of a nonvolatile memory element, a read circuit to input the measured results by this measuring circuit, and a controller to control these circuits.例文帳に追加

本発明は、不揮発性記憶素子の熱平衡状態しきい値電圧を測定するための測定回路とこの測定回路による測定結果を入力する読み出し回路とこれらの回路を制御する制御手段とを有する。 - 特許庁

Data writing is carried out by changing writing conditions by a writing condition setting circuit (5) after reading written data under control of a writing control circuit (4) at the time of the data writing of a variable resistive element type memory cell (M) of a memory cell array (1).例文帳に追加

メモリセルアレイ（１）の可変抵抗素子型メモリセル（Ｍ）のデータの書込時、書込制御回路（４）の制御の下に書込データを読出した後、書込条件設定回路（５）により書込条件を変更してデータの書込を実行する。 - 特許庁

As a result, even if hydrogen which could not be prevented with a diffusion barrier 32, when the ferroelectric memory element is subjected to hydrogen sintering processing bonds with oxygen contained in the SBT thin film to form oxygen vacancies, electrons generated from the oxygen vacancies are so neutralized by the holes as to very much reduce the leakage current of the ferroelectric memory element.例文帳に追加

その結果、水素シンター処理の際に拡散バリア３２で防止できなかった水素がＳＢＴ中の酸素と結合して酸素空格子が形成されても、上記正孔によって酸素空格子による電子が中和されて本強誘電体メモリ素子のリーク電流が極めて小さくなる。 - 特許庁