「あいきどう」に関連した英語例文の一覧と使い方(34ページ目) - Weblio英語例文検索

ＳＯＩ基板（半導体基板）１００を用いて形成され複数のパッド１３を一表面側に備えたデバイス本体１、デバイス本体１の上記一表面側に接合された表面側保護基板２、デバイス本体１の他表面側に接合された裏面側保護基板３を有するＭＥＭＳチップＣと、ＭＥＭＳチップＣが実装された実装基板５とを備える。例文帳に追加

This MEMS device includes the device body 1 formed by using an SOI substrate (a semiconductor substrate) 100 and having a plurality of pads 13 on one surface side, a surface side protective substrate 2 joined to the one surface side of the device body 1, a MEMS chip C having a reverser surface side protective substrate 3 joined to the other surface side of the device body 1, and a mounting substrate 5 mounted with the MEMS chip C. - 特許庁

Ｓｉ基板１上のＮ−ｈｉｌｌ層１１と、Ｎ−ｈｉｌｌ層１１を囲む素子分離領域であるシャロートレンチアイソレーション６に開口されたオープン領域２１と、を備えたＨＣＢＴ１００を含む半導体装置において、オープン領域２１上に面方位のないアモルファスＳｉ膜３０，３１を形成する。例文帳に追加

In the semiconductor device which includes an HCBT 100 having an N-hill layer 11 on an Si substrate 1 and an open region 21 opened to a shallow trench isolation 6 as an element isolation region surrounding the N-hill layer 11; amorphous Si films 30, 31 having no surface orientation are formed on the open region 21. - 特許庁

ＳＯＩ基板上に、完全空乏型の高速ＭＯＳトランジスタと、高耐圧型ＭＯＳトランジスタとを混載し、高精度なアナログＩＣが形成された半導体装置を、ＥＳＤ破壊に強く、またダイシング工程での割れ欠けなどを防止し、さらに、トリミングの位置決め精度を高くすることでコストダウンを可能にする形で提供することである。例文帳に追加

To provide a semiconductor device where highly accurate analog ICs are formed by mounting perfect depletion high speed MOS transistors and high breakdown strength MOS transistors mixedly on an SOI substrate while reducing the cost by enhancing strength against ESD breakdown, preventing cracking in the dicing process and enhancing the positioning accuracy of trimming. - 特許庁

筒内噴射式内燃機関を始動させるときに、膨張行程にある気筒内のピストンの位置が規定範囲内にある場合、該気筒内において、先ず、比較的小規模の燃焼であるプレ燃焼を行い（Ｓ１１１）、その後、該気筒が膨張行程にある間に、前記プレ燃焼よりも大きい規模の燃焼であるメイン燃焼を行う（Ｓ１１３）。例文帳に追加

In start of the cylinder injection type internal combustion engine, pre-combustion which is relatively small scale combustion is performed in a cylinder at first (S111) when a position of a piston in the cylinder in a expansion stroke is in a regulated range, after that, main combustion which is a larger scale combustion than the pre-combustion is performed (S113) during the cylinder is in the expansion stroke. - 特許庁

そして、Ｑｐ−（Ｑｗ＋Ｑｉ）＞ｑであるとき、リリーフ弁９が作動すると予測し、リリーフ弁９の出側とマスタシリンダ１との間に介挿された第２の電磁開閉弁１０を閉状態に切り換え、マスタシリンダ１への脈圧の伝達を回避し、ブレーキペダルでのキックバックの発生を回避する。例文帳に追加

When Qp-(Qw+Qi)>q, a relief valve 9 is expected to be actuated, and a second solenoid selector valve 10 interposed between the output side of the relief valve 9 and a master cylinder 1 is urged into a closed state to avoid transmission of pulsating pressure to the master cylinder 1 so as to avoid a kickback at a brake pedal. - 特許庁

スピン注入源デバイスの製造方法において、Ｓｉ基板１の清浄表面を加熱した状態で、ＣａＦ_2 膜２をエピタキシャル成長により形成する工程と、次に、前記ＣａＦ_2 膜２上に４００℃でＳｉ３とＦｅ４を同時に照射する分子線エピタキシー法によりＦｅ_3 Ｓｉ膜５を形成する工程とを施す。例文帳に追加

The manufacturing method of the spin injection source device performs a step for forming a CaF_2 film 2 by epitaxial growth while the clean surface of the Si substrate 1 is being heated, and a step for forming an Fe_3Si film 5 by a molecular beam epitaxy method for simultaneously applying Si 3 and Fe 4 onto the CaF_2 film 2 at 400°C. - 特許庁

少なくとも１種が無撚である糸条をオーバーフィードして得た２種以上の繊維から成るカバリング糸をパイル糸に用いて、タフティング・カットした後開繊する事により、長い繊維をパイル表面に引き出し２種以上の色相，風合い，機能性などを同時に付与した２段カットパイル製品を容易に製造する。例文帳に追加

A double step cut pile product imparted with two or more kinds of hue, feeling, functionality at the same time is obtained by pulling out long threads on the surface of a pile by opening after tufting/cutting using covering threads comprising two or more kinds of threads obtained by overfeeding threads in which at least one kinds is untwisted fibers as pile threads. - 特許庁

輝度／コントラスト調整インターフェース・ウィンドウ１４０において、ユーザが輝度制御１４４を調整する場合、基底イメージ１４１を第２イメージ１４３にコピーし、所定順序に従って第２イメージ１４３に適用される複数の調整制御の各々の現行値に基づいて第２イメージ１４３を変化させ、この第２イメージ１４３を表示する。例文帳に追加

In this adjustment method, when a user adjusts luminance control 144 for a luminance/contrast adjustment interface window 140, a base image 141 is copied to a second image 143, and the second image 143 is changed, based on each present value of each of plural adjustment control applied to the second image 143 according to a prescribed sequence, and the second image 143 is displayed. - 特許庁

ＩＰ端末１００およびそのＩＰ回線と非ＩＰ端末２００およびその非ＩＰ回線とで通信を行う場合、機能仕様上必要とされる数のＤＳＰ回路３０だけを設けるように制御し、ＤＳＰ回路３０を動的に利用して、必要な通話制御部に対してＤＳＰ回路３０をソフトウェアで割り当て制御することを特徴とする構内交換機である。例文帳に追加

When communication is performed between an IP terminal 100 with its IP line and a non-IP terminal 200 with its non-IP line, the private branch exchange performs control so that only the DSP circuits 30 of the number required for functional specification are provided, and performs control so that the DSP circuits 30 are allocated to a communication control unit requiring them by software by dynamically utilizing the DSP circuits 30. - 特許庁

モータロータの導体部分及びエンドリング部分をダイカストマシンにより鋳込む場合、キャビティ内に残存するガス、空気を真空源により吸引して、エンドリング用環状溝に連通する金型対向面に形成された吸引通路の間隙を大きくできる金型構造を備えたモータロータ用ダイカスト装置を提供する。例文帳に追加

To provide a diecasting device provided with a die construction capable of enlarging the clearance of a suction path formed on the opposing face to the die for sucking air and gas remaining in a cavity by a vacuum source and communicating with an annular groove, in the case of casting a body part and an end ring of a motor rotor by a diecasting machine. - 特許庁

また、高濃度のｎ型Ｓｉボディ領域２２と、ｎ^- Ｓｉ領域２３と、低濃度のｎ型不純物を含むＳｉＧｅチャネル領域２４と、低濃度のｎ型Ｓｉキャップ層２５と、ゲート電極１７とＳｉボディ領域２２とを電気的に接続する導体部材であるコンタクト２６とが設けられている。例文帳に追加

The layer 30 also has a heavily doped n-type Si body area 22, n--type Si area 23, SiGe channel area 24 containing an n-type impurity at a low concentration, lightly doped n-type Si cap layer 25, and contact 26 which is a conductor member connecting a gate electrode 17 to the Si body area 22. - 特許庁

半導体基板であるＳＯＩ基板１０の主表面側に形成された表面絶縁膜１６と多層構造部４１とからなる多層絶縁膜のうち接合用領域部Ｅ３に形成されている部位をエッチバックし、表面絶縁膜１６上に封止用金属層１８および電気接続用金属層１９を形成する。例文帳に追加

A metal layer 18 for sealing and a metal layer 19 for electrical connection are formed on a surface insulating film 16 by etching back a part formed at a region E3 for junction in a multilayer insulating film, comprising a surface insulating film 16 and a multilayer structure section 41 formed at the side of the main surface of an SOI semiconductor substrate 10. - 特許庁

Ｓｉ金属マトリックス中に強化材が複合されたヒートシンク用複合部材であって、前記強化材が炭素繊維およびＳｉＣであることを特徴とするヒートシンク用複合部材とすることにより、ヒートシンク部の重量を増加させることなく、高い熱伝導と小さな熱膨張係数を有するヒートシンク用複合部材を得る。例文帳に追加

In the composite member for heat sinks, a reinforcement is composed in an Si metal matrix, and the reinforcement is to be carbon fiber and SiC, thus obtaining the composite member for heat sinks, having the high heat conduction and a small thermal coefficient of expansion, without increasing the weight of the heat sink section. - 特許庁

剛性のある材料（金属）と柔かな材料（樹脂材等）との締結構造に関し、従来、金属と樹脂とを締結する場合、金属の剛性により柔らかい樹脂が破損したり損傷して、その締結には、問題であった点を動的にも静的にも損傷等の問題のない締結構造を得ることにある。例文帳に追加

To obtain a fastening structure having no problem such as dynamic or static damage caused by broken or damaged soft resin depending on the rigidity of metal when a metal object and resin object used to be fastened each other, regarding the fastening structure between a rigid material (metal) and soft material (resin material and the like). - 特許庁

リモコン装置やパーソナルコンピュータその他の新たな機器を追加導入することなく、表示内容を設定することのできるとともに、顧客へのサービス提供場所から離れることなく、外部表示器の表示内容を容易かつ確実に設定することのできるアイキャッチ情報表示システムを提供する。例文帳に追加

To provide an eye-catching information display system capable of setting a display content, without having to additionally introduce new equipment, such as, a remote control device, a personal computer and others, and capable of setting easily and surely the display content of an external display, without having to leave a service-providing place that provides service to customer. - 特許庁

スロットル弁５６の開度を増加させることによってポンプ損失を低減させようとする場合、吸気管５１，５２内に発生する脈動の大きさに基づき、全開時のスロットル弁５６の開度よりも小さい所定の開度をスロットル弁開度の上限として設定し、その上限を超えないようにスロットル弁５６の開度を増加させる。例文帳に追加

When a pump loss is lowered by increasing the opening of the throttle valve 56, based on the magnitude of the pulsations occurring in the intake pipes 51 and 52, a specified opening smaller than the opening of the throttle valve 56 at fully open state is set as the upper limit of the opening of the throttle valve, and the opening of the throttle valve 56 is increased, so as not to increase the upper limit. - 特許庁

ＳＯＩ基板（半導体基板）１００を用いて形成され複数のパッド１３を一表面側に備えたミラー形成基板（デバイス本体）１、ミラー形成基板１の一表面側に接合された第１のカバー基板（表面側保護基板）２を有するＭＥＭＳチップ４と、ＭＥＭＳチップ４が実装された実装基板５とを備える。例文帳に追加

The MEMS device includes a mirror forming substrate (device body) 1 formed by using an SOI substrate (semiconductor substrate) 100 and provided with a plurality of pads 13 at one surface side, a MEMS chip 4 having a first cover substrate (surface side protective substrate) 2 joined to the one surface side of the mirror forming substrate 1 and the mounting substrate 5 on which the MEMS chip 4 is mounted. - 特許庁

第１の層４及び第３の層６は、第２の層５及び第４の層７のいずれよりもＳｉ基板１との格子定数差が小さな組成の窒化物半導体であり、且つ、第２の層５及び第４の層７のいずれよりも膜厚が大きく、第１の層４は、第３の層６よりも膜厚が大きい。例文帳に追加

The first layer 4 and the third layer 6 are nitride semiconductors, having a composition in which the difference in a lattice constant to the Si substrate 1, is smaller than that of the second layer 5 and the fourth layer 7, the film thickness is larger than that of the second layer 5 and the fourth layer 7, and the first layer 4 has a larger film thickness than that of the third layer 6. - 特許庁

導電性Ｓｉ基板２の上に比抵抗の小さなＺｎＯバッファ層３を成長させ、ＺｎＯバッファ層３の上に順次ｎ型ＧａＮ層４、ｎ型ＡｌＧａＮ層５、ＩｎＧａＮ層（発光層）６、ｐ型ＡｌＧａＮ層７、ｐ型ＧａＮ層８を成長させることにより、ダブルへテロ接合構造の半導体発光素子１を形成する。例文帳に追加

The ZnO buffer layer 3 having small specific resistance is grown on a conductive Si substrate 2, and n-type GaN, n-type AlGaN, InGaN (light emitting), p-type AlGaN, and p-type GaN layers 4, 5, 6, 7, and 8 are successively grown, thus forming the semiconductor light emitting device 1 having double hetero junction structure. - 特許庁

計測した温度及び所望のＡＬＣレベルがキャリブレーションレベルとして格納されていない場合、キャリブレーションで取得した２温度同一レベルの検出レベルａ，ｄから、温度変化分に基づいた推定検出レベルｆを取得し、検出レベルが推定検出レベルｆとなるまで可変利得回路の利得を調整する。例文帳に追加

In the case that a measured temperature and a desired ALC level are not stored as a calibration level, an estimate detection level (f) based on a temperature change component is acquired from detection levels (a), (d) of two temperatures at the same level acquired by calibration, and a gain of a variable gain circuit is adjusted until a detection level becomes the estimate detection level (f). - 特許庁

さらに制御装置４０は、変換した電流指令Ｉｄ＊，Ｉｑ＊に基づいて、冷媒路５０〜５６を通流する冷却水の目標流量Ｑ＊を設定し、その設定された目標流量Ｑ＊で冷却水が循環するようにウォーターポンプ６６を駆動するための信号ＰＷＲを生成してウォーターポンプ６６へ出力する。例文帳に追加

The control unit 40 sets a target flow rate Q* of cooling water flowing in refrigerant passages 50-56 based on the converted current commands Id* and Iq*, and generates a signal PWR for driving a water pump 66 to circulate the cooling water of the set target flow rate Q* to be outputted to a water pump 66. - 特許庁

ｐ型Ｓｉ基板１１上には、埋め込みＮウェル１２が形成され、この埋め込みＮウェル１２上にフローティングＰウェル１３が形成され、このフローティングＰウェル１３表面にソースおよびドレインが形成され、更にゲート酸化膜を介してゲート電極が形成された半導体装置１０において、フローティングＰウェル１３と埋め込みＮウェル１２間の接合界面に、凹部１２ａが形成されている。例文帳に追加

In a semiconductor device 10; a buried n well 12 is formed on a p-type Si substrate 11, a floating p well 13 is formed on the buried n well 12, a source and a drain are formed in the surface of the floating p well 13, and a gate electrode is further formed via a gate oxide film. - 特許庁

無線資源管理ノードは、要求先の無線基地局に無線資源が不足している場合、近隣の無線基地局の中から、端末から要求されたサービスフローの動作を実行可能な無線資源を備える無線基地局を、実行先の無線基地局として選択する資源確認応答部を有する。例文帳に追加

The radio resource control node has a resource confirmation responding part for selecting the radio base station provided with the radio resource which can execute the operation of the service flow requested from the terminal as the radio base station of the execution party from among the neighboring radio base stations when the radio resource is short at the radio base station of a request party. - 特許庁

撮影装置１００において、少なくとも撮影画像情報と共にプログラム（ダウンロードされたプログラム等）を記録可能な記録手段１１１に対して、撮影動作による撮影画像情報を順次記録するとき、消去手段１０８は、記録手段１１１がフル状態（空き容量不足）である場合、記録手段１１１からプログラムを優先して消去する。例文帳に追加

When the photographing apparatus 100 records photographed image information by a photographing operation one after another in a recording means 111 capable of recording programs (downloaded ones, etc.), together with at least the photographed image information, a deleting means 108 preferentially deletes programs from the recording means 11, if this means 111 is full (lack of free space). - 特許庁

動画を圧縮符号化して記録する装置においては記録画質に関わる符号化圧縮条件は多くの場合機器固有の数モードしか有していないため、必ずしも個々のユーザが所望する符号化圧縮条件になっていないが、しかしながら記録毎に符号化圧縮条件をユーザが任意に設定するのは困難である。例文帳に追加

To solve the problem that encryption compression conditions regarding recording image quality are not necessarily the ones which each user desires since the encryption compression conditions have only several modes unique to an apparatus, however, it is hard for the user to optionally set the encryption compression conditions by every recording, in an apparatus for recording a moving image by performing compression encoding. - 特許庁

ロジックトランジスタ１０と高耐圧トランジスタ２０が混載された半導体装置１において、高耐圧トランジスタ２０のゲート電極２２両側のＳｉ基板２内に形成された低濃度ドレイン領域２４ｂ上に、外周部が厚く形成された開口領域２８を有する絶縁膜を形成する。例文帳に追加

In the semiconductor device 1 hybridly mounted with a logic transistor 10 and a high breakdown voltage transistor 20, an isolation film with an opening region 28, whose outer circumference is formed thick is formed on a low-concentration drain region 24b formed in an Si substrate 2, on both sides of a gate electrode 22 of the high breakdown voltage transistor 20. - 特許庁

不均質接面格子ミスマッチによる応力の散乱を改善して、ゲート電圧振幅の範囲を増加し、また、ドレーン飽和電流に、ステップアップ増加する現象を起こさせ、更に、電圧順応性のある多段階外因相互コンダクタンス増幅ワーキング・エリア域の高電子移動度トランジスタを形成することを課題とする。例文帳に追加

To enable a high electron mobility transistor to increase a gate voltage swing range by improving the scattering of a stress caused by a mismatched heterogeneous contact surface lattice, to cause a drain saturation current to produce a phenomenon of step-up increase, and further to generate a working area region of voltage-compliant multiple-stage extrinsic transconductance amplification. - 特許庁

ＳＯＩ基板において素子分離領域を形成するためにメサ型素子分離領域形成法を採用した場合に、ゲート電極が活性領域と素子分離領域との境界部分に懸かる箇所で電界が集中する結果、閾値電圧の低い寄生ＭＯＳ ＦＥＴが形成されることが無いＳＯＩ型半導体装置を製造する方法を提供する。例文帳に追加

To provide a method of manufacturing an SOI semiconductor device which does not form a parasitic MOSFET of low threshold voltage, when an electric field concentrates on a part where an gate electrode is close to a boundary between an active region and an element isolation region, in a case where an element isolation region is provided for an SOI substrate through a mesa element isolation region forming method. - 特許庁

熱型赤外線検出装置のセンサ部は、ＳＯＩ基板２７上にＩＣＰドライエッチングプロセスによってマイクロエアブリッジ構造体１１を形成し、その活性領域１２に複数のｐｎ接合ダイオードからなる半導体ダイオード部１８を形成し、その上面に金属反射膜１５および赤外線吸収層１４を順に設ける。例文帳に追加

The sensor part of the infrared detection device of thermal-type forms the micro air bridge structure 11 on the SOI substrate 27 by the ICP dry etching process, the semiconductor diode part 18 comprising a plurality of p-n junction diodes in its active region 12 is formed, and the metal reflecting film 15 and the infrared-absorbing layer 14 are provided there, in this order. - 特許庁

トランジスタの微細化に伴い、ＳＯＩ基板のシリコン活性層（ＳＯＩ層）の厚さが従来よりも薄くなり、完全空乏型ＳＯＩトランジスタ等では、不純物を導入した後、例えば、熱処理によってアニールを行っても、不純物拡散層の結晶状態を充分に回復させることができない。例文帳に追加

To solve such a problem that a silicon active layer of an SOI substrate (SOI layer) is made smaller in thickness than heretofore, following fine structure of transistors, so that, after impurities area introduced into a complete depleted SOI transistor, etc., crystallization of an impurity diffused layer cannot be sufficiently restored even by annealing under heat treatment for example. - 特許庁

絶縁体層間の１ターン未満のコイル用導体パターンを螺旋状に接続してコイルを形成しているので、３つの共振器を電磁気的に結合させたバンドパスフィルタを形成しようとした場合、共振器間の結合係数に差が生じ、所定の特性を得るために回路設計及び構造設計が煩雑になる。例文帳に追加

To solve the problem of the coupling coefficients between the resonators differing from each other, when three resonators are coupled electromagnetically into a band-pass filter, so that a circuit design and a structural design become complicated for obtaining the prescribed characteristics, because coil conductor patterns, each having less than one turn of a conductor between insulator layers, are connected in a spiral to form a coil. - 特許庁

この場合、金属板２４から突出した回転軸３０ａの先端面に対し、同軸方向から所定の圧力で押圧しながら接触して該回転軸３０ａの回転を抑制するブレーキ接片２５が、金属板２４上に設けられているため、ケース本体６に対して常時安定したブレーキ力を与えることができる。例文帳に追加

In this case, since a brake armature 25 restraining rotation of the rotation shaft 30a by pressing it against tip of the rotation shaft 30a projecting from the metal plate 24 with a predetermined pressure from the coaxial direction and making contact is provided on the metal plate 24, normally stable brake force can be provided to the case body 6. - 特許庁

ＰＳＫ方式を適用した無線通信装置における回路規模の増大を抑制しつつ、ローカル発振信号のＩＱ位相インバランスおよび復調同相成分Ｉおよび復調直交成分Ｑに関する振幅インバランスを検出し、或いは、更に、このようなインバランスをなくすための調整を行うことができる無線通信装置を提供する。例文帳に追加

To provide a radio communication device capable of detecting IQ phase imbalance of local oscillation signals and amplitude imbalance related to a demodulated in-phase component I and a demodulated quadrature component Q while suppressing increase in a circuit scale of the radio communication device adopting a PSK system, or further adjusting for eliminating such imbalance. - 特許庁

これまでネットワーク型記憶装置を複数台のストレージ装置にて構成する場合、記憶装置を管理するための制御情報(メタデータ)と実際のデータを特に区別することなく配置していたが、本発明ではこの二つの配置制御に区別を導入し、制御情報のみの冗長性を高めて耐障害性を改善する。例文帳に追加

In the conventional case, control information (meta data) for managing the storage devices and actual data without especially distinguishing them when the network type storage device is constituted of a plurality of the storage devices, however, in this invention, classification is introduced in two arrangement mechanism and fault tolerance is improved by enhancing redundancy only of the control information. - 特許庁

ＳＯＩ基板上に設けた半導体層（ＳＯＩ層）と、前記ＳＯＩ層上に設けられたゲート電極とを備え、前記ゲート電極と前記ＳＯＩ層の仕事関数差による空乏層の厚さが前記ＳＯＩ層の膜厚より大きくなるように、前記ＳＯＩ層の膜厚を設定してノーマリオフとしたＭＯＳトランジスタを少なくとも一種類、備える。例文帳に追加

The semiconductor device is also provided with at least a MOS transistor of one type which is normally off by setting the thickness of the SOI layer to have the thickness of a depletion layer due to the work function difference between the gate electrode and the SOI layer larger than the thickness of the SOI layer. - 特許庁

Ｓｉ基板上に金属酸化物を含む絶縁膜を形成する第１の工程と、前記絶縁膜上に非晶質Ｓｉからなる第１の電極層を成膜する第２の工程と、前記第１の電極層上に多結晶Ｓｉからなる第２の電極層を成膜する第３の工程とを有することを特徴とする半導体装置の製造方法を用いる。例文帳に追加

The manufacturing method of a semiconductor comprises a first process to form an insulating film including metal oxide on an Si substrate, a second process to form a first electrode layer constituted of amorphous Si on the insulating film and a third process to form a second electrode layer constituted of multi-crystal Si on the first electrode layer. - 特許庁

解決しようとする課題は、複雑なカーブ形状を有する中空品をブロー成形する場合、金型或いは押出し機ヘッドを動かすブロー成形方法、またはエアでパリソンを吸引するブロー成形方法などの従来のブロー成形方法では設備投資や動力費が嵩み製造コストが高くなるという点である。例文帳に追加

To solve the problem that high manufacturing costs are required due to increase in investment in equipment and cost for power in the conventional blow molding methods such as a blow molding method including the step of moving a die or an extruder head or a blow molding method including the step of sucking a parison for blow-molding a hollow article with a complicated curved shape. - 特許庁

半導体装置１は、ＳＯＩ基板２の主表面に横型のＭＩＳＦＥＴを形成して成り、基板２の主表面には、ＭＩＳＦＥＴのソース領域３とドレイン領域４間の電流経路を拡大させるための凹凸構造６が設けられており、凹凸構造６の凹部１１と凸部１２の境界が斜めに傾斜している面によって構成されている。例文帳に追加

The semiconductor device 1 includes the horizontal MISFET formed on the main surface of a SOI substrate 2, and on the substrate 2 where concave-convex structures 6 for expanding the current pathway between a source region 3 of the MISFET and the drain region 4 are disposed, and the boundary of the concave part 11 and the convex part 12 of the concave-convex structure 6 is constituted by a slanting face. - 特許庁

シリコン（Ｓｉ）基板と、前記シリコン基板上に設けられたゲート絶縁膜、前記ゲート絶縁膜上に設けられたゲート電極膜からなるＭＯＳ構造の半導体装置において、前記ゲート電極膜が少なくともロジウム(Rh)、ルテニウム(Ru)、イリジウム(Ir)、オスミウム(Os)あるいは白金(Pt)のうちの少なくとも一種類の元素を主構成元素とする。例文帳に追加

The semiconductor device has MOS structure composed of a silicon (Si) substrate 1, the gate insulating film 3 provided on the silicon substrate 1, and a gate electrode film 3 provided on the gate insulating film 3 and the gate electrode film 3 consists principally of at least one kind of element among rhodium (Rh), ruthenium (Ru), iridium (Ir), osmium (Os), and platinum (Pt). - 特許庁

満載判断手段２００によりシート積載手段の満載が判断される前に、シート積載手段の落下が検知された場合、記憶手段２０５に記憶された満載値を小さな値に変更することにより、駆動手段２０９が劣化した場合でも、適切なシートの積載を行うことができるようにする。例文帳に追加

When drop of the sheet loading means is detected before it is determined that the sheet loading means is full with sheets by a full loading determining means 200, a full loading value stored in a storage means 205 is changed to a smaller value to load sheets properly even when the driving means 209 is deteriorated. - 特許庁

吐出不良が発生した場合、キャッピング手段４０でインクジェットヘッド１４の吐出口を密封し、チューブ４１を通して吸引手段４２でインクとともに気泡等を吸い出し、インク導入部４３を介してインク貯留部４４の底面に形成されたに凹形状部４５へ排出される。例文帳に追加

When the discharge failure is caused, the discharge port of the ink jet head 14 is sealed by the capping means 40, bubbles or the like with ink are sucked out by a suction means 42 through a tube 41 and discharged to a recess part 45 formed on the bottom face of an ink storage part 44 through an ink introduction part 43. - 特許庁

このようにして得られたＳＯＩ基板の石英基板２０の表面にホールやマイクロ流路などの凹部を形成してＤＮＡチップやマイクロフルイディスクチップとして必要な加工を施し、ＳＯＩ層１２にはこの凹部に付着・保持された試料を分析・評価するためのシリコン半導体素子を形成する。例文帳に追加

A recess, such as a hole and a microchannel, is formed on the surface of the crystal substrate 20 in the SOI substrate thus obtained, machining required as a DNA chip and a micro fluidics chip is performed, and a silicon semiconductor element for analyzing and evaluating the sample adhered to and held by the recess is formed on the SOI layer 12. - 特許庁

そして、システムの運用レベルが変更され、光送信機の電気信号入力レベルが変更された場合、切替スイッチ５５を切替えて動作レベルを新たな運用レベルに合わせ、何れの運用レベルが選択された場合でも利得調整増幅回路５６から同じレベルの電気信号が出力されるようにする。例文帳に追加

When an operation level of a system is changed, and an electric signal input level of the optical transmitter is changed; the switchover switch 55 is switched to adjust the operation level to a new operation level, and an electric signal at the same level is arranged to be outputted from the gain adjustment amplifying circuit 56 even when any operation level is selected. - 特許庁

従来のＳＯＩ電界効果トランジスタの問題点であった、ソース／ドレイン間耐圧の低下を解消するとともに、高集積化に対して問題となるボディコンタクトの領域を効率的に配置することにより、高集積化を可能としたＳＯＩ基板を用いた半導体装置およびその製造方法を提供する。例文帳に追加

To provide a semiconductor device and its manufacturing method using an SOI (silicon on insulator) substrate capable of high integration that is achieved by solving the problem of breakdown voltage lowering between source and drain which has been a problem in the conventional SOI FET (field effect transister), and by efficiently arranging a body contact region that may be a problem for achieving high integration. - 特許庁

半導体装置は、埋め込み酸化膜によって支持基板から絶縁分離されるとともに、埋め込み酸化膜にまで達する厚さを有するフィールド酸化膜によって、第１および第２の領域を含む複数の領域に分離された活性層を有するＳＯＩ基板の、第１の領域に形成された不純物拡散領域をドレイン領域とするＭＯＳトランジスタと、第１の配線層とを有する。例文帳に追加

The semiconductor device includes: an MOS transistor whose drain region is an impurity diffusion region formed in the first region of the SOI substrate with an active layer insulated and separated from a support substrate by a buried oxide film and separated into a plurality of regions including the first and the second regions by a field oxide film having a thickness reaching the buried oxide film; and a first wiring layer. - 特許庁