「IN GATE」に関連した英語例文の一覧と使い方(332ページ目) - Weblio英語例文検索

An insulating film sidewall 11a is formed by carrying out etch-back treatment on the sidewall insulating film before the sidewall insulating films 11b, 11c are patterned, and the dimension W of the insulating sidewall 11a in a direction crossing the side face of a gate electrode 9 is equal to thicknesses T of the sidewall insulating films 11b, 11c.例文帳に追加

絶縁膜サイドウォール１１ａはサイドウォール用絶縁膜１１ｂ，１１ｃがパターニングされる前のサイドウォール用絶縁膜に対してエッチバック処理が施されて形成されたものであってゲート電極９側面に直交する方向の寸法Ｗがサイドウォール用絶縁膜１１ｂ，１１ｃの厚みＴと同じである。 - 特許庁

In the driving method of a driver, a servo motor (3) is driven by applying a drive signal (2) to the gate of a power element automatically after an alarm signal (1) is generated from the power element having an alarm generating function, and the power element is turned off when the number of generation times of the alarm signal (1) exceeds a set value.例文帳に追加

本発明によるドライバの駆動方法は、アラーム発生機能を有するパワー素子が発生するアラーム信号(1)が発生された後に、自動的に前記パワー素子のゲートに駆動信号(2)を印加してサーボモータ(3)を駆動し、設定された回数を越えてアラーム信号(1)が発生した場合はパワー素子をオフとする方法である。 - 特許庁

To provide a semiconductor device that is constituted by forming a completely depleted MISFET transistor using an SOI layer and can set a threshold to a specified value while the sensitivity threshold to the fluctuation of the film thickness of the SOI layer is roughly maintained at the minimum value even when the impurity concentration in the channel region of a MISFET fluctuates by changing the back gate voltage depending on the impurity concentration.例文帳に追加

ＳＯＩ層を用いた完全空乏化ＭＩＳＦＥＴトランジスタを形成してなる半導体装置において、ＭＩＦＳＥＴのチャネル不純物濃度に依存して、バックゲート電圧を変化させることによって、不純物濃度が変動しても、ＳＯＩ膜厚バラツキに対するしきい値感度をほぼ極小に保ったままで、しきい値を規定する値にできるようにする半導体装置を提供することを目的とする。 - 特許庁

In a change dispenser 10, a change detection part 14a arranged at the central part of a coin conveyance mechanism 14 configures a discrimination part for discriminating the authenticity and denomination of input coins, and a reject gate G1 is switched according to the identification result so that the coins can be delivered to either a money output port 12 or a temporary storage container 15.例文帳に追加

釣銭払出機１０は、硬貨搬送機構１４の中央部に配置された検銭部１４ａが投入された硬貨の真偽および金種を識別する識別部を構成し、その識別結果に応じてリジェクトゲートＧ１を切換えることによって、硬貨を出金口１２あるいは一時保留庫１５のいずれかに送り出す。 - 特許庁

The liquid crystal display device 1 includes a photodetector 30 that receives ambient external light, wherein a through hole 51 accommodating the photodetector 30 is formed in a gate insulating film 33 and a first interlayer dielectric 34 formed on an element substrate 11, and at least the inner wall of the through hole 51 has light-shielding property.例文帳に追加

周囲の外光を受光する受光素子３０を備えてなる液晶表示装置１であって、素子基板１１上に設けられるゲート絶縁膜３３及び第１層間絶縁膜３４に受光素子３０を収容する貫通孔５１が設けられ、貫通孔５１の少なくとも内側壁が遮光性を有している。 - 特許庁

The edges (edge on side of source 7) of the N-type drain region 4 and the edges of a pair of N-type source regions 7 and 7 formed on both the sides of the drain region 4 are positioned through a self-aligned method in which the gate electrodes 6a and 6b are used as mask, by which the drain region 4 and the source regions 7 are formed.例文帳に追加

Ｎ型ドレイン領域４の両端縁（ソース７側の両端縁）及びこのＮ型ドレイン領域４の両側に形成される一対のＮ型ソース領域７、７のドレイン４側の端縁を、共に、第１及び第２のゲート電極６ａ、６ｂをマスクとするセルフアラインにより位置規定するするように、ドレイン領域４及びソース領域７を形成する。 - 特許庁

To provide a mold for a thin plate molded article, which allows gate-cutting with an simple mold structure and making development of dragging very hard, wherein the mold for a thin plate molded article molds the thin plate molded article by injection compression molding in a cavity formed between a mold half and another mold half.例文帳に追加

射出圧縮成形により一方の金型と他方の金型の間で形成されるキャビティ内で薄板成形品の成形を行う薄板成形品の成形金型において、簡単な金型構造によりゲートカットが可能であり、カジリが極めて発生しにくくすることが可能な薄板成形品の成形金型を提供する。 - 特許庁

The conductive film, the film having the n-type conductivity, and the oxide semiconductor film containing In, Ga and Zn are etched using the channel protective layer and gate insulating films as etching stoppers with the resist mask, so that source and drain electrode layers, a buffer layer, and a semiconductor layer are formed.例文帳に追加

このレジストマスクと共に、チャネル保護層及びゲート絶縁膜をエッチングストッパーとして利用して、導電膜と、ｎ型の導電型を有する膜と、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜をエッチングして、ソース電極層及びドレイン電極層と、バッファ層と、半導体層を形成する。 - 特許庁

(Note 2) In principle, removal costs (costs to demolish existing buildings pertaining to rebuild or remove existing facilities, unless incurred integrally with refurbishment of facility), exterior work costs (an outside light, a gate, a fence, a parking lot, planting, and etc. excluding those integrally developed with necessity), costs of relocation of existing facilities and facility construction costs not directly connected with the facility itself will not apply. 例文帳に追加

（注２）原則として、撤去費（建て替えに伴う既存建物解体費、既存設備の撤去費など。ただし、既存建物の改修工事と一体的に解体や撤去を行う場合を除く。）、外構工事費（外灯、門扉、フェンス、駐車場、植栽等。建物本体と一体的に整備する必要があるものを除く。）、既存設備の移設に要する経費及び施設本体に直接関係のない施設工事費等は補助対象とはなりません。 - 経済産業省

Since 2003 the government has also been conducting programs for providing consultations through the internet on procedures for setting up a company and tax, legal and accounting issues, and those for developing and supporting prospective entrepreneurs by offering internship opportunities to work closely with experienced entrepreneurs (the “Dream Gate” program). In addition, the government has been providing information and receiving requests for consultations through symposiums, seminars, SNS (social networking services), e-mail newsletters, websites, and other media. 例文帳に追加

また、国は、2003年度からは、会社設立手続き・税務・法務・経理などに関するインターネット相談、起業家密着インターンシップなどを通じた起業家育成・支援事業（「ドリームゲート」事業）を実施している他、シンポジウム、セミナー、ＳＮＳサービス、メールマガジン、ホームページ等の様々な媒体を通して、起業に関する情報提供・相談受付を行っている。 - 経済産業省

In the plan view arrangement, the source electrode is formed in isolated insular pattern, the drain electrode is formed between the source electrode and the gate electrode in C-shape substantially surrounding the source electrode, the drain electrode is formed in C-shape substantially surrounding the gate electrode, and the capacitor lower electrode is provided in the source electrode.例文帳に追加

ゲート電極およびキャパシタ下部電極とを有し、その上に形成されたゲート絶縁膜を介してゲート絶縁膜に接してソース電極及びドレイン電極が配置されており、ソース電極及びドレイン電極の間隙を埋めるように半導体層が配置されており、その上に形成された層間絶縁膜を介して画素電極が配置されてなり、平面配置的に見てソース電極が孤立島パターンであり、ゲート電極がソース電極及びドレイン電極の間にあってソース電極をほぼ囲むＣ字状であり、ドレイン電極がゲート電極をほぼ囲むＣ字状であって、ソース電極の内部にキャパシタ下部電極を有する薄膜トランジスタ装置。 - 特許庁

Takauji entered Kyoto and chased Emperor Godaigo, Yoshisada NITTA fled to the Hokuriku region with Imperial Prince Tsuneyoshi placed as Emperor and died in battle at Fujishima of the Echizen Province attacked by ASHIKAGA troops in 1338, and "Taiheiki" makes a description of Koto no naishi at around that time as in the following: Koto no naishi, who parted from Yoshisada NITTA at Imakatata beside Lake Biwa and spent days sadly in Kyoto, was invited by Yoshisada NITTA and started for Hokuriku, but at Somayama (present Najo Town, Fukui Prefecture), she knew that he had died in a battle and became a (female) priest seeing his head hung on a prison gate. 例文帳に追加

尊氏が上京して後醍醐天皇を追い、新田義貞は恒良親王らを奉じて北陸地方へ逃れ、足利軍の攻勢により1338年に越前国藤島で戦死するが、『太平記』においては、琵琶湖畔の今堅田において別れ、京にて悲しみの日々を送っていた勾当内侍は新田義貞に招かれ北陸へ向かうが、杣山（福井県南条町）において新田義貞の戦死を知り、獄門にかけられた新田義貞の首級を目にして落飾して比丘尼になったと描かれている。 - Wikipedia日英京都関連文書対訳コーパス

A film obtained from the composition is useful as a hole injection layer in organic electronic devices, including electroluminescent devices such as, for example, organic light-emitting diode (OLED) displays, as a hole extraction layer in organic optoelectronics devices such organic photovoltaic devices, and in combination with metal nanowires or carbon nanotubes in applications such as drain, source, or gate electrodes in thin film field effect transistors.例文帳に追加

本発明の組成物から得られる膜は、例えば有機発光ダイオード（ＯＬＥＤ）ディスプレイ等のエレクトロルミネッセンスデバイスを含む有機エレクトロニクスデバイスにおける正孔注入層として、有機光電デバイス等の有機オプトエレクトロニクスデバイスにおける正孔引抜き層として、金属ナノワイヤーまたはカーボンナノチューブと組み合わせて薄膜電界効果トランジスタにおけるドレイン、ソースまたはゲート電極等の用途に有用である。 - 特許庁

The liquid crystal display panel includes 1st pixel electrodes which are formed in odd-numbered rows of odd-numbered columns and even- numbered rows of even-numbered columns in areas formed by data lines and gate lines crossing them and 2nd pixel electrodes which are formed in odd- numbered rows of even-numbered columns and even-numbered rows of odd- numbered columns in the areas and different in polarity from the 1st pixel electrodes.例文帳に追加

複数のデータラインとこれに交差する複数のゲートラインとによって形成された領域中の奇数番目の列の奇数番目の行と偶数番目の列の偶数番目の行とに形成された第１画素電極と；前記領域中の偶数番目の列の奇数番目の行と奇数番目の列の偶数番目の行とに形成され、前記第１画素電極の極性とは相異する極性の第２画素電極とを含む液晶表示パネル。 - 特許庁

In the compound objective lens 10 for an optical pickup device, first and second objective lens parts 1 and 2 are disposed in parallel and a gate 4 is disposed in a direction in which the objective lens parts 1 and 2 are arranged side by side.例文帳に追加

光ピックアップ装置用の複合対物レンズ１０は、第１及び第２対物レンズ部１、２が並列的に配置されており、ゲート４が、各対物レンズ部１、２が並ぶ連設方向に配置され、各対物レンズ部１、２の光軸方向から見た外形形状が、ゲート４側の一端から互いに離れるように広がる第１曲線部１４ａ、１４ｂと、ゲート４の反対側の他端に位置し、直線ＣＬに垂直な第１直線部１１と、第１曲線部１１と第１直線部１１との間にあって、第１曲線部１４ａ、１４ｂのそれぞれ一方に連続し、直線ＣＬに平行な第２直線部１３ａ、１３ｂとを備える。 - 特許庁

To provide an EPROM device which can improve datagram retention property in a single poly OTP (one time programmable) cell, and prevent leak of electron charged at a floating gate, and provide a semiconductor device which can secure the datagram retention property in the single poly OPT cell, and HCI and insulating properties in a transistor constituting a main chip in other regions except OTP cell region simultaneously, and its manufacturing method.例文帳に追加

シングルポリＯＴＰセルにおけるデータリテンション特性を向上させ、フローティングゲートに荷電された電子の漏れを防止できるＥＰＲＯＭ素子と、シングルポリＯＴＰセルにおけるデータリテンション特性を確保すると同時に、ＯＴＰセル領域を除いた他の領域でメインチップを構成するトランジスタにおけるＨＣＩ特性及び絶縁特性を確保できる半導体素子及びその製造方法を提供する。 - 特許庁

A reader controller 901 controls the gate in an interface section 2007 so that the reader controller 901 delivers a video signal to an engine controller 2002 in a copy mode, a printer controller 2103 delivers the video signal to the engine controller 2002 in a print mode, and the reader controller 901 delivers the video signal to the printer controller 2103 in a network scan mode.例文帳に追加

リーダコントローラ９０１は、コピーモードの場合にはビデオ信号をリーダコントローラ９０１からエンジンコントローラ２００２へ、プリントモードの場合にはビデオ信号をプリンタコントローラ２１０３からエンジンコントローラ２００２へ、ネットワークスキャンモードの場合にはビデオ信号をリーダコントローラ９０１からプリンタコントローラ２１０３へ流すように、インターフェース部２００７内のゲートを制御する。 - 特許庁

In the semiconductor device, the gate electrode is formed using the first conductive layer, the gate wiring is formed using the first conductive layer and the second conductive layer, the source electrode is formed using the third conductive layer, and the source wiring is formed using the third conductive layer and the fourth conductive layer.例文帳に追加

絶縁表面を有する基板上に設けられた酸化物半導体層と、酸化物半導体層を覆うゲート絶縁膜と、ゲート絶縁膜上に設けられた第１の導電層と第２の導電層との順で積層されたゲート電極を含むゲート配線と、酸化物半導体層と、前記ゲート電極を含む前記ゲート配線を覆う絶縁膜と、絶縁膜上に設けられ、酸化物半導体層と電気的に接続され、第３の導電層と第４の導電層との順で積層されたソース電極を含むソース配線と、を有し、ゲート電極は、第１の導電層で形成され、ゲート配線は、第１の導電層と第２の導電層で形成され、ソース電極は、第３の導電層で形成され、ソース配線は、第３の導電層と第４の導電層で形成されている。 - 特許庁

This is same man (Suketomo Kyo), who was once taking shelter from the rain in the gate of To-ji Temple, where there were gathered together many cripples with twisted arms and distorted legs bent backwards. Noting their various peculiar deformities he thought, 'These are all very strange freaks, and are certainly well worth preserving.' But, when he looked at them more closely, he soon lost all pleasure in them and, regarding them as ugly and vile, thought, 'Surely there can be nothing better than the unusual upright form.' So on his return home, his well-loved little trees, which he had collected and carefully trained into queer shapes to make his eyes glad, from that time forth no longer gave him any pleasure; for he felt that to love them was like loving those cripples. Accordingly, he dug up and threw away all his dwarf trees that he had cultivated in little pots. 例文帳に追加

この人、東寺の門に雨宿りせられたりけるに、かたは者どもの集まりゐたるが、手も足もねぢゆがみ、うちかへりて、いづくも不具に異様なるを見て、とりどりにたぐひなき曲者なり、もつとも愛するに足れりと思ひて、まもり給ひけるほどに、やがてその興つきて、見にくく、いぶせく覚えければ、ただすなほに珍しからぬ物にはしかずと思ひて、帰りて後、この間、植木を好みて、異様に曲折あるを求めて目を喜ばしめつるは、かのかたはを愛するなりけりと、興なく覚えければ、鉢に植ゑられける木ども、皆掘り捨てられにけり。 - Wikipedia日英京都関連文書対訳コーパス

In a solid state imaging device comprising a plurality of pixel cells, each pixel cell includes a photoelectric conversion element provided in a semiconductor substrate and storing signal charges by performing photoelectric conversion of incident light, and a transistor for transferring the signal charges stored in the photoelectric conversion element to a floating junction wherein at least one transfer transistor has a gate electrode covering the photoelectric conversion element.例文帳に追加

本発明の１態様による固体撮像装置は、複数の画素セルを具備する固体撮像装置であって、各画素セルは、半導体基板中に設けられ、入射光を光電変換して信号電荷を蓄積する光電変換素子と、前記光電変換素子に蓄積された前記信号電荷をフローティングジャンクションに転送する転送トランジスタとを含み、少なくとも１個の前記転送トランジスタは、前記光電変換素子の上方を覆って設けられたゲート電極を具備する。 - 特許庁

Otherwise, the semiconductor chip suitable to be used for manufacturing the semiconductor device includes: an output circuit which has first and second transistors connected to each other in series and switched ON and OFF respectively complementarily and outputs a signal to a first external terminal; and a third transistor which is connected to the first and second transistor in series and in which a gate electrode is connected to a second external terminal.例文帳に追加

又は、かかる半導体装置の製造に用いるのに好適な半導体チップとして、本発明にかかる半導体チップは、互いに直列に接続され、互いに相補的にオンとオフが切り替わる第１および第２トランジスタを有し、第１外部端子へ信号を出力する出力回路と、前記第１および第２トランジスタと直列に接続され、第２外部端子にゲート電極が接続された第３トランジスタとを有することを特徴とする。 - 特許庁

In this inverter, a space is formed above the IGBT 2, by integrally molding a gate substrate 8d with the same material as that of an insulation material 8 between the plates 6, 7, an IGBT power source substrate is placed in this space, so that the parts accommodation density in the inverter is enhanced.例文帳に追加

略平面状のヒートシンク１上に汎用性のある平滑コンデンサ３とＩＧＢＴ２を組付け、各々の正極端子３ａ、２ｃ、負極端子３ｂ、２ｂを略クランク形状のパネル積層形直流導体板６、７で電気的に接続するインバータにおいて、直流導体板６，７間の絶縁材８と同一材料でゲート基板８ｄを一体成形したことにより、ＩＧＢＴ２上に空間を作り、該空間にＩＧＢＴ電源基板設置し、インバータ内の部品収納密度を高める。 - 特許庁

The molten steel supplying apparatus charges the molten steel in a tundish 1 into a casting mold through an ejection port 10 immersed in the molten steel in the casting mold 2, while adjusting the molten steel charging amount with a nozzle gate 6 during the continuous casting of the molten steel.例文帳に追加

上記課題を解決する、本発明による連続鋳造用鋳型内への溶鋼供給装置は、溶鋼の連続鋳造の際に、ノズルゲート６により溶鋼注入量を調整しながら鋳型２内の溶鋼に浸漬させた吐出孔１０を介して、タンディッシュ１内の溶鋼を鋳型内へ注入する溶鋼供給装置において、前記ノズルゲートの下端から前記吐出孔の上端までの距離をＬとし、前記吐出孔直上のノズル内孔直径をＤとしたときに、距離Ｌとノズル内孔直径Ｄとの関係が下記の（１）式の範囲内にあることを特徴とする。 - 特許庁

To provide a manufacturing method of a semiconductor element capable of reducing a leakage current in a storage electrode junction region by forming a gate having a stepped channel, by etching into a predetermined thickness a semiconductor substrate in a portion scheduled for a storage electrode contact and in an adjacent region thereof before the formation of an element isolation film that defines an active region.例文帳に追加

本発明は半導体素子の製造方法に関し、特に活性領域を定義する素子分離膜の形成前に格納電極コンタクトに予定されている部分及びその隣接領域の半導体基板を所定厚さにエッチングして段差のあるチャンネルを有するゲートを形成することにより、格納電極接合領域で漏洩電流を低減させて半導体素子のリフレッシュ特性を向上させることができる技術である。 - 特許庁

This semiconductor memory is provided with a memory cell array in which memory strings including selection transistors and plural memory cells which are coupled with the transistors and have electric charge catching circuits in gate insulating films respectively are arranged in a matrix shape and a bias circuit 12 which supplies a prescribed potential to gates of memory cells to be coupled with nonselected selection transistors when selection transistors are nonselected.例文帳に追加

選択トランジスタ、およびこの選択トランジスタに結合され、それぞれがゲート絶縁膜中に電荷捕獲回路を有する複数のメモリセルとを含むメモリセルストリングがマトリクス状に配置されたメモリセルアレイと、選択トランジスタが非選択のときに、この非選択な選択トランジスタに結合されるメモリセルのゲートに、所定の電位を供給するバイアス回路１２とを具備することを特徴としている。 - 特許庁

In one booster circuit 210 included in a gate booster circuit of the liquid crystal display device, a delay signal generating circuit 213 and a logic inverting circuit 214 turn on and off first to third analog switches 211a to 211c in proper timing with first to third switch control signals Sa to Sc to perform what is called charge pump operation for a capacity element 212 connected to a scanning signal line GL1.例文帳に追加

本液晶表示装置のゲート昇圧回路に含まれる１つの昇圧回路２１０において、遅延信号生成回路２１３および論理反転回路２１４は、第１から第３までのスイッチ制御信号Ｓａ〜Ｓｃにより、第１から第３までのアナログスイッチ２１１ａ〜２１１ｃを適宜のタイミングでオンまたはオフすることにより、走査信号線ＧＬ１に繋がる容量素子２１２に対していわゆるチャージポンプ動作を行う。 - 特許庁

The TV-adapted story differs from historical facts in that, in the TV play, even the name of Noritoshi INOKUMA is not mentioned, Karahashi no Tsubone is a naishi no jo (a woman officer who carries the Emperor's sword when accompanying him out of the Palace), Bingo KANEYASU is a watchdog at the Okunomon (Inside Gate), the destination of banishment of Tadanaga KAZANIN is Tsugaru, the punishment of court nobles was intended by Ieyasu TOKUGAWA to expel pro-Toyotomi nobles from the Imperial Court, and Ieyasu TOKUGAWA disagreed to Emperor Goyozei's proposal only to restrain the behaviors of Hirohashi no Tsubone and other court ladies and instead ordered them to be banished (this means that Emperor Goyozei's proposal for punishment had been more lenient). 例文帳に追加

ドラマ中では、猪熊教利が名前すら登場しないこと、唐橋局が掌侍であること、兼安備後が奥の門の見張り役であること、花山院忠長の配流先が津軽であること、公家の処分が徳川家康による豊臣家を支援する公家の宮中からの追放を意図したものであること、広橋局以下女官を謹慎とする後陽成帝の案に対して徳川家康が難色を示し配流となったこと（後陽成帝の処分案が手ぬるいことになる）が異なる。 - Wikipedia日英京都関連文書対訳コーパス

Additionally, although the details of samurai residences are still not clear to this day, a typical residence consisted of the following up until the Muromachi period: In one building or a building with annexes, various rooms, such as a tosaburai (tosamurai), where samurai gathered, a shinden and taimen-jo (meeting place), where the samurai spent their days, Dei (Idei) as a guest room, Kumonjo (Office of Administration) and a living room, were placed with strong walls and moats surrounding the buildings, and the garden are was also smaller in comparison with Shinden-zukuri style, matching the smaller-sized buildings, and a front garden with a Chumon gate and entranceway was placed instead of the large garden typical of Shinden-zukuri style, and inside courtyard was divided into smaller sections mainly for viewing. 例文帳に追加

そのほか、武家住宅の実態は今日でも十分解明されているとはいい難いが、およそは一棟あるいは棟続きの家屋の中に武士の詰所である遠侍や表座敷としての寝殿、対面所、客間として出居、公文所、居間などの諸室を配して周囲には堅固な塀や堀をめぐらすほか、小規模な家屋に対座して庭空間も寝殿造に比して小面積で、中門や車寄せの前庭が寝殿造の広庭にとってかわり、内庭が分化して鑑賞本位になっているとみられ、この基本構成は室町まで踏襲されている。 - Wikipedia日英京都関連文書対訳コーパス

This memory cell is composed of two MIS elements forming specific circuit in the memory cell circuit and a capacitor in which the first MIS element (QW11) and the second MIS element (QR11) formed above the former, further the either the source or drain of the first MIS element (QW11) is made function as the gate to the second MIS element (QR11) carrying a capacitor (CS11) thereby achieving a semiconductor random access memory device which is simplified. 例文帳に追加

特定のメモリセル回路を構成する２個のMIS素子と１個の情報蓄積用キャパシタとよりなるメモリセルを、第１のMIS素子（Qｗ11）と、この上に積み重ね形成され、かつ、第１のMIS素子（Qｗ11）のソース及びドレインのいずれか一方の領域をゲートとした第２のMIS素子（QＲ11）と、第２のMIS素子（QＲ11）のゲート部分に寄生する容量（Cｓ11）とで構成しているので、複雑な素子構造をなくした半導体ランダムアクセスメモリ装置を達成できる。 - 特許庁

In this FET, a structure in which embedded is a carrier generating electrode 206 which can inject carriers into the semiconductor film 205 at the time of gate signals is formed.例文帳に追加

少なくとも、ゲート電極２０２と、ゲート電極２０２に接して形成されたゲート絶縁膜２０３と、ゲート絶縁膜２０３に接して形成された有機半導体膜２０５と、有機半導体膜２０５に接して形成された少なくとも一対のソース−ドレイン電極（２０４および２０７）とが、絶縁表面を有する基板２０１上に設けられた有機電界効果トランジスタにおいて、ゲート信号時に有機半導体膜２０５の中にキャリアを注入できるキャリア発生電極２０６を埋め込む構造を形成する。 - 特許庁

The semiconductor chip suitable for manufacturing the semiconductor device includes: first and second transistors which are connected in series each other and turned ON/OFF complementarily each other; and a third transistor which is connected with an output circuit to output a signal to a first external terminal and the first and second transistor in series, with a gate electrode connected to a second external terminal.例文帳に追加

又は、かかる半導体装置の製造に用いるのに好適な半導体チップとして、本発明にかかる半導体チップは、互いに直列に接続され、互いに相補的にオンとオフが切り替わる第１および第２トランジスタを有し、第１外部端子へ信号を出力する出力回路と、前記第１および第２トランジスタと直列に接続され、第２外部端子にゲート電極が接続された第３トランジスタとを有することを特徴とする。 - 特許庁

The biosensor array has a substrate, a large number of the heaters arranged on the substrate in a matrix state, power wiring for feeding a current to the heaters, thin film transistors arranged in a matrix state corresponding to the heaters, gate wiring for applying a control signal to the thin film transistors and sensors which are formed at the positions corresponding to the heaters and the thin film transistors and carry DNA probes.例文帳に追加

基板と、該基板上にマトリクス状に配置した多数の加熱装置と、該加熱装置に電流を供給する電力配線と、該加熱装置に対応してマトリクス状に配列された薄膜トランジスターと、該薄膜トランジスターに制御信号を与えるゲート配線と、上記加熱装置及び該薄膜トランジスターに対応する位置にマトリクス状に形成されＤＮＡプローブを担持するセンサとを有することを特徴とするバイオセンサアレイ。 - 特許庁

In growing the carbon nanotube 230 on the nickel membrane 231 by vapor phase synthesis in the reaction jar 101 of microwave plasma CVD device, only cathode line film 202 is set at a lower electric potential than the metal mesh by the bias power source and the gate line film 204 is set at the same potential as the metal mesh, and the carbon nanotube 230 is grown only on the nickel membrane 231 over the cathode line film 202.例文帳に追加

マイクロ波プラズマＣＶＤ装置の反応槽１０１内で、気相合成によりニッケル膜２３１上にカーボンナノチューブ２３０を成長させる際、カソードライン薄膜２０２のみをバイアス電源により金属メッシュよりも低い電位に設定し、ゲートライン薄膜２０４は金属メッシュと同じ電位として、カソードライン薄膜２０２上のニッケル膜２３１のみにカーボンナノチューブ２３０を成長させる。 - 特許庁

This integrated circuit device is composed of a bus, at least two units connected with the bus and a monitoring circuit 150 configured to monitor transactions between at least two units through the bus and store transaction information in the FPGA (Field Programmable Gate Array) embedded memory 151 and store bus monitoring information in the FPGA embedded memory at an FPGA design step during SoC design.例文帳に追加

本発明の集積回路装置はバスと、バスと連結された少なくとも二つの装置と、バスを通じた少なくとも二つの装置の間のトランザクションを観察し、トランザクション情報をＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）エンベデットメモリに貯蔵するモニタリング回路とを含み、ＳｏＣ設計の時、ＦＰＧＡ設計段階でＦＰＧＡエンベデットメモリにバスモニタリング情報を貯蔵することができる。 - 特許庁

By means of the semiconductor device obtained by significantly improving the performance of a buried channel semiconductor device by suppressing the channel leakage current of the buried channel MOSFET and its manufacturing method, a semiconductor integrated circuit device which is excellent in performance is constituted by building the buried channel MOSFET optimized in channel-surface concentration profile by a manufacturing method using a new gate oxide film forming method.例文帳に追加

埋め込みチャネル型ＭＯＳＦＥＴのチャネルリーク電流を抑制し、埋め込みチャネル型半導体装置のパフォーマンスを著しく向上させた半導体装置とその製造方法、でチャネル表面濃度プロファイルを最適化した埋め込みチャネル型ＭＯＳＦＥＴを新しいゲート酸化膜形成方法を用いた製造方法で構築し、パフォーマンスに優れた半導体集積回路装置を構成するものである。 - 特許庁

By letting the parent prepaid card 1 settle the amount including the fares of the child prepaid card 2 in one lump sum, the system enables going in and out the ticket gate at the station by the child prepaid card 2 that does not have a fare settlement function, and saves the trouble of buying a ticket, by possession of parent and child prepaid cards.例文帳に追加

入場者数記録・入出場記録・精算機能を可能とした親プリペイドカード１と入出場記録を可能とした子プリペイドカード２、入出場者数を入力・解析機能を備えた親子プリペイドカード対応自動改札機５を用い、親プリペイドカード１に子プリペイドカード２の分も含めた金額を一括精算させることで精算機能を持たない子プリペイドカード２による駅の改札内への入出場を可能とし、親子プリペイドカードを所持することで切符を買う手間をなくすことができる。 - 特許庁

When switching power transistor 1 is on, a rectifying transistor 7 is off while the switching power transistor 1 is off, the rectifying transistor 7 is shorted between a drain and a gate to be used as a diode in forward bias mode, thus switching the switching power transistor 1 and switching of an electrostatic induction transistor are in synchronous rectification.例文帳に追加

スイッチング用パワートランジスタ１がＯＮ時は、整流用トランジスタ７はＯＦＦし、スイッチング用パワートランジスタ１がＯＦＦ時は、整流用トランジスタ７のドレイン・ゲート間を短絡し、順バイアスモードのダイオードとして使用し、スイッチング用パワートランジスタ１がＯＮ時は、整流用トランジスタ７はＯＦＦし、スイッチング用パワートランジスタ１がＯＦＦ時は、整流用トランジスタ７のドレイン・ゲート間を短絡し、順バイアスモードのダイオードとして使用し、スイッチング用パワートランジスタ１のスイッチングと静電誘導型トランジスタのスイッチングとを同期整流とした昇圧チョッパー回路とする。 - 特許庁

The method of manufacturing the organic semiconductor device 1 having a gate insulating film 14 and the organic semiconductor film 20 with unbipolar characteristics includes a semiconductor film formation process for forming an organic semiconductor film 20 using pentacene in vacuum or a reduced atmosphere, where the organic semiconductor device 1 is maintained in vacuum or a reduced atmosphere after the semiconductor film formation process.例文帳に追加

本発明は、ゲート絶縁膜（１４）と、アンバイポーラ特性を有する有機半導体膜（２０）とを備える有機半導体装置（１）の製造方法であって、真空中または還元雰囲気中で、ペンタセンを用いて有機半導体膜（２０）を形成する半導体膜形成工程を含み、前記半導体膜形成工程以降、有機半導体装置（１）を真空中または還元雰囲気中に維持することを特徴とする、有機半導体装置の製造方法を提供するものである。 - 特許庁

In the injection molding mold for diffraction optical elements for optical communication which molds the elements by filling the cavity formed by a first mold having a diffraction grating pattern and a second mold facing the first mold with a resin material, the diffraction grating pattern is straight-lined and arranged in parallel with the direction of the gate path provided at the position where the diffraction grating pattern on the first mold is formed.例文帳に追加

回折格子パターンが形成された第１の金型と、当該第１の金型に対向する第２の金型とにより形成される空間内に樹脂材を充填して光通信用の回折光学素子を成形する光通信用の回折光学素子の射出成形金型において、前記回折格子パターンは、直線状であり、第１の金型の回折格子パターンが形成される部位に樹脂材を供給するゲート通路の方向に対して平行に設けられている。 - 特許庁

To prevent lowering of refresh performance by forming a silicide film on a gate electrode and preventing silicide formation metal from dispersing on the source and the drain of an access transistor in a state that the source and the drain of the access transistor of a memory cell area is covered with a sufficient thick insulation film regardless of the areas in a semiconductor memory device and its manufacturing method provided with a memory cell area and a logic area.例文帳に追加

メモリセル領域とロジック領域を備えた半導体メモリ装置とその製造方法において、メモリセル領域のアクセストランジスタのソース、ドレインをそれらの面積に拘わらず充分な厚さの絶縁膜で覆った状態で、そのゲート電極上にシリサイド膜を形成し、アクセストランジスタのソース、ドレインにシリサイド形成金属が拡散するのを阻止し、リフレッシュ性能の低下を防止する。 - 特許庁

In this removing unit, the gate cutting unit 25 having the cutting jig is mounted via a height regulating bar 22 substantially not extending directly to a lateral midway site or in a longitudinal direction by avoiding an extended end of the frame 11, and a direction of an operating surface of the unit 25 is set upward to form a substantially right angle to the direction of the surface of the molding residual mold.例文帳に追加

射出成形機５０の左右方向に延出する左右フレーム１１に沿って成形品を取り出すトラバースタイプの取出機において、切断治具が配設されたゲートカットユニット２５を左右フレーム１１の延出端を避けて左右方向途中部位に直接又は前後方向に実質的に延出しない高さ調整バー２２を介して取り付け、該ゲートカットユニット２５の作用面の向きを成形品残存型面の向きに対して略直角をなす上向きとした。 - 特許庁

In the method for simultaneously forming the contact holes on a gate electrode on the Si active layer and via an insulating SiO_2 film, oxide films that are left in the irregularities of the Si active layer are removed effectively, by subsequently performing sputter etching by Ar gas with a sputtering device and continuously performing sputtering deposition after performing reactive ion etching by a fluorine gas system and wet etching by a buffered hydrofluoric acid.例文帳に追加

Ｓｉ活性層上、及び絶縁ＳｉＯ_２膜を介してゲート電極上にコンタクト孔を同時に形成する方法において、フッ素ガス系による反応性イオンエッチング及びバッファードフッ酸によるウェットエッチングの後に、引き続いてスパッタ装置によりＡｒガスによるスパッタエッチング、及びスパッタ成膜を連続して行うことにより、Ｓｉ活性層の凹凸部に残留する酸化膜を効果的に除去する。 - 特許庁

A current supplied to the organic light emitting diode element connected to a drain electrode of the EL drive transistor is controlled by a voltage between a gate electrode and a source electrode of the EL drive transistor, and a body electrode BD provided to the EL drive transistor as a fourth electrode is earthed in such a manner that excessive carriers generated in a channel area are caused to escape from the drive transistor through the body electrode.例文帳に追加

前記ＥＬ駆動用トランジスタのゲートーソース間電圧により、前記駆動用トランジスタのドレイン電極に接続された有機発光ダイオード素子に供給する電流は、制御され、前記ＥＬ駆動用トランジスタに第４の電極として設けられたボディ電極ＢＤは、チャンネル領域に発生する余剰キャリアがボディ電極を介して駆動用トランジスタから逃げるように接地されている。 - 特許庁

Two or more pixels, which include a photodiode for receiving light and generating optical charges, a transfer transistor connected to the photodiode for transferring the optical charges, and at least first and second plural storage capacitive elements for storing optical chargers, overflowing at the time of storage operation through the transfer transistor or an overflow gate, are arranged in one-dimensional or two-dimensional array in this constitution.例文帳に追加

光を受光して光電荷を生成するフォトダイオードと、前記フォトダイオードに接続され前記光電荷を転送する転送トランジスタと、前記転送トランジスタまたはオーバーフローゲートを介して蓄積動作時に前記フォトダイオードからあふれる光電荷を蓄積する少なくとも第１および第２の複数の蓄積容量素子と、を有する画素が一次元または二次元のアレイ状に複数個集積された構成とする。 - 特許庁

In a vacuum processing valve having a gate valve between two vacuum chambers, the valve is equipped with two flanges having an opening for an objective band article to pass through during carrying in or out, a valve holding the article and shielding a fluid, and a valve chamber constituting a passage for the article, and one of the flanges consists of a movable flexible flange.例文帳に追加

２個の真空チャンバー間にゲートバルブを配設されてなる真空処理装置において、前記ゲートバルブが、帯状の被処理物が搬入・搬出に際して通過する開口部分を有する２つのフランジと、帯状の被処理物を挟持して流体を遮断する弁と、帯状の被処理物の通路を構成する弁室とを具備し、該被処理物が通過する開口部分を有する２つのフランジの一方が、可動可能なフレキシブルフランジからなることを特徴とする真空処理装置のゲートバルブである。 - 特許庁