「ON Semiconductor」に関連した英語例文の一覧と使い方(735ページ目) - Weblio英語例文検索

To provide a novel precoating liquid epoxy resin for underfill sealing which excels in flowability, has good workability, does not cause a trouble such as entanglement of a void on pressure welding by heat pressurizing, enhances the curability of a fillet not immediately below a semiconductor chip without a defect of its shape, and also can inhibit biting of the resin between electrodes to make electrode connectabiity good.例文帳に追加

流動性に優れて作業性が良く、加熱加圧の圧接時にボイドの巻込みなどの不具合もなく、半導体チップ直下でないフィレット部の硬化性を高めて、しかもその形状の不具合もなく、電極間への噛み込みも抑えて電極接続性を良好ともすることのできる、アンダーフィル封止先塗布用の新しい液状エポキシ樹脂とこれを用いた封止方法、そしてこれによる封止半導体装置を提供する。 - 特許庁

To enable easy and secure joining of alumina sintered bodies which are used as materials for plasma devices for fabricating semiconductor- fabricating devices, by forming a joint layer between the alumina sintered bodies using yttrium aluminum garnet (YAG) either alone or in combination with a rare-earth oxide other than YAG to minimize effects of thermal and mechanical stresses on the joints and to increase bond strength between the alumina sintered bodies to an unprecedented level.例文帳に追加

この発明は、アルミナ焼結体の結合層をイットリウム・アルミニウム・ガーネット（ＹＡＧ）或いはこのＹＡＧと少量のＹＡＧ以外の希土類酸化物とすることによって、接合部の熱応力や機械的応力による影響を少なくして、アルミナ焼結体の接合強度をこれまでになく高め、半導体製造装置製造用のプラズマ装置で使用される材料のアルミナ焼結体の接合を容易・確実にしようとするものである。 - 特許庁

The display includes an insulation substrate, a source electrode 50 and a drain electrode 60 disposed on the insulation substrate and distanced from each other and including a channel area interposed therebetween, a wall exposing portions of the source electrode and the drain electrode, and defining an opening area surrounding the channel area, and an organic semiconductor layer covering the channel area, and comprising a first sub layer and a second sub layer having different grain sizes.例文帳に追加

本発明による表示装置は、絶縁基板と、前記絶縁基板上に形成されておりチャンネル領域を介して離隔配置されているソース電極およびドレイン電極と；前記ソース電極および前記ドレイン電極を少なくとも一部分露出させながら、前記チャンネル領域を囲んでいる開口領域を定義する隔壁と、前記チャンネル領域を覆っており、結晶粒の大きさが互いに異なる第１サブ層と第２サブ層を有する有機半導体層と、を含むことを特徴とする。 - 特許庁

In an ashing processing in the semiconductor manufacturing process by the plasma processing, a solid dielectric is installed on the opposing surface of at least one of a pair of electrodes opposing each other in the atmosphere under a pressure near the atmospheric pressure, and discharge plasmas obtained by introducing the processing gas between the pair of the electrodes and applying a pulse-like electric field are brought into contact with a base material to be processed.例文帳に追加

プラズマ処理による半導体製造工程におけるアッシング処理において、大気圧近傍の圧力下、雰囲気中で、対向する一対の電極の少なくとも一方の対向面に固体誘電体を設置し、当該一対の電極間に処理ガスを導入してパルス状の電界を印加することにより得られる放電プラズマを被処理基材に接触させることを特徴とする半導体素子の処理方法及び装置。 - 特許庁

In a semiconductor device which provides a P channel transistor having a silicon germanium layer 132 in a gate electrode 115, and an N channel transistor having the silicon germanium layer 132 in a gate electrode 114, the gate electrode is composed of a laminating structure between the silicon germanium layer 132 and a silicon layer 133 formed on each silicon germanium layer, and a spread preventing layer 134 preventing the spread of germanium is formed in each silicon layer 133.例文帳に追加

ゲート電極１１５にシリコン・ゲルマニウム層１３２を有するＰチャネルトランジスタとゲート電極１１４にシリコン・ゲルマニウム層１３２を有するＮチャネルトランジスタとを備えた半導体装置であって、前記ゲート電極は、前記シリコン・ゲルマニウム層１３２と、前記各シリコン・ゲルマニウム層上に形成したシリコン層１３３との積層構造からなり、前記各シリコン層１３３中にゲルマニウムの拡散を防止する拡散防止層１３４が形成されているものである。 - 特許庁

A semiconductor device for driving a motor includes: six switching elements for driving a three-phase motor; thee output terminals for outputting voltages to the three-phase motor; a driving circuit for driving the six switching elements; three control signal input terminals; and a function of generating six control signals for controlling the six switching elements based on three control signals input through the three control signal input terminals.例文帳に追加

本発明のモータ駆動用半導体装置は、３相モータを駆動する６個のスイッチング素子と、前記３相モータへ電圧を出力する３個の出力端子と、前記６個のスイッチング素子を駆動する駆動回路と、３個の制御信号入力端子と、前記３個の制御信号入力端子から入力された３個の制御信号を基に前記６個のスイッチング素子を制御するための６個の制御信号を生成する機能とを備え、ワンパッケージに樹脂封止されている。 - 特許庁

This voltage-driven type power element is equipped with cell blocks 8, provided on the top surface of a semiconductor substrate 2, gate pads 9 provided by the cell blocks 8, main emitter electrodes 10 provided by cell blocks 8, and two subordinate emitter electrodes 11 and 12, which are provided to one of the cell blocks 8 to constitute current mirrors with the main emitter electrodes 10 and differing in the number of unit cells.例文帳に追加

本発明の電圧駆動型パワー素子は、半導体基板２の表面に設けられた複数のセルブロック８を備え、これら複数のセルブロック８毎にそれぞれ設けられた複数のゲートパッド９を備え、複数のセルブロック８毎にそれぞれ設けられた複数の主エミッタ電極１０を備え、複数のセルブロック８の中の１つのセルブロック８に設けられ前記主エミッタ電極１０とカレントミラーを構成するものであってユニットセルの個数が異なる２個の従エミッタ電極１１、１２を備えるように構成したものである。 - 特許庁

The semiconductor relay device comprises an LED 1 for outputting a light signal in response to an input signal; a photodiode array 2 for generating a prescribed voltage by receiving the light signal from the LED 1; a charge/discharge control circuit 3 for controlling the charge/discharge of the prescribed voltage; and an output MOSFET 4 that is turned on/off by a control voltage from the charge/discharge control circuit 3.例文帳に追加

半導体リレー装置は、入力信号に応答して光信号を出力するＬＥＤ１と、このＬＥＤ１からの光信号を受光して所定電圧を発生するフォトダイオードアレイ２と、この所定電圧の充放電を制御する充放電制御回路３と、この充放電制御回路３からの制御電圧によりオン、オフされる出力ＭＯＳＦＥＴ４とを備え、充放電制御回路３と出力ＭＯＳＦＥＴ４のゲート間に容量Ｃ１を直列接続する。 - 特許庁

A semiconductor storage device comprises the fuse set and a control part for outputting a redundancy enable signal enabled depending on combination of applied address signals, a redundant selection part, a spare redundant selection part, and a spare fuse and a control part controlled by the redundancy enable signal and outputting a selection control signal for selecting at least one of the redundant selection part and the spare redundant selection part by an internal fuse option.例文帳に追加

本発明は、半導体記憶素子において、印加されるアドレス信号の組み合わせによって、イネーブルされるリダンダンシーイネーブル信号を出力するためのヒューズセット及び制御部と、リダンダント選択部と、スペアリダンダント選択部と、前記リダンダンシーイネーブル信号に制御され、内部のヒューズオプションによって、前記リダンダント選択部及び前記スペアリダンダント選択部のうち少なくとも何れか１つを選択するための選択制御信号を出力するためのスペアヒューズ及び制御部とを含む。 - 特許庁

The standby server apparatus 5 includes: a monitoring means for monitoring whether the active server apparatus 4 connected to a network 2 is normally operated or not through the network 2 and monitoring whether a file is added or updated by the active server apparatus 4 or not; and a backup means for backing up a file from a semiconductor storage device 7 to a magnetic disk device 9 based on the monitored result of the monitoring means.例文帳に追加

待機系サーバ装置５は、ネットワーク２に接続された現用系サーバ装置４が正常に動作しているか否かをネットワーク２を介して監視するとともに、現用系サーバ装置４によりファイルの追加又は更新がされたか否かを監視する監視手段と、監視手段の監視結果に基づいて半導体ストレージ装置７からファイルを磁気ディスク装置９にバックアップするバックアップ手段とを備える。 - 特許庁

The method of correcting the transmissivity of a photomask includes steps of: doping a front surface of the transparent substrate 205 with impurity ions; forming a photoresist pattern on a semiconductor substrate and measuring critical dimensions of the photoresist pattern; and doping the entire region or a partial region of the corresponding photomask 200 with impurity ions so as to improve the dispersion of the critical dimensions or to make the average of the critical dimensions closer to the target critical dimension.例文帳に追加

また、透明基板２０５の前面に不純物イオンをドーピングするステップと、半導体基板上にフォトレジストパターンを形成して臨界寸法を測定した後、その分散を改善させるか、または臨界寸法の平均値を目標臨界寸法に合わせるために、対応するフォトマスク２００の全体または一部領域に不純物イオンをドーピングするステップと、を含むフォトマスクの透過率補正方法である。 - 特許庁

The semiconductor device comprises: an element isolation groove formed in the mark portion; an element isolation insulating film formed within the element isolation groove; an etching stopper film covering at least a part of an surface of the element isolation insulating film; an interlayer insulating film formed on the whole surface of the substrate; and a contact hole extending from a surface of the interlayer insulating film to a surface of the substrate.例文帳に追加

活性領域を分離するための素子分離領域を含む回路部と、マーク部とを基板に有する半導体装置であって、該マーク部に形成された素子分離溝と、該素子分離溝内に形成された素子分離絶縁膜と、該素子分離絶縁膜の表面の少なくとも一部を覆うエッチングストッパー膜と、該基板の全面に形成された層間絶縁膜と、該層間絶縁膜の表面から該基板の表面まで達するコンタクトホールと、を備えたことを特徴とする。 - 特許庁

To provide methods for manufacturing a ferroelectric film and a ferroelectric element, which enable formation of high performance ferroelectric element on any substrate and thus facilitate integration of a ferroelectric element and a semiconductor element; to provide a surface acoustic element using a ferroelectric film or a ferroelectric element manufactured by these methods; and to provide a frequency filter, an oscillator, an electronic circuit, and electronic equipment using the surface acoustic element.例文帳に追加

任意の基板上に高性能な強誘電体素子を形成することができ、これにより強誘電体素子と半導体素子との集積化を容易にした強誘電体膜の製造方法および強誘電体素子の製造方法を提供し、さらにこれら製造方法から得られる強誘電体膜あるいは強誘電体素子を用いた表面弾性波素子、およびこの表面弾性波素子を用いた周波数フィルタ、発振器、電子回路、及び電子機器を提供する。 - 特許庁

The manufacturing process of the adhesive tape for processing a semiconductor substrate comprises coating an adhesive agent containing a base resin, a radiation-polymerizable resin, a radiation polymerization initiator and a crosslinking agent on the surface of a film substrate which has a functional group reactive with the adhesive agent and are transparent to ultraviolet and/or electron beam and heat-treating the coated film for 1-14 days at 40-70°C.例文帳に追加

紫外線及び／又は電子線に対し透過性を有し、粘着剤と反応する官能基を持つフィルム基材面上にベース樹脂、放射線重合性化合物、放射線重合性重合開始剤、及び架橋剤を含む粘着剤を塗布してなる半導体基板加工用粘着テープの製造方法であって、粘着剤を塗布した後に４０〜７０℃の温度で１〜１４日間熱処理する工程を有することを特徴とする半導体基板加工用粘着テープの製造方法。 - 特許庁

The semiconductor device includes: a first modulation circuit and a second modulation circuit each of which performs load modulation by an input signal; a detection circuit for determining an output signal by electric power supplied externally; a protection circuit whose operation is controlled by the output signal of the detection circuit; and a modulation selecting circuit for switching the first modulation circuit and the second modulation circuit depending on the output signal of the detection circuit.例文帳に追加

入力される信号によって負荷変調を行う第１の変調回路及び第２の変調回路と、外部から供給される電力により出力信号を決定する検出回路と、検出回路の出力信号により動作が制御される保護回路と、検出回路の出力信号により第１の変調回路と第２の変調回路の選択を切り替える変調選択回路と、を有することにより上記課題を解決する。 - 特許庁

The present invention relates to a thin film transistor substrate comprising: an insulating substrate; a source electrode and a drain electrode which are formed on the insulating substrate and separated from each other and have a channel area therebetween; a wall exposing at least portions of the source electrode and the drain electrode, respectively encompassing the channel area, and formed of fluoropolymer; and an organic semiconductor layer characteristically formed inside the wall.例文帳に追加

本発明による薄膜トランジスタ基板は、絶縁基板と；前記絶縁基板上に形成されて、チャンネル領域の両側に離隔配置されたソース電極及びドレイン電極と；前記ソース電極及び前記ドレイン電極の各々の少なくとも一部分露出させながら、前記チャンネル領域を包囲する、フッ素系高分子物質で形成される隔壁と；前記隔壁内に形成されている有機半導体層を含むことを特徴とする。 - 特許庁

To provide a method of manufacturing semiconductor device which can easily form T-type patterns in different degrees of apertures to remarkably reduce the manufacturing processes with the single process of reactive ion etching with a kind of BCB film and a kind of the etching gas, by utilizing the property that the etching characteristic of benzocyclobutene film for reactive ion etching changes isotropically and anisotropically depending on execution of hardening process with the Ar plasma.例文帳に追加

Ａｒプラズマによる硬化処理の有無により反応性イオンエッチングに対するベンゾシクロブテン膜のエッチング特性が異方的、等方的と変わる性質を利用し、ＢＣＢ膜一種、エッチングガス一種で、一度の反応性イオンエッチングでＴ型の開口度の異なるパタンを簡易に形成でき、製造工程の大幅な短縮を図ることができるＴ型ゲート電極有する半導体装置の製造方法を提供する。 - 特許庁

In a connecting section of first and second module arrays MA1 and MA2 constituted of four semiconductor device modules 100, a unit frame 221 of a coupling plate constituted of metal is arranged to bridge the first and second module arrays MA1 and MA2 on upper parts of one ends of bottom metal boards 9, and the boards 9 are coupled by the frame 221 to each other.例文帳に追加

それぞれ４個の半導体装置モジュール１００で構成される第１および第２のモジュールアレイＭＡ１およびＭＡ２を接合する部分において、底面金属基板９の一方の端部の上部に、金属で構成される連結板であるユニット枠２２１が第１および第２のモジュールアレイＭＡ１およびＭＡ２に跨るように配設され、該ユニット枠２２１によって底面金属基板９どうしを連結する構成となっている。 - 特許庁

A vertical MOSFET suppresses a parasitic bipolar transistor performance to improve the avalanche resistance by forming n-type regions 8 having an impurity concentration lower than an n-type substrate 1 or a p-type region 9 about the central part of a unit arrangement region having the apexes of FET cells 10 and diode cells 11 arranged on the surface of the n-type semiconductor substrate 1 with equal intervals.例文帳に追加

本発明の縦型ＭＯＳＦＥＴは、Ｎ型半導体基板１の表面上に等間隔に配置されたＦＥＴセル１０及びダイオードセル１１を頂点とした単位配置領域の中央部分を中心として、Ｎ型基板１よりも不純物濃度の低いＮ型領域８を形成するか、もしくはＰ型領域９を形成することにより、寄生バイポーラトランジスタ動作を抑制してアバランシェ耐量を向上する。 - 特許庁

A semiconductor device comprising a thin film substrate, a pad connecting an electronic component formed on the thin film substrate, a projection portion provided to the pad and formed to suppress flowing of solder, and the electronic component disposed while soldered to the pad has a cut provided at a position corresponding to the top of the electronic component connected to the pad and at a periphery of the pad.例文帳に追加

薄膜基板と、この薄膜基板に形成された電子部品を接続するパッドと、このパッドに設けられ半田の流れを抑制するように形成された凸部と、前記パッドに半田付けされて配置された前記電子部品とにより形成される半導体装置において、前記パッドに接続される前記電子部品の頂点に対応する位置に設けられると共に、前記パッドの周辺部に設けられる切りかけとを具備することを特徴とする。 - 特許庁

In a semiconductor integrated circuit substrate that a photodiode 8, a signal detecting transistor circuit 6 for inputting an electric charge photoelectrically converted by the photodiode and input and output terminals for inputting and outputting signals for driving the photodiode and the signal detecting transistor circuit are formed, the fluorescence detecting apparatus is constituted so as to form a fluorescent reaction vessel as a fluorescent reaction field on the photodiode.例文帳に追加

フォトダイオード８と、前記フォトダイオードで光電変換された電荷が入力される信号検出トランジスタ回路６と、前記フォトダイオードおよび前記信号検出トランジスタ回路を駆動するための信号を入出力するための入出力端子とが形成された半導体集積回路基板において、前記フォトダイオード上に蛍光反応の場となる蛍光反応槽を形成して蛍光検出装置を構成する。 - 特許庁

The method for manufacturing the organic thin-film transistor includes at least a step of spreading a diacetylene compound in a liquid state on a substrate, a step of forming a crystal of the diacetylene compound, and a step of topochemical-polymerizing the diacetylene compound with an energy exerted from outside and forming poly diacetylene, as a manufacturing process of a transistor having a semiconductor layer of poly diacetylene.例文帳に追加

有機薄膜トランジスタにおいて、ポリジアセチレンを半導体層とするトランジスタの作製プロセスであって、少なくとも、液状でジアセチレン化合物を基板上に展開する工程と、該ジアセチレン化合物の結晶状態を形成する工程と、外部からエネルギーを付与することにより該ジアセチレン化合物をトポケミカル重合させてポリジアセチレンを形成する工程を経ること特徴とする有機薄膜トランジスタの製造方法。 - 特許庁

On the surface of this multilayer structure, a resist layer 38 having an opening 38a is formed, the metal layer 36 is isotropically etched until the barrier metal layer 34 is exposed, then an eaves 38b of the resist layer is removed, and the barrier metal layer 34 is anisotropically etched until the semiconductor substrate 32 is exposed.例文帳に追加

異方性エッチングされない半導体基板３２の上に等方性エッチングされないバリア金属層３４が積層され、バリア金属層３４の上に等方性エッチングされる金属層３６が積層された積層構造の表面に、開口３８ａを持つレジスト層３８を形成し、バリア金属層３４が露出するまで金属層３６を等方性エッチングし、レジスト層の庇部３８ｂを除去し、半導体基板３２が露出するまでバリア金属層３４を異方性エッチングする。 - 特許庁

The epoxy resin composition for sealing the optical semiconductor element comprises an epoxy resin, a specific epoxy-modified organopolysiloxane and a hardener, wherein the epoxy resin is an alicyclic epoxy resin, the content of the epoxy-modified organopolysiloxane ranges 1 to 90 pts.wt. based on 100 pts.wt. of the epoxy resin, and preferably, the epoxy-modified organopolysiloxane has epoxy groups only in its both terminals.例文帳に追加

エポキシ樹脂、特定のエポキシ変性オルガノポリシロキサンおよび硬化剤からなる光半導体素子封止用エポキシ樹脂組成物であって、エポキシ樹脂が脂環式エポキシ樹脂であり、エポキシ変性オルガノポリシロキサンの含有量がエポキシ樹脂１００重量部に対して１〜９０重量部であり、さらに、両末端にのみエポキシ基を有するエポキシ変性オルガノポリシロキサンを含有することが好ましい。 - 特許庁

In a multilayer wiring substrate having a first multilayer wiring structure 10 including first wirings 13 and 16 and first via wirings 12 and 15 formed on a first side where a semiconductor chip is packaged, and a second multilayer wiring structure 30 including second wirings 32 and 35 and second via wirings 34PG and 34S, the second wirings are formed to be thicker than the first wirings.例文帳に追加

半導体チップが実装される第１の側に形成された、第１の配線１３，１６と第１のビア配線１２，１５を含む第１の多層配線構造１０と、前記第１の側と反対側の第２の側に形成された、第２の配線３２，３５と第２のビア配線３４ＰＧ，３４Ｓを含む第２の多層配線構造３０とを有する、多層配線基板であって、前記第２の配線は、前記第１の配線より厚くなるよう形成されていることを特徴とする多層配線基板。 - 特許庁

In the semiconductor apparatus, two or more projections 14 having the same height are formed on one opposing surface of the sealing resin 3 and the radiating apparatus 4, and a structure in which these projections 14 contact with the other surface is provided.例文帳に追加

配線基板２と、配線基板２上に搭載されて電気的に接続された半導体チップ７と、半導体チップ７およびその電気的接続部を覆うように配線基板２上に形成された封止樹脂３と、封止樹脂３上に接着剤５により固着された放熱装置４とを有する半導体装置において、封止樹脂３と放熱装置４の互いに対向した一方の面に２個以上の同一高さの突起部１４が形成され、これらの突起部１４が他方の面に接触する構造とする。 - 特許庁

Upper and lower electrodes of the high dielectric capacitor of a semiconductor device are formed by CVD using an organic ruthenium compound as a material wherein CVD is carried out by controlling the face decomposition reaction of the organic ruthenium compound under existence of oxygen and a gas, e.g. tetrahydrofuran, for blocking oxygen adsorption on the surface of the substrate.例文帳に追加

半導体装置の高誘電体キャパシタの下部電極及び上部電極を有機ルテニウム化合物を原料とする化学的気相成長法によって形成するものであって、この化学的気相成長法を、酸素及び基板表面の酸素吸着を阻害するテトラヒドロフラン等の酸素吸着阻害気体を存在させ、上記有機ルテニウム化合物の表面分解反応を制御して行うようにした半導体装置の製造方法。 - 特許庁

The chemical mechanical polishing method is used to polish a workpiece having a barrier metal film and a conductor film provided on the barrier metal film in a process of manufacturing a semiconductor device.例文帳に追加

バリア金属膜と、該バリア金属膜上に設けられた導体膜とを有する被研磨体を研磨する化学的機械的研磨方法であって、研磨液Ａを用いて前記導体膜を研磨する第１の研磨工程と、研磨液Ｂを用いて前記バリア金属膜を研磨する第２の研磨工程と、を研磨パッドが配置された同一の研磨定盤上で連続的に行い、且つ、前記研磨液Ａ及び前記研磨液Ｂが下記の（１）〜（３）の成分を含むことを特徴とする化学的機械的研磨方法。 - 特許庁

In a sensor group formed on a semiconductor substrate having first polarity, at least two vertically laminated sensors each include different spectral sensitivity, can be biased to function as a photo diode, include a carrier collection layer of a semiconducting material having second polarity, and are formed so as to collect a photoexcited carrier having the second polarity when biased to function as the photo diode.例文帳に追加

第１の極性を有する半導体基板上に形成されたセンサー群は、少なくとも２つの垂直積層センサーで、センサーの各々は、異なるスペクトル感度を持ち、フォトダイオードとして機能するためにバイアスすることが可能であり、また第２の極性を持つ半導体材料のキャリア収集層を含み、フォトダイオードとして機能するためにバイアスされる時第２の極性の光励起キャリアを収集するように作られることを特徴とする。 - 特許庁

A 2-layer structure antireflection coating is formed between a resist layer and a silicon oxide film formed on the surface of a silicon semiconductor substrate, and is used for exposing the resist layer by an exposure system whose numerical aperture is 0.93-1.2, with a wavelength of 190-195 nm.例文帳に追加

２層構造反射防止膜は、１９０〜１９５nmの波長を有し、開口数が０．９３乃至１．２である露光系にてレジスト層を露光する際に用いられる、レジスト層とシリコン半導体基板の表面に形成されたシリコン酸化膜との間に形成され、反射防止膜を構成する上層、下層の複素屈折率N_1,N_2を、N_1=n_1−k_1i,N_2=n_2−k_2iとし、上層、下層の膜厚をd_1,d_2とし、[n_10,k_10,d_10,n_20,k_20,d_20]の値の組合せとして所定の組合せを選択したとき、n_1,k_1,d_1,n_2,k_2,d_2が、以下の関係式を満足する。 - 特許庁

Adhesion films for a semiconductor package are obtained by adding 30-70 wt.%, based on the total resin content, inorganic filler to a composition comprising 100 pts.wt. polycarbodiimide resin having a number average molecular weight of 3,000-50,000 in terms of polystyrene by gel permeation chromatography and 20-150 pts.wt. epoxy resin.例文帳に追加

本発明の半導体パッケージ用接着フィルムの構成は、ポリカルボジイミド樹脂とエポキシ樹脂とからなり、前記ポリカルボジイミド樹脂は、そのゲルパーミエーションクロマトグラフィーのポリスチレン換算による数平均分子量が３０００から５００００のものであると共に、前記エポキシ樹脂をポリカルボジイミド樹脂１００重量部に対し２０〜１５０重量部含有する組成物に、無機充填剤を全樹脂分の３０〜７０重量％添加してなることを特徴とする。 - 特許庁

An organic film and a photoresist film are formed on a semiconductor substrate, exposed to light, and then developed.例文帳に追加

半導体基体上に、有機膜とフォトレジストを成膜し、露光及び現像を行った後、現像後のフォトレジストを洗浄除去する際、 基体１０を外周部の回転速度で４０ｍ／ｓｅｃ〜６０ｍ／ｓｅｃの速度で回転させながら洗浄液を与える第１の洗浄処理と、第１の洗浄の回転速度よりも低速で基体を回転させながら洗浄液を与える第２の洗浄処理とを行い、第２の洗浄処理の時間は第１の洗浄処理の時間よりも長い半導体装置の洗浄方法。 - 特許庁

In the adhesive tape adherently used for masking a terminal part of an electronic component or semiconductor component, one or more heat expanding layers 3 each having a thermal expansion minute ball in an adhesive agent are provided and an adhesive agent layer 4 having no thermal expansion minute ball or its content being smaller than that of the thermal expansion layer 3 on at least one side of a base 1.例文帳に追加

電子部品又は半導体部品を樹脂封止する際に端子部をマスキングするために貼着して使用されるマスキング用粘着テープにおいて、基材１の少なくとも片側に、粘着剤に熱膨張性微小球を含有する熱膨張性層３を１層以上と、その上層に熱膨張性微小球を含有しないか又はその含有量が前記熱膨張性層３より小さい粘着剤層４とを設けたことを特徴とする。 - 特許庁

The semiconductor crystal growth method includes steps of: pulling crystal 1004 from melt 1008 in a crucible 1006 at a nominal pull speed; generating a crucible lift signal to compensate reduction in melt level in the crucible 1006; generating a correction signal based on the diameter of the crystal 1004; and combining the crucible lift signal with the correction signal to keep the crystal diameter substantially constant.例文帳に追加

半導体結晶成長方法は、公称引き上げ速度で、ルツボ１００６中の融液１００８から結晶１００４を引き上げる工程と、ルツボ１００６中の融液レベルの減少を補償する、ルツボ持ち上げ信号を発生する工程と、結晶１００４の直径に基づいて、修正信号を発生する工程と、直径を実質的に一定にしておくために、ルツボ持ち上げ信号と修正信号とを組み合わせる工程とを具える。 - 特許庁

On manufacturing of a light-emitting element 300, provided with a luminous layer 306 comprising a plurality of GaN compound semiconductor layers each containing In, growth is interrupted for a prescribed period after formation of well layers and barrier layers, when the luminous layer 306 is formed from a plurality of well layers and barrier layers.例文帳に追加

インジウムを含むＧａＮ系化合物半導体のｎ＋１層障壁層（ｎは１以上の自然数）と、インジウムを含むＧａＮ系化合物半導体からなり障壁層より小さいバンドギャップエネルギーを有するｎ層の井戸層を有し、ｍ番目（１≦ｍ≦ｎ）井戸層が、ｍ番目障壁層とｍ＋１番目障壁層の間に隣接し配設される量子井戸構造を有する発光層を備えるＧａＮ系化合物半導体発光素子の製造方法。 - 特許庁

The method for manufacturing the semiconductor device comprises the steps of forming an upper gate 16 by partly etching a silicon nitride film layer 15 and a metal layer 14, forming an upper sidewall 17 of a silicon nitride film on a sidewall of the gate 16, etching the layer 13 and the film 12 with the sidewall 17 as a mask, and conducting a sidewall oxidation of the remaining layer 13.例文帳に追加

この半導体装置の製造方法では、シリコン窒化膜層１５およびメタル層１４が部分的にエッチングされて上側ゲート部１６が形成され、その上側ゲート部１６の側壁部にシリコン窒化膜の上側サイドウォール１７が形成され、その上側サイドウォール１７をマスクとして、ポリシリコン層１３およびゲート酸化膜１２がエッチングされるとともに、残留しているポリシリコン層１３の側壁酸化が行われる。 - 特許庁

The double layer structure antireflection film is used in exposing a resist layer in an exposure system having a wavelength of 190-195 nm and having a numerical aperture of 0.93-1.0, and is formed between the resist layer and a silicon nitride film formed on the surface of the silicon semiconductor substrate.例文帳に追加

２層構造反射防止膜は、１９０〜１９５nmの波長を有し、開口数が０．９３を越え１．０以下である露光系にてレジスト層を露光する際に用いられる、レジスト層とシリコン半導体基板の表面に形成されたシリコン窒化膜との間に形成され、反射防止膜を構成する上層、下層の複素屈折率N_1,N_2を、N_1=n_1−k_1i,N_2=n_2−k_2iとし、上層、下層の膜厚をd_1,d_2とし、[n_10,k_10,d_10,n_20,k_20,d_20]の値の組合せとして所定の組合せを選択したとき、n_1,k_1,d_1,n_2,k_2,d_2が、以下の関係式を満足する。 - 特許庁

In an electrochromic display element having a display layer, containing an electrochromic composition carrying an organic electrochromic compound in conductive or semiconductor particulates, on a transparent conductive substrate, a display element formed by a manufacturing method including a step of pressurization press processing after at least the transparent substrate is coated with a film containing conductive or semiconductive particulates is used for the electrochromic display element.例文帳に追加

透明導電基板上に、導電性または半導体性微粒子に有機エレクトロクロミック化合物を担持したエレクトロクロミック組成物を含んだ表示層を有するエレクトロクロミック表示素子において、少なくとも透明導電基板上に導電性または半導体性微粒子を含んだ膜を塗布した後、加圧プレス処理する工程を含む作製方法で作成した表示層をエレクトロクロミック表示素子に用いる。 - 特許庁

In this element, since the interlayer insulating film comprises a mixture of the organic material and the fine particles, it is possible to obtain the transistor element in which the unwanted channel is hardly induced in the organic semiconductor and its ON/OFF ratio is good.例文帳に追加

本発明のトランジスタ素子は、基板上に有機半導体を用いたトランジスタと、有機半導体層に接する層間絶縁膜と、層間絶縁膜に設けられたスルーホールを介してトランジスタと電気的に導通する上部電極とが積層された素子において、前記層間絶縁膜が有機材料と微粒子との混合物から構成されるため、有機半導体に不要なチャネルが誘起されにくくオン／オフ比の良好なトランジスタ素子とすることができる。 - 特許庁

One or a plurality of field effect transistors are layered in the thickness direction of a multi-layer film for a basic unit planarly juxtaposing and arranging one or the plurality of the field effect transistors forming a gate electrode, a source electrode and a drain electrode on the surface of the semiconductor multi-layer film, and the gate electrode, the source electrode and the drain electrode of each field effect transistor are connected respectively.例文帳に追加

半導体多層膜表面にゲート電極、ソース電極およびドレイン電極が形成されてなる電界効果トランジスタの１個または複数個が平面的に並列配置された基本ユニットに対して、前記多層膜の厚さ方向に１個または複数個の電界効果トランジスタが積層され、かつ、各電界効果トランジスタの前記ゲート電極、ソース電極、およびドレイン電極同士がそれぞれ接続された構造。 - 特許庁

An auxiliary mark 12 for overlapping accuracy improvement provided with an inner mark 1 having inner mark inside step parts 1a of four sides as detection step parts and an outer mark 2 having outer mark inside step parts 2a as detection step parts formed so as to surround the inner mark 1 and provided almost parallel with the inner mark inside step parts 1a of four sides are provided on a semiconductor substrate.例文帳に追加

半導体基板の上に、検出段差部としての４つの辺の内側マーク内側段差部１ａを有する内側マーク１と、内側マーク１と同一層において、内側マーク１を取囲ように形成され、４つの辺の内側マーク内側段差部１ａと略平行に設けられた、検出段差部としての外側マーク内側段差部２ａを有する外側マーク２とを含む重ね合せ精度向上用補助マーク１２を備えている。 - 特許庁

In the gallium nitride compound semiconductor laminate, a n-type layer, a luminous layer, and a p-type layer are formed on a substrate; the laminate is of a multi-quantum structure where the luminous layers are alternately laminated with well layers and barrier layers; and the well layer configuring the multi-quantum structure comprises well layers of uneven thicknesses and well layers of even thicknesses.例文帳に追加

基板上にｎ型層、発光層およびｐ型層を有し、該発光層が交互に井戸層と障壁層で積層された多重量子構造であり、かつ、該発光層がｎ型層とｐ型層で挟まれて配置された窒化ガリウム系化合物半導体積層物において、該多重量子構造を構成する井戸層は厚さが不均一な井戸層と厚さが均一な井戸層とからなることを特徴とする窒化ガリウム系化合物半導体積層物。 - 特許庁

Consequently, contact regions 13a-13e for selectively increasing the dopant concentration in the surface, a polycrystalline silicon 14 and an oxide silicon film 14a, formed inside trenches T2 for demarcating magnetism detecting portions HP inside the substrate, and the silicon 14 and the silion film 14a formed inside trenches T1 for isolating the Hall element from other elements, are selectively exposed on the surface of the semiconductor substrate.例文帳に追加

これにより、同半導体基板の表面には、同表面の不純物濃度を選択的に高めるコンタクト領域１３ａ〜１３ｅと、同基板内に磁気検出部ＨＰを区画形成するトレンチＴ２内の多結晶シリコン１４および絶縁膜の酸化シリコン膜１４ａと、当該ホール素子を他の素子と素子分離するトレンチＴ１内の多結晶シリコン１４および絶縁膜の酸化シリコン膜１４ａとが選択的に露出される。 - 特許庁

A projection wall having a second side surface opposed to a first side surface is formed on a semiconductor substrate, a single side contact mask having an opening part selectively opening a part of the first side surface of the wall, is formed, then a first impurity layer and a second impurity layer covering the first impurity layer by diffusing impurities having different diffusion degrees into a first side surface exposed to the opening.例文帳に追加

半導体基板に第１の側面に反対される第２の側面を有して突出した壁体）を形成し、壁体の第１の側面の一部を選択的に開口する開口部を有する片側コンタクトマスクを形成した後、開口部に露出した第１の側面部分に互いに拡散度が異なる不純物を拡散させて第１の不純物層及び該第１の不純物層を覆う第２の不純物層を形成することを特徴とする。 - 特許庁

The semiconductor integrated circuit includes an input section for inputting the address and command transferred at the same timing, an internal address generating section constructed for outputting an internal address by adjusting it depending on a predetermined timing margin for processing an internal signal, and an internal command generating section constructed for outputting an internal command having a predetermined time difference from the internal address by adjusting the timing of the input command.例文帳に追加

本発明は、同一のタイミングに伝送されたアドレス及びコマンドの入力が行われる入力部；入力されたアドレスのタイミングを既設定の内部信号処理タイミングマージンに応じて調整して、内部アドレスを出力するように構成される内部アドレス発生部；及び、入力されたコマンドのタイミングを調整して、内部アドレスと既設定の時間差を有する内部コマンドを出力するように構成される内部コマンド発生部を備えることを特徴とする。 - 特許庁