「isolation」に関連した英語例文の一覧と使い方(148ページ目) - Weblio英語例文検索

To provide a method for manufacturing a toner which is a polymerized toner containing a polyester resin and a charge controlling agent, ensures stable charging property over a prolonged period of time, excels in thin line reproducibility, and can stably form high quality images over a prolonged period of time without presenting an isolation phenomenon of the charge controlling agent, and to provide a toner and an image forming method using the toner.例文帳に追加

ポリエステル樹脂および荷電制御剤を含有する重合トナーであって、長期間にわたって安定した帯電性が得られると共に細線再現性に優れ、荷電制御剤の遊離現象を発生させずに、高画質な画像を長期間にわたって安定的に形成することができるトナーの製造方法、およびトナー、並びに当該トナーを用いた画像形成方法の提供。 - 特許庁

The identification method of the cancer stem cell, comprising the preparation of the cancer cells or cancer tissue containing the cancer stem cell and detection of a cell for developing nucleostemine from the cancer cells or the cancer tissue for identifying the same as the cancer stem cell and the isolation method of the cancer stem cell, comprises the separation of the identified cancer steam cell from the cancer cells or the cancer tissues.例文帳に追加

本発明により、癌幹細胞含む癌細胞または癌組織を調製し、該癌細胞または癌組織からヌクレオステミンを発現する細胞を検出し、該ヌクレオステミンを発現する細胞を癌幹細胞と同定することからなる癌幹細胞の同定方法、および該方法により同定された癌幹細胞を癌細胞または癌組織から分離することからなる癌幹細胞の分離方法が提供される。 - 特許庁

In a solar array 1 composed of a plurality of panels 2 connected to a main body part of the artificial satellite and rotatably connected each other, a plurality of elastic vibration isolation insertion members 6 are provided in gaps between each panel 2 and gaps between the main body part and the panels 2 adjacent to the main body part when the panel 2 is in a shape folded and laminated.例文帳に追加

人工衛星の本体部分に連結され、かつ互いに回動可能に連結されている複数枚のパネル２からなる太陽電池パドル１において、パネル２が折り畳まれ積層された形態で収納されているとき、各パネル２同士の間隙および上記本体部分とこの本体部分に隣接するパネル２との間隙に、弾性を有する複数の振動防止挿入部材６を備える。 - 特許庁

Shielding layers 17-1, 17-2, 17-3, etc., are arranged in the element isolation regions in such a manner that their bottom portions are lower than the channel regions and their upper portions are higher than at least the main surface of the semiconductor substrate to provide electric and magnetic shield between their storage layers and channel regions of adjacent memory cells.例文帳に追加

上記素子分離領域内には、下部がチャネル領域よりも低く、上部が少なくとも半導体基板の主表面よりも高い位置に形成され、隣接するメモリセルの電荷蓄積層とチャネル部分との間を電気的及び磁気的に遮蔽するシールド層１７−１，１７−２，１７−３，…が設けられている。 - 特許庁

When a nitride film using element isolation by the LOCOS method is to be eliminated in a method for manufacturing a semiconductor device for forming a gate oxide film with different film thickness on the same silicon substrate, first, only a nitride film at a part where the gate oxide film is provided thickly is eliminated selectively by a resist pattern, and the gate oxide film is formed at that part.例文帳に追加

同一シリコン基板上に異なる膜厚のゲート酸化膜を形成する半導体装置の製造方法において、ＬＯＣＯＳ法による素子分離に用いた窒化膜を除去する際に、先ずゲート酸化膜を厚く設ける部分の窒化膜のみをレジストパターンにより選択的に除去し、その部分にゲート酸化膜を形成する。 - 特許庁

The manufacturing method for the modified polyolefin comprises a graft reaction step of causing an unsaturated carboxylic acid to graft onto a polyolefin in a halogen-containing solvent having a boiling point of 120°C or lower under normal pressure and an isolation step of isolating the modified polyolefin as a reaction product by feeding a reaction solution after the graft reaction to a drum drier and volatilizing and removing the solvent.例文帳に追加

常圧での沸点が１２０℃以下のハロゲン系溶剤中で不飽和カルボン酸をポリオレフィンにグラフト反応させるグラフト反応工程、グラフト反応後の反応溶液をドラムドライヤーに供給して当該溶剤を揮発除去させることにより反応生成物である変性ポリオレフィンを単離する単離工程、からなることを特徴とする変性ポリオレフィンの製造方法。 - 特許庁

In a transmission period, by using a signal outputted to the isolation port of a circulator as a feedback signal, a feedback path and a reception path are switched by using a switch depending on a transmission period and a reception period, thereby making a directional coupler branching the feedback signal is no longer necessary and realizing the small and efficient transmitter and receiver.例文帳に追加

送信期間には、サーキュレータのアイソレーションポートに出力される信号を帰還信号として用い、送信期間と受信期間とで、帰還経路と受信経路とをスイッチを用いて切り換えることによって、帰還信号を分岐していた方向性結合器が必要なくなり、小形で高効率な送受信機を実現することができる。 - 特許庁

To provide a method and an apparatus of manufacturing a semiconductor light emitting device which reduce the variance of irradiation of a laser light and entirely and uniformly form an isolation layer for isolating a growth substrate by reducing the warpage of a large-area wafer (growth substrate and supporting substrate), as a part of a process of removing the growth substrate for the large-area wafer.例文帳に追加

大面積ウェハ（成長用基板および支持基板）の成長用基板除去プロセスの一環として、該ウェハの反りを低減することで、レーザ光の照射むらを低減し、成長用基板を分離するための分離層を全面均一に形成できる半導体発光素子の製造方法および製造装置を提供する。 - 特許庁

To provide a method of forming an element isolation layer of a semiconductor memory device, capable of filling a fluid first insulating film on the bottom surface of a trench, forming a second insulating film, then performing a dry etching process and a wet etching process and reducing the amount of fluorine (F) included in the second insulating film while expanding the top width of the trench.例文帳に追加

本発明は、トレンチの底面に流動性の第１の絶縁膜を満たし、第２の絶縁膜を形成した後に乾式エッチング工程及び湿式エッチング工程を行ってトレンチの上部の幅を広げながら第２の絶縁膜に含まれるフッ素(Ｆ；fluorine；フローリン)の量を減少させることができる半導体メモリ素子の素子分離膜形成方法を提供することを可能にすることを目的としている。 - 特許庁

By connecting a T type high-pass filter between a resistor and the ground and adding a 1/4-wave path between a π type low-pass filter and the branching connection part of the two even-harmonic mixers, the isolation between two mixers is secured while using the π type low-pass filter, and proper modulation precision is obtained.例文帳に追加

抵抗とグラウンドの間にＴ型高域通過フィルタを接続し、π型の低域通過フィルタと２つの偶高調波ミクサの分岐接続部との間に１/４波長線路を付加することにより、π型の低域通過フィルタを使用しつつ、２つのミクサ間のアイソレーションを確保することができ、良好な変調精度を得ることができる。 - 特許庁

To effectively use the interiors of trench regions for a wiring, to contrive reduction in a chip size, to reduce the size of a cell pattern in the direction intersecting orthogonally a word line in the case where a semiconductor device is applied to the memory cell of a CMOS STRAM, and to enable the speedup of the STRAM in the device using a trench element isolation structure.例文帳に追加

トレンチ型素子分離構造を用いた半導体装置において、トレンチ領域の内部を配線のために有効に活用し、チップサイズの縮小化を図り、ＣＭＯＳ型のＳＲＡＭのメモリセルに適用した場合には、ワード線に直交する方向のセルパターン寸法を縮小化し、ＳＲＡＭの高速化を実現する。 - 特許庁

A lower electrode S1b formed of a first polysilicon layer is formed on an element isolation insulating film 2b, a dielectric film 6 is formed on the lower electrode S1b, an upper electrode S2b formed of a second polysilicon layer, whose sheet resistance is higher than that of the first polysilicon layer, is formed on the dielectric film 6 and a capacitance Y1 is formed.例文帳に追加

素子分離用絶縁膜２ｂの上に第１のポリシリコン層からなる下部電極Ｓ１ｂが形成され、下部電極Ｓ１ｂの上に誘電膜６が形成され、誘電膜６の上に第１のポリシリコン層よりシート抵抗の高い第２のポリシリコン層からなる上部電極Ｓ２ｂが形成され、容量Ｙ１が形成される。 - 特許庁

To provide a hydrazine immobilized substance that causes hydrazine to be immobilize in small contents without use of a great deal of a polymer, causes hydrazine to be isolated from the immobilized substance at a high speed, excels in durability, and causes a device simple due to easy isolation of hydrazine from the immobilized substance, as well as to provide a method for producing free hydrazine by isolating hydrazine from the immobilized substance.例文帳に追加

ポリマーを多量に使用する必要がなく、従って小さな容量でヒドラジンを固定化可能で、固定化したヒドラジンの遊離のスピードが速く耐久性にも優れ、しかも、簡便に固定化したヒドラジンの遊離が可能であるため装置を簡便にできるヒドラジン固定化物、及び、該固定化物からヒドラジンを遊離して遊離のヒドラジンを生成する方法を提供する。 - 特許庁

A Y-shaped potential divider 1, 'Wilkinson Divider', comprised of λ/4 (λ is a wavelength) line elements Z1-Z3 is interposed between a capacitor C1 on the side of a high-frequency input/output terminal A and a D.C. voltage input terminal B to utilize isolation characteristics between the terminal B and an output terminal C.例文帳に追加

高周波入出力端子Ａ側のコンデンサＣ１と直流電圧入力端子Ｂとの間に、λ／４（λは波長）ライン素子Ｚ１、Ｚ２、Ｚ３から成るＹ形の電力分配器１“Ｗｉｌｋｉｎｓｏｎ Ｄｉｖｉｄｅｒ”を介装し、上記端子Ｂと出力端子Ｃとの間のアイソレーション特性を利用する。 - 特許庁

The sill support member 9 is equipped with a seismic isolation laminated body 27 inserted between two base plates 25, anchor bolts 29, a cylindrical cap 31 or the like fixed to a base plate at the lower side, and the sill support member 9 is attached to the foundation support by externally fitting the cap 31 to the upper end portion of the foundation support 7.例文帳に追加

土台支持部材９は、２枚のベースプレート２５の間に介挿した免震ゴム積層体２７と、アンカーボルト２９と、下側のベースプレートに固定した筒状のキャップ３１等を備えており、キャップ３１を基礎支柱７の上端部に外嵌することで土台支持部材９が基礎支柱に取り付けられる。 - 特許庁

To provide a semiconductor integrated circuit apparatus having an isolation region by which substrate noise to pass between both regions can be shut off effectively by preventing noise to pass a substrate surface from a digital circuit region to an analog circuit region and by avoiding the influence such as electrostatic surge or ripples of a power supply voltage from a power supply line.例文帳に追加

デジタル回路領域からアナログ回路領域に基板表層部を通過しようとするノイズを阻止し、かつ電源ラインからの静電サージや電源電圧のリップル等の影響を回避して両領域間を通過する基板ノイズを有効に遮断することができる分離領域を有する半導体集積回路装置を提供する。 - 特許庁

To prevent or to suppress an occurrence of pits on a semiconductor substrate caused by hydrofluoric acid processing as preliminary cleaning of an annealing process for activating impurities for well formations, or out diffusions of impurities from a semiconductor substrate in a method for manufacturing a semiconductor device including an element isolation region in which an insulating film is formed in a trench.例文帳に追加

トレンチ内に絶縁膜が形成された素子分離領域を備える半導体装置を製造する方法において、ウェルを形成するための不純物を活性化するアニール処理の前洗浄としてのフッ化水素酸処理によって半導体基板にピットが発生することや、半導体基板から不純物がアウトディフュージョンすることを防止または抑制する。 - 特許庁

To provide a method for forming an element isolation film of a semiconductor element in which, since a smiling atmosphere is precluded from occurring at the edge of a tunnel oxide film formed in a semiconductor substrate and the upper corner of a trench can be formed round, the reliability of the process and electric characters of the element can be enhanced.例文帳に追加

半導体基板に形成されたトンネル酸化膜の縁部にスマイリング現象が生じることを防止するとともにトレンチの上部コーナーを丸く形成することができるため、その結工程の信頼性及び素子の電気的な特性を向上させることが可能な半導体素子の素子分離膜の形成方法。 - 特許庁

Since foaming aluminum 3b is bonded to a core material made of synthetic resin 3a in an instrument panel main body 3, functions of the foaming aluminum 3b such as electrostatic/electromagnetic shield property, conductivity, heat conductivity, sound proofing property, sound isolation and impact absorbing performance can be added to the basic function of the synthetic resin 3a.例文帳に追加

インストルメントパネル本体３における合成樹脂３ａ製の芯材に発泡アルミ３ｂが接合されているため、合成樹脂３ａの基本的機能に、発泡アルミ３ｂのもつ静電・電磁シールド性、導電性、伝熱性、防音性、遮音性、衝撃吸収性等の機能を付加をすることができる。 - 特許庁

To provide a systematized semiconductor device capable of being thinned in a film as compared with a silicon oxide film and having a gate insulating film preventing a deterioration, and to provide a semiconductor device having improved reliability by improving a hot carrier resistance of an element isolation insulating film or an embedded oxide film in an SOI substrate.例文帳に追加

酸化シリコン膜に比べて膜厚を薄くできるとともに、劣化を防止したゲート絶縁膜を有するシステム化された半導体装置を提供することを第１の目的とし、素子分離絶縁膜やＳＯＩ基板内の埋め込み酸化膜のホットキャリア耐性を向上させることで、信頼性が向上した半導体装置を提供することを第２の目的とする。 - 特許庁

To obtain a manufacturing method of a semiconductor device whereby a semiconductor device with a high breakdown strength MOS type transistor can be manufactured readily at a low cost, by forming a drift region of complete dielectric isolation and a proper thickness by using a semiconductor device with a high breakdown strength MOS transistor, especially an SOI board.例文帳に追加

高耐圧ＭＯＳトランジスタを有する半導体装置、特に、ＳＯＩ基板を用いて、完全な誘電体分離と適切な厚みのドリフト領域を形成することにより、高耐圧のＭＯＳ型トランジスタを有する半導体装置をより簡便かつ低コストに製造できる半導体装置の製造方法を提供する。 - 特許庁

The method for preventing bending of an SOI layer comprises a step for forming an SOI substrate including a lower silicon layer 110, a buried silicon oxide layer 111, an SOI layer 123, and a nitrogen containing layer 131 between the buried silicon oxide layer and the SOI layer, and a step for forming an isolation trench by etching the SOI layer.例文帳に追加

下部シリコン層１１０、埋め込み酸化シリコン層１１１、およびＳＯＩ層１２３を含み、かつ前記埋め込み酸化シリコン層と前記ＳＯＩ層との間に窒素含有層１３１を含むＳＯＩ基板を形成する段階と、前記ＳＯＩ層をエッチングして素子分離用トレンチを形成する段階とを含むことを特徴とするＳＯＩ層ベンディング防止方法である。 - 特許庁

To provide a method for manufacturing a toner which is a polymerized toner containing a polyester resin and a colorant, excels in color reproducibility and transparency, and ensures stable charging property over a prolonged period of time without presenting an isolation phenomenon of the colorant, and to provide a toner obtained by the method for manufacturing the toner and an image forming method using the toner.例文帳に追加

ポリエステル樹脂および着色剤を含有する重合トナーであって、色再現性および透明性に優れ、しかも、着色剤の遊離現象などを発生させずに長期間にわたって安定な帯電性が得られるトナーの製造方法、およびこのトナーの製造方法によって得られるトナー、並びに当該トナーを用いた画像形成方法の提供。 - 特許庁

Semiconductor device includes a field effect transistor having a gate electrode comprised of side wall insulating films on a plurality of active regions, and a wiring formed on an element isolation region by using the same material as the gate electrode where the side wall insulating films are selectively removed and then a silicide layer thicker than that of the gate electrode is formed.例文帳に追加

半導体装置は、複数の活性領域にサイドウォール絶縁膜を備えたゲート電極を持つ電界効果トランジスタを有し、素子分離領域上にゲート電極と同一材料を用いて形成された配線を有し、素子分離領域上ではサイドウォール絶縁膜が選択的に除去され、ゲート電極のシリサイド層より厚いシリサイド層が形成される。 - 特許庁

Then, by providing non-directivity in a horizontal direction and setting the directivity so as to retransmit the broadcast waves to a side lower than the antenna installation height in a vertical direction in the transmission antenna, the useless radiation of radio waves in a sky direction is suppressed, the isolation between the antennas is sufficiently secured and the antennas are closely arranged.例文帳に追加

そして送信用アンテナにおいては水平方向に無指向性を有し、垂直方向にはそのアンテナ設置高よりも下側に向けて放送波を再送信するようにその指向性を設定することで、天空方向への電波の無駄な放射を抑え、アンテナ間のアイソレーションを十分に確保して、これらのアンテナを近接させて配置する。 - 特許庁

Further, a method is provided for fabricating an image sensor that includes a photodiode formed in a substrate adjacently to the sidewalls of the trenches, including a step of forming trenches for STI in the substrate, a step of forming channel stop films on the substrate inside the trenches, and a step of forming device isolation films in the trenches.例文帳に追加

また、基板にＳＴＩのためのトレンチを形成するステップと、前記トレンチ内の前記基板上にチャンネルストップ薄膜を形成するステップと、前記トレンチに素子分離膜を形成するステップと、前記トレンチの側壁に隣接して基板内に形成されたフォトダイオードとを含むイメージセンサの製造方法が提供される。 - 特許庁

Provided are MHC complexes useful for a variety of applications including: (1) in vitro screens for identification and isolation of peptides that modulate activity of selected T cells, including peptides that are T cell receptor antagonists and partial agonists, and (2) methods for suppressing or inducing an immune response in a mammal.例文帳に追加

該ＭＨＣ複合体は：１）Ｔ細胞受容体アンタゴニストおよび部分アゴニストであるペプチドを含めた、選択されたＴ細胞の活性を調節するペプチドの同定および単離のためのインヴィトロにおけるスクリーン、および２）哺乳類において免疫応答を抑制または誘導するための方法、を含む種々の適用に有用である。 - 特許庁

The method of manufacturing the semiconductor device comprises steps of forming a groove 1a whose side view inclines on a semiconductor substrate 1, forming an element isolation film 4a by embedding an insulating film in the groove 1a, and forming a gate oxide film of a transistor by carrying out the thermal oxidation of the semiconductor substrate 1.例文帳に追加

本発明に係る半導体装置の製造方法は、半導体基板１に、側面が傾斜している溝１ａを形成する工程と、溝１ａに絶縁膜を埋め込むことにより素子分離膜４ａを形成する工程と、半導体基板１を熱酸化することにより、トランジスタのゲート酸化膜を形成する工程とを具備する。 - 特許庁

The flash memory element includes trenches formed in a predetermined region on the semiconductor substrate with a constant interval, embedded floating gates 112 formed by being embedded in the trenches, a plurality of element isolation films formed between the embedded floating gates, and a dielectric film 114 and a control gate 116 formed in the upper portion of the embedded floating gates 112.例文帳に追加

本発明のフラッシュメモリ素子は、半導体基板上の所定の領域に一定間隔で離隔されて形成されたトレンチと、上記トレンチを埋め込んで形成された埋め込みフローティングゲート１１２と、上記埋め込みフローティングゲート間に形成された複数の素子分離膜と、上記埋め込みフローティングゲート１１２の上部に形成された誘電体膜１１４及びコントロールゲート１１６含むものである。 - 特許庁

Gate length after etching is made uniform in the wafer plane by controlling the wafer processing direction when the underlying structure of the gate electrode is formed according to a model expression of gate dimensions (or controlling dose for every shot at the time of resist transfer formation in an exposure device while taking account of the underlying structure of isolation).例文帳に追加

すなわち、ゲート寸法のモデル式にしたがいゲート電極の下地構造形成時のウエハ処理方向を制御（または素子分離等の下地構造を考慮して露光装置においてレジスト転写形成時にショット毎にドーズ量を制御）することで、エッチング加工後のゲート長をウエハ面内で均一化する。 - 特許庁

To provide a fluid sealing type vibration isolation device with a navel structure in which abnormal noises and impacts that are generated when enormously-large-load vibrations have been input can be reduced with high reliability and a higher precision while securing fully a fluid flow through an orifice passage when vibrations to be isolated has been input.例文帳に追加

防振すべき振動入力時におけるオリフィス通路を通じての流体流動量を十分に確保しつつ、衝撃的な大荷重振動が入力された際の異音や衝撃の軽減を、高い信頼性をもってより高精度に実現することが出来る、新規な構造の流体封入式防振装置を提供すること。 - 特許庁

To inexpensively construct base isolation structure for a general dwelling house and the like in an earthquake, suppress sideward flow of a soil to prevent excessive deformation generated in a building when liquefaction is generated although a soil cement wall does not reach always to a non- liquefaction stratum, and conduct execution at a low cost.例文帳に追加

この発明の第１の目的は、地震時における一般住宅等の免震を低廉なコストで施工できるようにすることであり、この発明の第２の目的は、ソイルセメント壁が非液状化層まで必ずしも達していないが、液状化が発生した場合に地盤の側方流動を抑制し、建物に生じる過大な変形を防止すること、および低コストで施工できるようにすることである。 - 特許庁

A trench for element isolation area is formed in the semiconductor substrate 1 by etching the semiconductor substrate 1 with the protective silicon oxide film 2 and the silicon nitride film 3 with the predetermined areas each opened as the masks, and an insulative shielding film 402 absorbing electromagnetic wave is formed so as to be along the side wall surface and bottom of the trench.例文帳に追加

つぎに、所定領域が開口された保護酸化シリコン膜２および窒化シリコン膜３をマスクとして半導体基板１をエッチングすることにより半導体基板１に素子分離用の溝を形成し、溝の側壁面および底面に沿うように電磁波を吸収する絶縁性の遮光膜４０２を形成する。 - 特許庁

A semiconductor device comprises: a device function element formed on a semiconductor substrate; a charge storage element formed on the semiconductor substrate; and an isolation element formed on the semiconductor substrate, and connected between the device function element and the charge storage element, and formed from an electrically rewritable and nonvolatile memory transistor.例文帳に追加

半導体基板上に形成されたデバイス機能素子と、半導体基板上に形成されたチャージ蓄積用素子と、半導体基板上に形成され、デバイス機能素子とチャージ蓄積用素子との間に接続され、電気的に書き換え可能な不揮発性メモリトランジスタにより形成された分離用素子とを有する。 - 特許庁

In a semiconductor substrate after STI formation as element isolation, a channel dope step is performed on the memory cell of a memory region before gate oxidation, and wet etching is performed for adjusting an STI step using a hydrofluoric acid containing solution in a state with a resist after a predetermined impurity is completely injected, so that a difference between the STI protruding amounts of the memory region and the logic region becomes approximately equal.例文帳に追加

素子分離としてのＳＴＩ形成後の半導体基板において、メモリ領域のメモリセル部に対するチャネルドープ工程をゲート酸化前に行い、所定の不純物注入完了後にレジスト付きの状態にてフッ酸含有の溶液によりＳＴＩ段差を調整するためウエットエッチングを行い、メモリ領域とロジック領域のＳＴＩ突き出し量の差が同程度になるようにした。 - 特許庁

The vibration isolation structure of the high bridge mutually joins and integrates adjacent beams 52, 52 for an independent unit high bridge 50 comprising a frame structure of a plurality of spans by a joining part 1, and the joining part 1 is composed of channel steels 2, 2 arranged on the ends 54, 54 of each high bridge and a hollow cylindrical steel pipe 3 arranged therebetween.例文帳に追加

高架橋の防振構造は、複数径間のラーメン構造から成る独立した単位高架橋５０に対して、隣接する梁５２、５２同士を接合部１で相互に接合して一体化しており、接合部１は、各単位高架橋の端部５４、５４に配置している溝型鋼２、２と、その間に配列されている中空円筒体の鋼管３から構成されている。 - 特許庁

Each fuel cell module 12 is provided with a fuel cell stack 14, on which plural fuel cells 16 are laminated; a load giving mechanism 138 for giving a load to the fuel cell stack 14 in a lamination direction; and a first plate member 140 and a second plate member 142 holding the load giving mechanism 138 and the plural fuel cells 16 and keeping an isolation interval between them.例文帳に追加

各燃料電池モジュール１２は、複数の燃料電池１６が積層される燃料電池スタック１４と、前記燃料電池スタック１４に積層方向に荷重を付与する荷重付与機構１３８と、前記荷重付与機構１３８及び複数の前記燃料電池１６を挟持するとともに、互いの離間間隔を保持する第１プレート部材１４０及び第２プレート部材１４２とを設ける。 - 特許庁

A characteristic value extracting section 222 extracts the characteristics of respective pieces of the pixel data of the image data of the respective colors obtained by separation to the color components of B, G and R from the photographed film images as the isolation degrees from the regression lines obtained from the coordinate points on the R-B coordinates and G-R coordinates of respective pieces of pixel data of the images obtained by standard photographing.例文帳に追加

特性値抽出部２２２は、撮影されたフィルム画像からＢＧＲの色成分に分離して得られた各色の画像データの各画素データの特性を、Ｇ—Ｂ座標及びＧ—Ｒ座標上において、標準撮影された画像の各画素データのＧ—Ｂ座標及びＧ—Ｒ座標上における座標点から得られる回帰線との離隔度として抽出する。 - 特許庁

A base isolation system 10 for a lightweight structure is provided with a slider 20 provided between a lightweight structure 14 and the ground 12 and for slidably supporting the lightweight structure 14 and the ground 12 and damping vibration, and a rubber complex 22 for connecting the lightweight structure 14 and the ground 12, and the equivalent damping coefficient of the rubber complex 22 is 2 to 30%.例文帳に追加

軽量構造物用免震システム１０は、軽量構造物１４と地盤１２との間に設けられ、軽量構造物１４と地盤１２とを互いに摺動可能に支承して振動を減衰するスライダー２０と、軽量構造物１４と地盤１２とを接続するゴム複合体２２とを有してなり、ゴム複合体２２の等価減衰係数が２〜３０％である。 - 特許庁

This magnetic toner contains a magnetic toner particle containing a binding resin and a magnetic substance, inorganic fine powder and organic fine powder, a compressibility of the organic fine powder is 30% or less, the organic fine powder is a resin particle having 0.05-1.00 μm of number averaged particle size D1, and the resin particle has 3 mass% or less of isolation rate from the toner particle.例文帳に追加

結着樹脂及び磁性体を含む磁性トナー粒子と、無機微粉体及び有機微粉体とを含む磁性トナーであって、該磁性トナーの圧縮率が３０％以下であり、該有機微粉体が個数平均粒径（Ｄ１）０．０５〜１．００μｍの樹脂粒子であり、該樹脂粒子の該磁性トナー粒子からの遊離率が３質量％以下であることを特徴とする。 - 特許庁

The semiconductor device includes an n-type semiconductor substrate 1, in which a p-type collector layer 2 is formed on the second principal plane, a trench 13 is formed on the outer edge so as to reach from the first principal plane to the collector layer 2 to surround the inside, and a p-type isolation region 14 coupled to the collector layer 2 is formed with the sidewall by diffusion.例文帳に追加

半導体装置は、第２主面側にｐ型のコレクタ層２が形成されたｎ型の半導体基板１を有し、その周縁部に内部を取囲むように第１主面よりコレクタ層２に到達するようにトレンチ１３が形成され、その側壁より拡散にて形成されたｐ型分離領域１４がコレクタ層２と連結して設けられている。 - 特許庁

In a NAND-type EEPROM, wirings CS1, CS2 are newly provided parallel to bit lines BL1, BL2 and disposed so as to be embedded in element isolation regions of an STI structure, and at writing, a prescribed potential Vcs (Vcc<Vcs<Vpass) is given to lessen wrong write of non-selected cells from being written in.例文帳に追加

ＮＡＮＤ型ＥＥＰＲＯＭにおいて、ビット線ＢＬ１，ＢＬ２と平行に位置する配線ＣＳ１，ＣＳ２を新たに設け、且つこの配線をＳＴＩ構造の素子分離領域中に埋め込むように配置し、書き込み時に所定の電位Ｖcs（Ｖcc＜Ｖcs＜Ｖpass）を与えることによって、非選択セルが誤って書き込まれるのを低減することを特徴としている。 - 特許庁

To provide a base isolation support device for a crane capable of preventing an influence of a horizontal-directional displacement in a structure side from being spread over a mast when a great vibration such as an earthquake is generated, while stabilizing support for the crane in a usual operation, and capable of avoiding the device from getting large to reduce a limitation in the aspect of a space.例文帳に追加

通常運転時におけるクレーンの支持を安定化させつつ、地震等の大きな振動の発生時には構築物側の水平方向変位の影響がマストに及ぶことを防止し得、又、装置の大型化を回避してスペース的な面における制約も少なくすることができるクレーンの免震支持装置を提供する。 - 特許庁

To provide a suscepter apparatus in which thermal conductivity characteristic between the apparatus and a plate type sample does not change to a large extent, particle is not generated, adhesion of particle to the rear surface of the plate type sample can be prevented, static electricity attracting force does not change, and isolation property after application of voltage does not change even when the susceptor apparatus is used as an static electricity chuck.例文帳に追加

サセプタ装置と板状試料との間の熱伝導特性が大きく変化することがなく、パーティクルの発生も少なく、板状試料の裏面へのパーティクルの付着を防止することが可能であり、さらに、サセプタ装置を静電チャックとして用いた場合においても、静電吸着力が変動したり、電圧印加中止後の離脱性が変化することもないサセプタ装置を提供することを目的とする。 - 特許庁

A plurality of layers having different hardness are laminated on the first and/or second impact absorption members 6 and 7, distance, etc., from the insides of the first impact absorption members 6 and 7 to both sides of the lower side horizontal section 3c are slightly shorter than the approximately half of the length of the maximum amplitude stroke in the earthquake preventing the earthquake by the base isolation device 30.例文帳に追加

第１及び／又は第２の衝撃吸収材６，７，は、それぞれ硬度が異なる複数の層が積層され、第１の衝撃吸収材６，７の内側面から下側水平部３ｃの両側面までの距離等は、免震装置３０により免震される地震の最大振幅ストローク長さの約半分の長さよりもやや短い長さとされてなる。 - 特許庁