「ChIP」に関連した英語例文の一覧と使い方(922ページ目) - Weblio英語例文検索

The semiconductor device has an evaluating element 5ab for inspection which is formed by double exposure by second exposure on a peripheral edge of at least one chip region 1 patterned by first exposure in a wafer-like semiconductor substrate, and electrically measures the alignment shift amount in horizontal and vertical directions in the first and second exposures.例文帳に追加

半導体装置は、ウェハ状の半導体基板における、第１の露光でパターニングされる少なくとも１つのチップ領域１の周縁部に、第２の露光によって二重露光されてなり、第１の露光及び第２の露光における縦方向又は横方向の互いの位置の合わせずれ量を電気的に測定する検査用評価素子５ａｂを有している。 - 特許庁

The chip varistor comprises a varistor substrate; first and second external electrodes; a signalling conductive layer formed on a first surface of the varistor substrate, connected to the first and second external electrodes, and having a wider width than the widths of the first and second external electrodes; and a conductive layer for ground formed on a second surface facing the first surface of the varistor substrate.例文帳に追加

バリスタ基板と、第１及び第２の外部電極と、バリスタ基板の第１の面上に形成され、第１及び第２の外部電極に接続され、当該第１及び第２の外部電極の幅より広い幅を有する信号用の導体層と、バリスタ基板の第１の面に対向する第２の面上に形成されるグランド用の導体層とを有する。 - 特許庁

A multilayered ceramic chip-size package 22, 0.4 mm thick is obtained by using 0.1 mm thick resin-impregnated layers formed of porous ceramic layers impregnated with resin 24 for two surface layers on both sides, after impregnating resin in the porous ceramic layers of a porous multilayer ceramic substrate which has two surface porous ceramic layers on both sides.例文帳に追加

セラミック多孔質層を両側の２層の表面層として有するセラミック多孔質積層基板の前記セラミック多孔質層に樹脂を含浸させて、セラミック多孔質層に含浸樹脂２４が含浸して成る厚み０．１ｍｍの樹脂含浸層２１を両側の２層の表面層とする厚み０．４ｍｍの多層セラミックチップサイズパッケージ２２を得る。 - 特許庁

A light emitting element array chip 1 is configured of switching thyristors S, n light emission inhibition parts D and n gate lateral wires GH which are individually connected to gate electrodes gs of the switching thyristors S and a plurality of light emitting thyristors T wherein the N-th gate gt is connected to any one of the n gate lateral wires GH.例文帳に追加

スイッチ用サイリスタＳと、スイッチ用サイリスタＳのゲート電極ｇｓに個別に接続されるｎ個の発光禁止部Ｄおよびｎ本のゲート横配線ＧＨと、ｎ本のゲート横配線ＧＨのうちのいずれか１つとＮゲートｇｔが接続される複数の発光用サイリスタＴとを含んで発光素子アレイチップ１を構成する。 - 特許庁

The wireless temperature sensor device is housed in a protective tube 11 and includes a group of thermocouples 10 having a large number of thermocouples serially connected, including a temperature measuring thermocouple 1a, an IC chip 22 driven by an electromotive force of the group of thermocouples, and an antenna 23 sending temperature information, and uses thermal electromotive force of the group of thermocouples 10 as a drive power source.例文帳に追加

保護管１１内に収容され、温度計測用熱電対１ａを含む多数の熱電対を直列に接続した熱電対群１０と、前記熱電対群の起電力により駆動するＩＣチップ２２、及び、温度情報を送信するアンテナ２３を備えてなり、該熱電対群１０の熱起電力を駆動電源として構成する。 - 特許庁

An area obtained from the allowable shifting range of an electrode pad is expanded for one or more bonding pads arranged at the prescribed positions, so that the bonding position of the bonding pad can be shifted within the expanded range of area even if the mounting position of the semiconductor chip is shifted, and the adjacent wires are prevented from coming into contact with each other.例文帳に追加

所定の位置に配置された１または複数のボンディングパッドに対して、電極パッドがずれる許容範囲から求めた面積の拡大を行うことにより、半導体チップの搭載位置がシフトしても、大きくなった面積の範囲でボンディングパッドのボンディング位置をずらすことができ、隣接するワイヤー同士の接触を防止することが可能となる。 - 特許庁

The nitride light-emitting device that is manufactured by the method for enhancing the wire bonding efficiency and the yield of packaging of flip chip light-emitting device as characteristics of the ohmic contact with the p-type clad layer is improved, enhanced light emission efficiency because of low specific contact resistance and current/voltage characteristics, and longer life time of the device.例文帳に追加

このような窒化物系発光素子及びその製造方法によれば、ｐ型クラッド層とのオーミック接触特性が改善されてフリップチップ発光素子のパッケージング時にワイヤボンディング効率及び収率を高め、低い比接触抵抗と優秀な電流−電圧特性とによって素子の発光効率を向上させ、素子の寿命を延長できる。 - 特許庁

To provide a mounting method of a semiconductor device and the manufacturing method of a semiconductor device mounted assembly that reduce the time required for mounting the semiconductor device onto a board, and improve productivity in the mounting method of the semiconductor device and the manufacturing method of the semiconductor device mounted assembly that allow the semiconductor device to be subjected to flip-chip connection.例文帳に追加

基板上に半導体装置をフリップチップ接続する半導体装置の実装方法および半導体装置実装体の製造方法において、半導体装置を基板に搭載するに際し必要となる時間を削減し生産性を向上する半導体装置の実装方法および半導体装置実装体の製造方法を提供すること。 - 特許庁

A semiconductor device is provided with a chip selecting circuit 10 responding to an input signal and outputting a selecting signal making an internal circuit active, and a test circuit 26 responding to a test input signal and outputting a test active signal switching forcedly an internal circuit to an active state independently of active/non-active state by a selecting signal.例文帳に追加

半導体装置は、入力信号に応答し、内部回路をアクティブにする選択信号を出力するチップセレクト回路１０と、テスト入力信号に応答し、選択信号によるアクティブ／非アクティブの如何に拘わらず内部回路を強制的にアクティブに切り替えるテストアクティブ信号を出力するテスト回路２６とを備えている。 - 特許庁

Preferably, a controller performing set-up algorithm is formed on the same chip, mostly preferably, this set-up program decides a writing current (some times, a writing current is plural) used when binary data bits are written in a memory cell array, simultaneously, a writing current holding data previously written in the other memory cell of the array.例文帳に追加

好ましくは、これと同じチップ上にセットアップアルゴリズムを実行するコントローラが形成され、最も好ましくは、このセットアッププログラムは、アレイのメモリセルに２進データビットを書き込む際に使用される書き込み電流（書き込み電流は複数の場合もある）であって、同時に、アレイの他のメモリセルに以前書き込まれたデータを保持する書き込み電流を決定する。 - 特許庁

A single chip RTC 10 comprises an oscillating circuit, nonvolatile memory 22 for storing correcting data for its oscillation frequency, a RTC part 11 having a calendar function for counting the oscillation frequency while adjusting it in accordance with the correcting data supplied from the nonvolatile memory, and a control part 21 for controlling an input/output and an interior.例文帳に追加

発振回路と、その発振周波数に対する補正データを記憶する不揮発性メモリ２２と、この不揮発性メモリから供給された補正データに基づいて調整しつつ発振周波数をカウントし、カレンダー機能を有するＲＴＣ部１１と、入出力及び内部を制御するコントロール部２１とを単一チップＲＴＣ１０を形成する。 - 特許庁

The semiconductor device includes a semiconductor chip 10 having an integrated circuit 12 incorporated thereinto; a wiring 20 electrically connected to the integrated circuit 12 and having a pad 22 on one part thereof; the passivation film 30 having an opening 32 and formed on the wiring 20, so that the pad 22 can be arranged from its internal surface to the inside with an interval; and a bump 40.例文帳に追加

半導体装置は、集積回路１２が作り込まれた半導体チップ１０と、集積回路１２に電気的に接続されておりパッド２２を一部に有する配線２０と、開口３２を有しておりその内面から内側に間隔をあけてパッド２２が配置されるように配線２０上に形成されてなるパッシベーション膜３０と、バンプ４０と、を含む。 - 特許庁

A metal base layer 12, that serves as the catalyst of a reduced metal wet process of electroless plating, is formed on a diode chip to be formed with a metal layer or on a predetermined section of a wafer 10, a resist layer 16 for determining a metal layer pattern 18 is provided thereon, and a patterned metal layer 14 is formed by the reduced metal wet process.例文帳に追加

金属層を形成しようとするダイオードチップ或いはウエハ１０の所定区域に無電解メッキの還元金属湿式プロセスの触媒となる金属下地層１２を形成し、その上に金属層パターン１８を定めるレジスト層１６を設けて還元金属湿式プロセスにより、パターン化された金属層１４を形成する。 - 特許庁

In a semiconductor chip 21 provided with an element substrate 22, an integrated circuit 23 formed on the top surface of the substrate 22, and electrode terminals 24 for outside connection extended toward the ends of the substrate 22 from the integrated circuit 23, the electrode terminals 24 are formed at narrow pitches in a plane on the surfaces of the ends of the substrate 22.例文帳に追加

素子基板２２と、この素子基板２２の上面に形成される集積回路部２３と、この集積回路部２３から前記素子基板２２の端部に向けて延びる外部接続用の電極端子２４とを備えた半導体チップ２１において、前記電極端子２４を素子基板２２の端部の表面に狭いピッチ幅で平面形成した。 - 特許庁

The contestant code is recorded through terminal equipment 2 of the contestant H, and time information related with a contest time acquired by using an IC chip mounted on the contestant H is received through the communication line from the terminal equipment 2 of the contestant H, and the contest sequence of each contestant H is determined based on the time information.例文帳に追加

競技者コードが競技者Ｈの端末装置２を介して記録され、かつ競技者Ｈに装着されたＩＣチップを用いて取得された競技タイムに関するタイム情報を、競技者Ｈの端末装置２から通信回線を介して受信し、このタイム情報に基づいて、各競技者Ｈの競技順位を決定する。 - 特許庁

The heat exchanger for a semiconductor of this invention comprises a heat conduction surface located adjacent to a semiconductor chip, a circular chamber on the heat conduction surface, a plurality of heat conduction fins in the circular chamber, a fluid inlet in the center of the circular chamber and a fluid outlet in peripheral region of circular chamber.例文帳に追加

本発明の半導体チップ用熱交換器は、半導体チップに隣接して位置する熱伝導面と、熱伝導面上に位置する円形チャンバと、円形チャンバ内に配置された複数の熱伝導フィンと、円形チャンバの中央部分に位置する流体流入口と、円形チャンバの周辺領域に位置する流体排出口とを備える。 - 特許庁

CONSTITUTION FOR SECURING WAVE MOTION AND RESONANCE WAVE MOTION,OF CRYSTAL FORM OF ROCK CRYSTAL OBTAINED BY SETTING ARBITRARILY FIXED CRYSTAL FORM AND SPACE OF ROCK CRYSTAL AND ARRANGING/FIXING ROCK CRYSTAL FINE PIECES IN CONNECTED OR DISPERSED STATE IN OR OUTSIDE THE FORM, AND CHIP STATE BODY OBTAINED BY BEING FIXED WITH DOUBLE-SIDED PRESSURE-SENSITIVE ADHESIVE TAPE例文帳に追加

任意一定の水晶石の結晶形体とその形体空間を設定し、その形体の内外に、水晶石細片を連々散々の形で配置定着を行い、水晶石結晶形体の波動、共鳴波動を確保する構成。その構成されたるものを、表裏粘着テープを以って固定定着し一つのチップ状態にしたるもの。 - 特許庁

The double-precision functional unit and single-precision functional unit can be controlled by a common instruction issuing circuit, and the number of replicas of double-precision functional units included in a core can be made less than the number of replica of single-precision functional units, thereby reducing an influence of addition of double-precision support on chip area.例文帳に追加

倍精度の機能ユニット及び単精度の機能ユニットは、共通の命令発行回路によって制御することができ、コアに含まれている倍精度の機能ユニットの複製の数を、単精度の機能ユニットの複製の数よりも少なくすることができ、これによって、倍精度のサポートを加えることによる、チップ面積に対する影響が低減する。 - 特許庁

To improve the print precision of a conductor pattern forming a coil and reduce a characteristic difference in an inductance value or the like, in a laminated chip inductor wherein a non-magnetic electric insulation layer and a conductor pattern are alternately printed and laminated through screen printing to form a coil and a lead conductor for connecting the coil to an external terminal is formed.例文帳に追加

非磁性電気絶縁層と導体パターンがスクリーン印刷で交互に印刷積層されることによりコイルが形成されるとともに、そのコイルを外部端子に接続する引き出し導体が形成された積層チップインダクタにおいて、上記コイルを形成する導体パターンの印刷精度を高め、インダクタンス値等の特性誤差を小さくする。 - 特許庁

A semiconductor chip 10 includes: a substrate 17; a first bump electrode 50 provided on one surface of the substrate 17; a second bump electrode 60 provided on the other surface of the substrate 17; and a conductive joining material layer 61 formed on a top surface of at least one of the first bump electrode 50 and the second bump electrode 60.例文帳に追加

半導体チップ１０は、基板１７と、基板１７の一方の面に設けられた第１のバンプ電極５０と、基板１７の他方の面に設けられた第２のバンプ電極６０と、第１のバンプ電極５０と第２のバンプ電極６０のうちの少なくとも一方の頂面に形成された導電性の接合材料層６１と、を有している。 - 特許庁

To realize a semiconductor integrated circuit incorporating a memory circuit such a RAM in which defective address information can be easily written even in a state in which a chip is sealed in a package, further, incorporated in a board and a module, and a defective bit of a memory circuit is saved and yield rate is improved.例文帳に追加

ＲＡＭのようなメモリ回路を内蔵した半導体集積回路において、チップをパッケージに封入しさらにボードやモジュールなどに実装した状態でも容易に欠陥アドレス情報を書き込むことができ、それによってメモリ回路の不良ビットを救済して歩留まりの向上を図ることができる半導体集積回路を実現する。 - 特許庁

To provide a liquid epoxy resin composition for chip on film (COF) capable of suppressing the deterioration of insulation property due to migration occurring under high temperature and high humidity, which especially becomes a problem in a semiconductor device of a COF structure provided with circuits having narrow circuit width and circuit interval and being driven at a high voltage, like an FPD driven package.例文帳に追加

ＦＰＤ駆動パッケージのように、回路幅及び回路間隔が狭く、高電圧で駆動する回路を備えたＣＯＦ構造の半導体装置において特に問題となる、高温高湿下で生じるマイグレーションによる絶縁性の低下を抑制することができるＣＯＦ用液状エポキシ樹脂組成物を提供することを目的とする。 - 特許庁

To provide a film adhesive which is useful in a production method of a semiconductor device, is applicable also to die bonding besides dicing as it is, does not require to use an irradiation source of such as ultraviolet rays for lowering the adhesive power, and allows the semiconductor chip to be easily picked up without using a means such as pickup rod.例文帳に追加

半導体装置の製造プロセスにおいて有用であり、ダイシングのほかダイボンディングにもそのまま適用可能であり、粘着力の低下のために紫外線等の照射光源の使用を必要とせず、しかもピックアップロッドのような手段によることなく半導体チップを容易に取り出せるフィルム接着剤を提供することを提供すること。 - 特許庁

In the flexible circuit board with an adhesive layer for fitting chip parts, the adhesive layer is a thermal ultraviolet ray curing type adhesive that is made of a thermosetting type adhesive constituent and an ultraviolet ray curing type adhesive constituent, which is partially cured by ultraviolet ray application treatment and a heat treatment at 80-140°C for 3-30 minutes.例文帳に追加

チップ部品を装着するための接着層を有するフレキシブル回路基板において、接着層が、熱硬化型接着剤成分と紫外線硬化型接着剤成分からなる熱紫外線硬化型接着剤であり、これが紫外線照射処理及び80℃〜140℃での3〜30分間の熱処理により部分的に硬化されてなる層であることを特徴とする。 - 特許庁

The manufacturing method and structure of a semiconductor chip comprises a plurality of interconnecting metallization layers, at least one deformable dielectric material layer covering the interconnecting metallization layers, at least one I/O bonding pad, and a support structure including a fairly rigid dielectric in supporting relation with the pads and avoiding crushing of the deformable dielectric material layer.例文帳に追加

半導体チップの製造方法および構造は、複数の相互接続メタラジ層と、相互接続メタラジ層をおおう変形可能な少なくとも１層の誘電材料層と、少なくとも１つの入出力ボンディング・パッドと、パッドと支持関係にあって、変形可能誘電材料層の圧壊を回避する相当に剛性な誘電体を含む支持構造とを含む。 - 特許庁

The electroless plating solution is used for performing the electroless plating of Ni on an underlaying electrode 4 of a ceramic element 8 constituted of a chip body 3 consisting of a ceramic layer 1 and an internal electrode 2 and the underlaying electrode 4, contains nickel and a reducing agent while the halogen content is ≤ 0.1 mol/L and the pH value is 7-10.例文帳に追加

セラミック層１と内部電極２からなるチップ本体３、および下地電極４から構成されるセラミック素子８の下地電極４の上に、Ｎｉを無電解めっきするための無電解めっき液であって、ニッケル及び還元剤を含有し、ハロゲン含有量が０．１ｍｏｌ／Ｌ以下であり、ｐＨが７〜１０である無電解めっき液である。 - 特許庁

In the liquid crystal display apparatus having a liquid crystal panel, an optical system and a light source, the light source includes a light emitting element having positive and negative electrodes, at least one of them being plural, and wires mounted to the positive and negative electrodes through flip chip mounting by making electrical correspondence to individual regions of the positive and negative electrodes.例文帳に追加

液晶パネルと、光学系と、光源とを有する液晶表示装置であって、前記光源は、正極電極と負極電極の少なくとも一方を複数個有する発光素子と、前記正極電極と負極電極の各領域にそれぞれ電気的に対応させてフリップチップ実装する配線とを有することを特徴とする液晶表示装置。 - 特許庁

The laminated chip capacitor comprises an upper dummy layer 152 or the like, a lower dummy layer 151 or the like, a plurality of internal electrodes or the like interposed between the upper and lower dummy layers, and external electrodes 118 or the like coupled to the internal electrodes, wherein the lower dummy layer has a thinner thickness than the upper dummy layer.例文帳に追加

本発明による積層型チップキャパシタは、上部ダミー層１５２等及び下部ダミー層１５１等と；上記上部及び下部ダミー層間に介在する複数の内部電極１１４等と；上記内部電極に連結された外部電極１１８等とを含み、上記下部ダミー層の厚さは上記上部ダミー層の厚さより薄い。 - 特許庁

To provide a semiconductor memory device in which read speed can be increased and current consumption can be reduced by preventing the output of data errors by making the delay caused by parasitic CR equal to or more by arranging an ATD pulse synthesizing circuit at a center of a chip and suppressing parasitic CR as much as possible.例文帳に追加

ＡＴＤパルス合成回路をチップ中央に配置することで、寄生ＣＲを極力揃えることにより、寄生ＣＲで発生する遅延が同等またはそれ以上となり、誤データの出力を防止することができ、その結果、読み出しスピードの高速化並びに消費電流の削減が可能となる半導体記憶装置を提供する。 - 特許庁

To obtain a recorder provided with a diode sensor for detecting the temperature of an ink jet head on a head chip in which calibration of the diode sensor is performed by printing such a print pattern as a temperature rise after printing is known beforehand so that the temperature can be detected accurately and control based on that information can be carried more efficiently.例文帳に追加

インクジェットヘッド温度を検出するためにダイオードセンサをヘッドチップ上に設けている記録装置において、印字後の昇温が予め分かっている印字パターンを印字してダイオードセンサの校正を行うことで、正確に温度検出が出来るようになり、本情報に基づいて行っていた制御をより無駄なく行うことが出来る。 - 特許庁

The microarray chip is parallel to the surface of a substrate, and is manufactured by generating ionized plasma 22 by irradiating a space having a specific distance from the surface of the substrate 10 with a laser beam 21, forming an arranged electric field generating part 11 having a positive or negative polarity using the ionized plasma, and arranging fine spots of a sample solution.例文帳に追加

本発明のマイクロアレイチップは、基板面に対して平行で、かつ、基板１０の表面から一定距離の空間にレーザ光２１を照射して電離プラズマ２２を発生させ、この電離プラズマを用いて正負いずれかの極性を有する配列状の電界発生部１１を形成し、試料溶液の微小スポットを配列させることにより製造する。 - 特許庁

In the semiconductor device formed by laminating first dummy wirings, a layer insulation film and second dummy wirings in this order on a semiconductor chip and forming a plurality of dummy vias into the layer insulation film between the first and second dummy wirings, one of the first dummy wirings or the second dummy wirings is connected to the plurality of dummy vias.例文帳に追加

半導体チップ上に第１ダミー配線、層間絶縁膜及び第２ダミー配線がこの順に積層され、前記第１ダミー配線と第２ダミー配線との間の層間絶縁膜に複数のダミービアホールが形成されてなる半導体装置において、１つの第１ダミー配線又は第２ダミー配線が複数のダミービアホールと接続されてなる半導体装置。 - 特許庁

The semiconductor apparatus comprises a base substrate 12, a wiring substrate 10 including a plurality of wiring portions 14 including a first wiring 16 and a second wiring 18 arranged adjacently, and a semiconductor chip 20 including a bump 24 which is in contact and is electrically connected with the first wiring 16 and includes the front end surface 25 to be in contact with the base substrate 12.例文帳に追加

半導体装置は、ベース基板１２と、第１の配線１６及びその隣に配置された第２の配線１８を含む複数の配線１４とを有する配線基板１０と、第１の配線１６と接触して電気的に接続されてなり、ベース基板１２と接触する先端面２５を有するバンプ２４を有する半導体チップ２０とを含む。 - 特許庁

When the RAM-BIST control circuit 101 is operated by a logical simulator 100 to check the RAM macro 102, an address, input data, chip enable and write enable generated by the RAM-BIST control circuit 101 are monitored by an RAM checking area verifying circuit 104, and the decision of an area to be checked is executed in every test sequence.例文帳に追加

論理シミュレータ１００によりＲＡＭ−ＢＩＳＴ制御回路１０１を動作させてＲＡＭマクロ１０２を検査する際に、ＲＡＭ−ＢＩＳＴ制御回路１０１が生成するアドレス、入力データ、チップイネーブル、ライトイネーブルをＲＡＭ検査領域検証回路１０４でモニタし、テストシーケンスごとに被検査領域の判定を行う。 - 特許庁

To realize a reference potential supply wiring causing no cross talk, and eliminate need of searching for an adjacent wiring having possibilities of cross talk after a functional cell is disposed and wired in the prior art, and unrequire a correcting time, and further reduce the chip size or improve wiring.例文帳に追加

クロストークが発生しない基準電位供給配線を実現、従来行なっていた機能セルの配置配線後にクロストークの可能性がある隣接配線を洗出し、修正する時間も不要に、更に、チップサイズの縮小化あるいは配線性の向上を図った半導体集積回路の基準電位供給配線方法を提供することを課題とする。 - 特許庁

To provide a high-luminance flip chip optical semiconductor element capable of being used as a light-emitting element for various indicators and printer heads of optical printers or a light-receiving element for solar batteries, and causing almost no short-circuit regardless of the positional accuracy when arranged on a drive substrate.例文帳に追加

本発明は各種インジケータや光プリンタのプリンタヘッド用など種々の発光素子や太陽電池などの受光素子として利用可能なフリップチップ型光半導体素子に係わり、特に、駆動基板上への配置においても位置精度に関わりなく短絡が極めて少ない高輝度フリップチップ型光半導体素子を提供することにある。 - 特許庁

To sustain gate insulating film quality high by removing bad chips in a test of applying a specified voltage higher than the clamp voltage to the gate insulating film in the middle of the manufacturing of a semiconductor device, wherein a gate insulated semiconductor device and a gate/emitter clamping element for the gate insulated semiconductor device are formed in one and the same chip.例文帳に追加

ゲート絶縁型半導体装置と、該ゲート絶縁型半導体装置のゲート・エミッタ間をクランプするクランプ素子とが同一チップ上に形成された半導体装置において、製造途中で、クランプ電圧より大きな所定の電圧をゲート絶縁膜に印加して試験をし、不良チップを除去することでゲート絶縁膜の品質を維持できるようにする。 - 特許庁

The flexible board for setting LEDs is provided with notches 15 for bending an arranging part 11 while bypassing the chip setting points between one setting point of LED chips 12a and another setting point of LED chips 12b which are set in the arranging part 11 for arranging the several LED chips 12.例文帳に追加

本発明に係るＬＥＤ設置用フレキシブル基板は、複数のＬＥＤチップ１２を配列するための配列部１１に設置される一のＬＥＤチップ１２ａの設置箇所と他のＬＥＤチップ１２ｂの設置箇所との間に、設置箇所を避けて配列部１１をたわませるための切り欠き部１５が形成されていることを特徴とする。 - 特許庁

By using an electronic component vessel of less than 5000 V of the absolute value of electrostatic charge voltage, which is generated at the surface of electronic components in the friction with electronic components, electronic components such as IC chip, etc., can be protected from electrostatic troubles and destruction by suppressing the generation of static electricity that is the fundamental problem causing electrostatic troubles and destruction.例文帳に追加

電子部品との摩擦に於いて、電子部品の表面に発生する静電気の帯電電圧の絶対値が５０００Ｖ以下である電子部品容器を用いると、電子部品の静電気障害、破壊の根本的な問題である静電気の発生を抑えることにより、ＩＣチップ等の電子部品を静電気障害、破壊から護ることが出来る。 - 特許庁

To provide a microchip for electrophoresis for use in protein analysis, which enables the pretreatment of a sample containing a protein on the chip, in addition to the separation, measurement and detection process in electrophosesis, and can integrate the operation processes, resulting in the improvement of the efficiency due to the reduction in time required for analytical operation and the labor saving.例文帳に追加

タンパク質分析に用いられる電気泳動用マイクロチップであって、電気泳動における分離・測定・検出過程に加えて、タンパク質含有試料の前処理をチップ上で可能にし、作業工程を一体化することによって分析作業時間の短縮と省力化による効率の向上を図ることができるものを提供する。 - 特許庁

To provide a noise elimination circuit capable of eliminating the whole noise applied to an input signal effective to a reset (reset) signal of a microprocessor or a particular logic level by changing the filtering time of the noise elimination circuit by using a ring oscillator and a frequency dividing circuit, and a chip reset signal generation circuit that utilizes the noise elimination circuit.例文帳に追加

ノイズ除去回路のフィルターリング時間をリングオシレータ及び分周回路を用いて変化させることにより、マイクロプロセッサのリセット（ｒｅｓｅｔ）信号又は特定ロジックレベルに有効な入力信号に印加される全てのノイズを除去させることができるようにした、ノイズ除去回路及びこれを利用したチップリセット信号発生回路を提供する。 - 特許庁

To provide a non-copper-plated wire for welding capable of consistently melting a sliding contact to be formed between a power supply chip and a wire surface during the welding, and preventing any accidental solidification at the sliding contact during the continuous welding, and having excellent wire feedability and arc stability, and excellent welding workability with less spatter and fume.例文帳に追加

溶接時の給電チップとワイヤ表面との間に形成される摺動接点を安定的に溶融させ、連続溶接時に、摺動接点で突発的に凝固するようなことがなく、ワイヤ送給性とアーク安定性とが優れており、スパッタ及びヒュームが少ない良好な溶接作業性を有する銅めっきなし溶接用ワイヤを提供する。 - 特許庁

To provide a manufacturing method and a manufacturing device for a display panel for dispensing with anneal treatment to an air exhaust pipe after sealing fusion of the air exhaust pipe of the display panel to shorten time required for a chip-off process and dispensing with a burner moving mechanism for anneal treatment to simplify and miniaturize a configuration of a burner supporting means.例文帳に追加

表示パネルの排気管の融着封止後の排気管へのアニール処理を不要にして、チップオフ工程の所要時間を短縮することができ、しかも、アニール処理のためのバーナー移動機構の省略によってバーナー支持手段の構成を単純化，小型化することができる表示パネルの製造方法及び装置を提供する。 - 特許庁

Fibers 23 of a fibrillation length of ≥3 mm in average length obtained by fibrillating the fiber products consisting of plant fur, plant seeds, animal fur or synthetic fibers are added in place of the chip urethane 22 to the components and binder described above, by which the moldability is improved and the dust generation specific to cellulosic products is lessened while the increase of the cost is prevented.例文帳に追加

また、チップウレタン２２に替えて、植物毛、植物種子、動物毛、あるいは合成繊維からなる繊維製品を解繊することで得られる平均長さ３ｍｍ以上の解繊長繊維２３を添加することにより、コスト上昇を防ぎながら成形性を向上させ、かつセルロース系製品特有のホコリ発生を低減する。 - 特許庁

An optical element module comprises an optical element such as a semiconductor laser, an external modulator chip or the like provided in a package, external wiring leads for inputting/outputting an electric signal to/from the element, and an electromagnetic wave absorber made of a compound selected from the group consisting of Br, Cl and S and magnetic particles.例文帳に追加

パッケージ内に備えた半導体レーザや外部変調器チップ等の光素子と、該光素子に電気信号を入出力するための外部配線用リードとを備えた光素子モジュールであって、該光素子モジュールの内部にＢｒ、Ｃｌ、Ｓ元素の化合物を実質的に含まない熱硬化性樹脂と磁性体粒子からなる電磁波吸収体を備える。 - 特許庁