「ChIP」に関連した英語例文の一覧と使い方(924ページ目) - Weblio英語例文検索

To provide a magnetic device tag for identifying an identification object from a magnetic resonance frequency, to be more in detail, by forming a magnetic device tag made of a ferromagnetic substance thin film for an identification object, and specifying the ferromagnetic resonance frequency of the magnetic device tag, an identification system and an identification method, as regards identification of a chip of a magnetic head, or the like.例文帳に追加

本発明は、磁気ヘッド等のチップの識別に関し、より詳細には識別対象物に強磁性体薄膜からなる磁気デバイスタグを形成し、この磁気デバイスタグの強磁性共鳴周波数を特定し、その強磁性共鳴周波数から識別対象物を識別する磁気デバイスタグと識別システム、および識別方法に関する。 - 特許庁

A fixing tape member 7 is melted with heat and fixed in the shape of belt to the top of a resistor element 2 and a capacitor element 12 which are disposed next to each other in parallel such that it covers the major portion of protective films 6, 16 to form a covering film, which integrally fixes the resistor element 2 and the capacitor element 12 to form a multiple-chip component 1.例文帳に追加

並列に隣接して配置された抵抗素子２及びコンデンサ素子１２上には、保護膜６，１６の大部分を被覆するようにしてテープ状固定材７が熱処理により帯状に溶融固着され、被膜が形成されており、これにより抵抗素子２とコンデンサ素子１２とは一体的に固定されて多連チップ部品１が形成されている。 - 特許庁

This image processor is roughly composed of a spatial compressing part 10 for performing compression based on an intra-picture (spatial) relative relation, time compressing part 20 for performing compression based on an intra-picture (time) correlative relation and eccentric compressing part 30 for performing compression based on eccentricity in the appearance probability of codes and these components are formed on the same semiconductor chip.例文帳に追加

画像処理装置は、大きくは、画面内（空間的）相関関係による圧縮を行う空間的圧縮部１０、画面間（時間的）相関関係による圧縮を行う時間的圧縮部２０、及び符号の出現確率の偏りによる圧縮を行う偏り圧縮部３０から構成され、これらは同一半導体チップ上に形成されている。 - 特許庁

To provide a manufacturing method of an optical printer head that does not cause damage to a connector even when the top face of a head board is cleaned by plasma treatment after the head board on which the connector is arranged is bonded and fixed to a base plate, accurately mounts light-emitting elements and a driving IC chip on the head board and improves the reliability of electrical connections.例文帳に追加

コネタクを配設したヘッド基板をベースプレートに接着固定した後に、ヘッド基板上面をプラズマ処理にて洗浄処理を行っても、コネクタの損傷が一切発生することがなく、また、発光素子や駆動用ＩＣチップを精度高くヘッド基板に載置でき、しかも、電気的な接続信頼性も向上できる光プリンタヘッドの製造方法を提供する。 - 特許庁

In a type change of the wafer ring 1, a chip recognition camera 50 disposed at a second handing work position P2 picks up an image of a type indicator 32c formed on an expand pressing ring 32 at a first work position P1 for expanding the sheet 2 of the ring 1 to decide whether it is a proper type by a controller 51.例文帳に追加

ウェーハリング１の品種切替時に、ウェーハリング１のシート２をエキスパンドする第１作業位置Ｐ１でエキスパンド用加圧リング３２に形成した品種表示部３２ｃを、ハンドリング用第２作業位置Ｐ２に設置したチップ認識カメラ５０で撮像して、コントローラ５１で適正な品種であるかどうかを判別するようにしたウェーハリング移送システム。 - 特許庁

This video signal converting device which converts an analog video signal into a digital video signal has a synchronous separation circuit 28 that is provided with a sink chip clamping circuit which performs bit expansion of an MSB of an original signal so that the lowest level of the digital video signal can be a prescribed level and shifts a signal level in accordance with the level difference between a signal that undergoes bit inversion and the original signal.例文帳に追加

アナログ映像信号をデジ夕ル映像信号に変換する映像信号変換装置は、デジタル映像信号の最低レベルが所定のレベルとなるように、元の信号のＭＳＢをビット拡張し、ビット反転した信号と元の信号とのレベル差に応じて信号レベルをシフトするシンクチップクランプ回路を備えた同期分離回路２８を有する。 - 特許庁

A spiral main conductor pattern 24 of n/2 turns, a ceramic pattern 26 covering an area substantially half that at one side of the chip, a short connecting conductor pattern 28 for connecting a start terminal of the main conductor pattern adjacent in the laminating direction with the end terminal, and a ceramic pattern 30 which covers an area substantially half that of the opposite side are printed in this order and laminated.例文帳に追加

ｎ／２ターンのスパイラル状の主導体パターン２４と、チップの片側ほぼ半分の面積を覆うセラミックスパターン２６と、積層方向で隣接する主導体パターンの始端と終端を接続する短い接続用導体パターン２８と、反対側ほぼ半分の面積を覆うセラミックスパターン３０を、その順序で印刷積層する。 - 特許庁

The chip discharging device for the machine tool includes: a cover member 15 which is formed to surround a workpiece W and has a tool insertable opening 15a; a suction mechanism 16 for applying suction to the interior of the cover member 15 through a suction passage 16a; and an opening adjustment mechanism 17 for adjusting at least one of the area and position of the opening 15a.例文帳に追加

被加工物Ｗを囲むように形成され、かつ工具が進入可能の開口１５ａを有するカバー部材１５と、該カバー部材１５内を吸引通路１６ａを介して吸引する吸引機構１６と、前記開口１５ａの面積，位置の少なくとも一方を調整可能とする開口調整機構１７とを備える。 - 特許庁

At least the two ultra high pressure sintered compact chips 10A, 10B adjacent to each other in the blank are arrayed to overlap a projection shape section 11 of one of the ultra high pressure sintered compact chips 10B with a recess shape section 12 of the other ultra high pressure sintered compact chip 10A with a slight clearance to be respectively cut out of the blank.例文帳に追加

ブランクス内で互いに隣り合う少なくとも二つの超高圧焼結体チップ１０Ａ、１０を、一方の超高圧焼結体チップ１０Ｂの凸形状部１１が他方の超高圧焼結体チップ１０Ａの凹形状部１２にわずかな間隔をあけて重なるように、配列して、ブランクスからそれぞれ切り出すようにした。 - 特許庁

The sub-mount member 30 is formed of AlN, wherein a reflection film 32 made of an Al film is formed around an electrode pattern 31 as a portion where the LED chip 10 is mounted, and a coating layer 110 for blocking elusion of a metal (Al) from the reflection film 32 to a sealing section 50 is provided on the surface of the reflection film 32 (predetermined portion).例文帳に追加

サブマウント部材３０は、ＡｌＮにより形成されており、ＬＥＤチップ１０の搭載部位である電極パターン３１の周囲にＡｌ膜からなる反射膜３２が形成されており、反射膜３２の表面（所定部位）に当該反射膜３２から封止部５０中への金属（Ａｌ）の溶出を阻止するコーティング層１１０が設けられている。 - 特許庁

The vertical injection die casting apparatus 1 includes a fixed die 10, a movable die 20 for defining a cavity 34 together with the fixed die 10, a fixing sleeve 30 arranged on the fixed die 10 so as to communicate to the cavity 34, a casting sleeve 43 to be connected to the fixing sleeve 30, and a plunger chip 43 for injecting molten metal toward a cavity 33.例文帳に追加

縦射出ダイカスト装置１は、固定型１０と、該固定型１０と共にキャビティ３４を画成する可動型２０と、該キャビティ３４と連通するように該固定型１０に配設された固定スリーブ３０と、該固定スリーブ３０に接続される鋳込スリーブ４３と、キャビティ３３に向けて溶湯を射出するプランジャチップ４３とを備えている。 - 特許庁

A silicon substrate 1 is provided on a single chip thereon with a neutron detecting portion having a ^10B diffusion layer 10 which is incorporated with boric acid comprising isotope ^10B, an α ray detecting portion having a p-n junction 13 which consists of a p well and an n well 12, and an analysis circuit portion for analyzing an electric charge generated at the p-n junction 13.例文帳に追加

シリコン基板１には、同位体^１０Ｂを含むホウ素が導入された^１０Ｂ拡散層１０を有する中性子検出部、ｐウェル１１とｎウェル１２とにより形成されるｐｎ接合１３を有するα線検出部、並びに、ｐｎ接合１３に発生する電荷の解析を行う解析回路部が、同一チップ上に形成される。 - 特許庁

This sensor chip is provided by laminating a plate A, having a groove A of applying the chemical and a plate B having a groove B to form the hollow reaction part by jointing the groove A and the groove B, and is characterized in that an opening width of the groove B is larger than the opening width of the groove A in a part facing a part applied with the chemical inside at least the groove A.例文帳に追加

薬剤が塗布された溝Ａを有する板Ａと、溝Ｂを有する板Ｂを、溝Ａ及び溝Ｂが結合して中空反応部が形成されるように積層して得られ、かつ溝Ｂの開口幅が少なくとも溝Ａ内の薬剤が塗布されている部分に対向する部分おいて、溝Ａの開口幅より大きいことを特徴とするセンサチップ。 - 特許庁

In the solid-state image pickup device 1, comprising a charge transfer unit, the photodetector 12 provided adjacent to the transfer unit, and the on-chip lens 33 provided at a prescribed distance at a light incident side of the photodetector 12, a groove 23 is formed on a transfer electrode 22 of the transfer unit, and the shunt wirings 25 are formed in the groove 23 via an insulating film 24.例文帳に追加

電荷転送部と、この電荷転送部に隣接して設けた受光部１２と、受光部１２の光入射側に所定距離をおいて設けたオンチップレンズ３３とを備えた固体撮像装置１において、電荷転送部の転送電極２２に溝２３を形成し、その溝２３内に絶縁膜２４を介してシャント配線２５を形成したものである。 - 特許庁

In this covered wire type thermocouple 3 having a tip joint of a thermocouple wire exposed from an insulation coating, for example, a chip-shaped holding member 6 comprising brass is brazed on the tip joint of the thermocouple wire, and the holding member 6 is fitted into a groove 5 formed in a die 1, and thereby the thermocouple 3 can be mounted on/dismounted from the die 1.例文帳に追加

絶縁被覆から熱電対素線の先端接合部が露出した被覆線タイプの熱電対３において、熱電対素線の先端接合部に、例えば、真鍮からなるチップ状の保持部材６をロウ付けし、この保持部材６を、金型１に形成された溝５内に嵌め込んで、熱電対３を、金型１に取り付け、取り外しできるようにしている。 - 特許庁

A lead pattern 23 that is electrically connected to the electrode of the LED chip 10 via the bonding wire 14 and is extended to the edge is formed on the surface of an insulating member 22 for composing the packaging substrate 20, and a connection section 23c where a connector 120 is electrically connected to the extended edge of the lead pattern 23 is provided.例文帳に追加

実装基板２０を構成する絶縁部材２２の表面には、ボンディングワイヤ１４を介してＬＥＤチップ１０の電極と電気的に接続されるとともに端部まで延長されたリードパターン２３が形成され、リードパターン２３の延長された端部にコネクタ１２０が電気的に接続される接続部２３ｃが設けられている。 - 特許庁

To provide a semiconductor light-emitting device and its manufacturing method that use a ZnO-family compound semiconductor, are a vertical type that can take out an electrode from the upper and lower surfaces of a chip, having superior crystallinity of a semiconductor layer and high light emission efficiency, at the same time, which do not use a sapphire substrate, and are convenient in a manufacturing process and use.例文帳に追加

ＺｎＯ系化合物半導体を用い、チップの上下両面から電極を取り出すことができる垂直型で、かつ、半導体層の結晶性が優れて発光効率が高いと共に、基板にサファイア基板を用いないで製造プロセスおよび使用面で便利な半導体発光素子およびその製法を提供する。 - 特許庁

The semiconductor device comprising: a semiconductor body; plural first terminals formed in the semiconductor chip; and second terminals each provided at a tip of the first terminal and each having a cross section smaller than a first cross section, is characterized in that a cross section of a tip portion of the second terminal is set to be larger than a cross section of a basic end portion of the second terminal.例文帳に追加

半導体チップ本体と、半導体チップに形成された複数の第一端子と、第一端子の先端に設けられ第一の断面積より小さい断面積をもつ第二端子と、を有し、第二端子の先端部の断面積が第二端子の基端部の断面積よりも大きく設けられていることを特徴とする。 - 特許庁

The LED lighting equipment comprises a frame 40 surrounding LED chip 10 and formed of a light transparent material, a convex lens 60 which is arranged overlaid on a sealing part 50, a dome-like color conversion member 70 made by a phosphor and a transparent material, and a light distribution lens 90 to control the distribution of light emitted from the color conversion member 70.例文帳に追加

透光性材料により形成されＬＥＤチップ１０を囲む枠体４０と、封止部５０に重ねて配置された凸レンズ６０と、蛍光体および透明材料により形成されたドーム状の色変換部材７０と、色変換部材７０から出射される光の配光を制御する配光レンズ９０とを備える。 - 特許庁

A CPU interface circuit includes: a determination part that determines the presence or absence of noise in either one of or both of a chip select signal and a light enable signal that are output from a CPU; and a storage part that writes data output from the CPU if noise is determined to be absent by the determination part, and does not write data if noise is determined to be present.例文帳に追加

ＣＰＵインターフェース回路であって、ＣＰＵから出力されるチップセレクト信号、ライトイネーブル信号のいずれか一方または両方にノイズが有るか否か判定する判定部と、判定部によってノイズが無いと判定された場合、ＣＰＵから出力されたデータを書き込み、ノイズが有ると判定された場合、データを書き込まない記憶部とを有する。 - 特許庁

In the case of initializing an one-chip microcomputer, specific data are previously stored in a specific address of a RAM 6, and after checking that the contents of the specific address of the RAM 6 having a volatile characteristic coincide with contents obtained at the time of initialization, the step-up operation of a booster circuit 17 and the data rewriting operation of a flash memory 1 are started.例文帳に追加

１チップマイクロコンピュータを初期化する際にＲＡＭ６の特定番地に特定データを予め格納し、揮発特性を有するＲＡＭ６の特定番地の内容が初期化時点の内容と同一であることを確認してから、昇圧回路１７の昇圧動作とフラッシュメモリ１のデータ書き換え動作とに移行する構成とした。 - 特許庁

Impurity concentration in an n-type region 121 located just under a separation region IMS1 held between a first end E1 of the first base region 112 and a second end E2 of the second base region 113 is made higher than that in an n-type layer 111 located just under the same region 121, in a first principal surface MS1 of one chip.例文帳に追加

１チップの第１主表面ＭＳ１の内で、第１ベース領域１１２の第１端部Ｅ１と第２ベース領域１１３の第２端部Ｅ２とで挟まれた分離領域ＩＭＳ１直下に位置するＮ型領域１２１の不純物濃度は、同領域１２１直下のＮ型層１１１のそれよりも高く設定されている。 - 特許庁

This method has megamacro integrated library generation steps S20 to S28 which generate a megamacro integrated library F3 as a library regarding the delay of a path in an independent megamacro 1 having no dependence on PVT conditions and STA verification steps S1 to S5 for a large-scale LSI chip having the megamacro F3 using the megamacro integrated library in an object circuit to be verified.例文帳に追加

ＰＶＴ条件に依存しない単独のメガマクロ１内部のパスの遅延に関するライブラリであるメガマクロ統合ライブラリＦ３を作成するメガマクロ統合ライブラリ作成ステップＳ２０〜Ｓ２８と、メガマクロ統合ライブラリＦ３を用いたメガマクロ１を検証対象回路の内部に有する大規模ＬＳＩチップのＳＴＡ検証ステップＳ１〜Ｓ５とを有する。 - 特許庁

Crack preventing areas 7 are formed in the plural position of the surface direction of a thin film device layer 2 formed by laminating a device part through an insulating interlayer film, a full cutting groove 4 for cutting out a head chip by crossing the thin film device layer 2 is formed such that the starting point 41 and the end point are positioned in the forming region of the crack preventing area 7.例文帳に追加

絶縁性層間膜を介してデバイス部を積層形成してなる薄膜デバイス層２の、面方向の複数位置に割れ防止領域７を形成し、薄膜デバイス層２を横断してヘッドチップを切り出すための全切溝４を、それぞれ割れ防止領域７の形成域内にその始点部４１と終点部が位置するように形成する。 - 特許庁

The double-sided printed circuit board includes a double insulating layers formed by folding one flexible insulative substrate, a circuit pattern formed over the folded side of the insulating layer and formed on the upper and lower sides of the insulating layer, a solder resist layer for protecting the circuit pattern, and a plurality of connection parts electrically connected by the circuit pattern and connected to the other substrate, chip or the like.例文帳に追加

１つのフレキシブル絶縁性基板を折って形成された２重の絶縁層と、前記絶縁層の折られた辺部を過ぎて前記絶縁層の上下面に設けられた回路パターンと、前記回路パターンの保護のためのソルダーレジスト層と、前記回路パターンによって電気的に連結され、他の基板又はチップなどに接続される複数の接続部とを含む。 - 特許庁

In an ASIC chip 1 with a built-in DRAM including a large-scale logic circuit 7, or the like, an entire DRAM macro 2 including not only a cell array part 6 of the DRAM but also an internal power supply circuit 4 is formed in a well 5 such as a Deep N well, and power is supplied to the DRAM macro 2 from the internal power supply circuit 4.例文帳に追加

大規模なロジック回路７を含むＤＲＡＭ内蔵ＡＳＩＣチップ１等において、ＤＲＡＭのセルアレイ部６のみならず内部電源供給回路４を含めたＤＲＡＭマクロ２全体をＤｅｅｐ Ｎウェル等のウェル５内に形成し、このＤＲＡＭマクロの電源供給を前記内部電源供給回路から行うものである。 - 特許庁

A coupling member 60 integrates a CCD 24 for acquiring an image signal indicating an object image by imaging; and a memory 25 for storing information, indicating the predetermined characteristic of the CCD 24, and information indicating the predetermined characteristic of a lens for forming the image of the object on an imaging position of the CCD 24, in a state where they are each a different chip.例文帳に追加

撮像によって被写体像を示す画像信号を取得するＣＣＤ２４と、ＣＣＤ２４に関する所定特性を示す情報とＣＣＤ２４の撮像位置に被写体像を結像するレンズに関する所定特性を示す情報を記憶するためのメモリ２５を連結部材６０で各々別チップの状態で一体化する。 - 特許庁

The image sensor is provided with a light transmitting substrate 1 having an upper surface 11 and a lower surface 12 on which a conductive link circuit 121 is formed and a semiconductor image sensitive chip 2 of which the upper surface is electrically connected to the conductive link circuit 121 formed on the lower surface 12 of the light transmitting substrate 1 and in which the outer periphery of a die is filled with resin 23.例文帳に追加

上面１１と下面１２とを有し、導電連結回路１２１が下面１２に形成される光透過基板１と、光透過基板１の下面１２に形成される導電連結回路１２１にその上面が電気的に接続しており、且つダイの周囲に樹脂２３が充填されている半導体映像感受チップ２とを備える。 - 特許庁

As a temperature sensor for detecting temperature of each part of a refrigerator, a ROM each having an inherent identification number recorded thereon, a temperature detecting part for outputting a digital signal corresponding to temperature, a memory for temporally storing the output of the temperature detecting part and digital temperature sensors 18-24 each formed by integrating a logic control circuit and the like on a single semiconductor chip are used.例文帳に追加

冷蔵庫の各部の温度を検知するための温度センサとして、それぞれ固有の識別番号を記録したＲＯＭと、温度に対応したデジタル信号を出力する温度検知部と、該温度検知部の出力を一時的に保持するメモリと、ロジック制御回路等を一つの半導体チップ上に集積したデジタル温度センサ１８〜２４を用いる。 - 特許庁

To provide a compact physical quantity measuring module, having structure for suppressing vibration of a signal taking out pin generated by an ultrasonic wave, concerning the physical quantity measurement module for connecting a sensor chip for measuring a physical quantity to the signal taking out pin through a bonding wire by giving the ultrasonic wave, and to provide a physical quantity measuring instrument using the same.例文帳に追加

超音波を与えて、物理量を測定するセンサチップをボンディングワイヤを介し信号取り出しピンに接続する物理量測定モジュールに関し、超音波により発生する信号取り出しピンの振動を抑制する構造を有することによって、小型な物理量測定モジュールおよびそれを有する物理量測定器を提供すること。 - 特許庁

To provide a wafer surface inspection method capable of enhancing detection precision of a defective part such as a superfine crack, chip, flaw on a wafer surface, and detection precision of position coordinates of a foreign matter such as dust thereon, without generating a sacrifice by a through-put in wafer surface inspection, and capable of enhancing detection precision of coordinates of a wafer edge, and a device therefor.例文帳に追加

ウエハ表面検査のスループットによる犠牲が生じることなく、ウエハ表面の超微細なクラック，チップ，キズ等の欠陥部の検出精度やゴミ等の異物の位置座標の検出精度を向上させることができると同時に、ウエハエッジの座標の検出精度を向上させることができるウエハ表面検査方法及びその装置を提供すること。 - 特許庁

A commutation position detecting signal HS of a brushless motor arranged for engine starting/power generation, an ignition timing reference signal IGS, a starter position detecting signal STS of a starter switch, and a throttle opening detecting signal θS of a throttle are inputted as a wake-up signal of the electric power-saving circuit 14 in the one chip control device 11 used for ignition control of an engine.例文帳に追加

エンジンの点火制御に用いられる１チップ制御装置１１内の省電力回路１４のウェイクアップ信号として、エンジン始動／発電用に設けたブラシレスモータの転流位置検出信号ＨＳと、点火時期基準信号ＩＧＳと、スタータスイッチのスタータ位置検出信号ＳＴＳと、スロットルのスロットル開検出信号θＳとを入力する。 - 特許庁

In the case of attaching the ceramic liner 1 like this to an attaching part, the bolt coating ceramic chip 3b is attached to a portion where the ceramic liner 1 is attached to the attaching part so as to receive the bolt head part 10a in the stepped part 11, and the non-stepped part 13 is welded to the metal plate 4 through the welding member provided in the welding hole part 12.例文帳に追加

このようなセラミックライナ１を取付箇所に取り付ける場合には、取付箇所にボルト留めした箇所に、ボルト被覆用セラミックチップ３ｂを段差部１１にボルト頭部１０ａを収容するように取り付け、非段差部１３をその溶接用孔部１２内に設けられる溶接部材を介して金属板４に溶接する。 - 特許庁

To provide a manufacturing method of an electronic component wherein the simplification of manufacturing processes is made possible, by using a process for subjecting a semiconductor component to a flip-chip bonding to a mounting substrate being present in the state of a wafer, and using a process for injecting a resin material into the space between the semiconductor component and the mounting substrate, in the manufacturing processes of a quartz oscillator.例文帳に追加

水晶発振器の製造工程において、ウエハ状の実装基板の状態から、実装基板に半導体部品をフリップチップ実装し、半導体部品と実装基板の間に樹脂材料を注入する製造工程とすることで、製造工程の簡略化が可能な電子部品の製造方法を提供することにある。 - 特許庁

To minimize degradation of adhesion between a terminal block and a mold resin even if a second end of the terminal block is bent, and to enhance manufacturing efficiency of a semiconductor device in which a first end of the terminal block and a semiconductor chip connected electrically therewith are sealed with mold resin, and the second end of the terminal block is projected from the outer surface of the mold resin.例文帳に追加

端子板の一端部及びこれに電気接続された半導体チップをモールド樹脂で封止し、端子板の他端部をモールド樹脂の外面から突出した半導体装置において、端子板の他端部を折り曲げても、端子板とモールド樹脂との密着性低下を抑制でき、かつ、半導体装置の製造効率向上を図れるようにする。 - 特許庁

To solve the problems that when a CMOS image sensor is applied to a camera system mounting a conventional film photography function and an electronic exposure function, a driving part of an area sensor is formed in a chip, it is needed to set a value in a control register from the outside and image data fetched during exchange of the register becomes unstable in image signals, so that the data is not usable.例文帳に追加

従来のフィルム撮影機能と電子露光機能を搭載するカメラシステムにＣＭＯＳイメージセンサを適用させた場合、エリアセンサの駆動部分がチップ内に形成され、制御用レジスタに外部から値を設定する必要があり、レジスタ変更中に取り込まれた画像データは画像信号が不安定となり使用できない。 - 特許庁

The surface acoustic wave element 1 flip-chip-mounts the electrode forming face 14 toward the bottom face of the cavity 20 in the inside of the ceramic base 21, a sealing member 6 is arranged to a gap between the ceramic base 21 and the surface acoustic wave 1, and the sealing member 6 encloses the entire circumference of the electrode forming face 14 of the surface acoustic wave element 1.例文帳に追加

セラミック基体21の内部には、弾性表面波素子１が電極形成面14をキャビティ20の底面に向けてフリップチップ実装されると共に、セラミック基体21と弾性表面波素子１の間隙部に封止部材６が配備されて、該封止部材６によって弾性表面波素子１の電極形成面14が全周を包囲されている。 - 特許庁

The electrode terminal parts 12a, 22a are connected to the connection terminal part 14b through a bonding wire, and further, the IC chip 30 is connected to the outside on the back side of the extending part 11, therefore, an outside connection use pattern 13 is formed so that an external connection terminal part 13b is positioned at a prescribed place on the back of the extending part 11.例文帳に追加

電極端子部１２ａ，２２ａと接続端子部１４ｂとは、ボンディングワイヤ１５を介して接続され、さらにＩＣチップ３０は、延出部１１の裏面側において外部と接続されるために、その延出部１１の裏面側の所定箇所に外部接続端子部１３ｂを位置して外部接続用パターン１３が形成されている。 - 特許庁

A capacitor where a plurality of holes 8, 9, 10 are formed into a capacitor chip, in which plural layers of dielectrics 7 and plural electrode layers 11, 12 are laminated alternately, and conductor parts which are electrically connected with a part of the electrode layers are arranged on the inner surfaces of a part of the holes out of the plural holes can be used as the multilayer capacitor.例文帳に追加

上記積層コンデンサとして、複数層の誘電体７と複数の電極層１１，１２が交互に積層されたコンデンサチップに複数のホール８，９，１０が設けられ、これら複数のホールのうちの一部のホールの内面に一部の電極層と電気的に接続された導電部が設けられたものを用いることができる。 - 特許庁

To provide an IC card manufacturing device for rejecting a defective IC inlet in an IC inlet web with a simple structure concerning the IC card manufacturing device for segmenting the IC inlet from the IC inlet web, which is obtained by connecting the plurality of IC inlets having an IC chip in a belt shape, and allowing the segmented IC inlet to adhere onto a base material, so as to form an IC card.例文帳に追加

ＩＣチップを有する複数のＩＣインレットを帯状に連結してなるＩＣインレットウエブからＩＣインレットを切り出し、切り出したＩＣインレットを基材に貼り合わせてＩＣカードを形成するＩＣカード製造装置において、ＩＣインレットウエブ内の不良のＩＣインレットを簡単な構成で排除できるＩＣカード製造装置を提供する。 - 特許庁

A zinc-based plating layer 141 is formed in a lump in an outer face of a metal assembly with a base end side of a grounding electrode 4 attached to a main metal fitting 1, then the plating layer formed in an electrode tip side is separation-removed, and a high melting point metal chip is welded on a substrate electrode material surface exposed by the separation to form a spark part.例文帳に追加

主体金具１に接地電極４の基端側を取り付けた金具組立体の外面に一括して亜鉛系メッキ層を１４１形成し、その後、電極先端側に形成されている亜鉛系メッキ層を剥離除去し、その剥離により露出した下地電極材料面に高融点金属チップを溶接して発火部３２を形成する。 - 特許庁

To solve such a problem that when two kinds of LSI layouts differing in wiring grid interval are combined, a nonconnection part is formed between a terminal and a wire to bring about the need to manually arrange a wire at the nonconnection part and there is the possibility of a long time needed for the layouts, large time loss, and an increase in chip area when the layouts are adjusted to one wiring grid interval.例文帳に追加

配線グリッド間隔の異なる２種類のＬＳＩレイアウトを組み合わせる場合、端子と配線の間に未結線部分が生じ、その未結線部分に手動で配線を配置しなければならず、一方の配線グリッド間隔に揃えようとすると、レイアウトに長時間必要で時間的なロスが大きく、チップ面積の増加が生じる場合もある。 - 特許庁

The first sealing member 60 includes a first lip 67 which is projected to a position approaching the inner diameter chip surface of the flange 35 of the outer ring 33 to form a first non-contact seal part, and a second lip 68 which is projected to the position approaching the inside surface of the flange 35 of the outer ring 33 to form the first non-contact seal part.例文帳に追加

第１のシール部材６０は、外輪３３のフランジ部３５の内径先端面に接近する位置まで突出されて第１の非接触シール部を構成する第１のリップ６７と、外輪３３のフランジ部３５の内側面に接近する位置まで突出されて第１の非接触シール部を構成する第２のリップ６８とを備える。 - 特許庁

A fluxing agent, such as a flux, serving for reduction operation is injected between a substrate 10 having both electrode pads 11 and 21 temporarily bonded with the softened solder bump 22, and a semiconductor chip 20 (step ST3), then the solder bump 22 is melted by being heated at a temperature higher than the melting point of the solder to bond both electrode pads 11 and 21 (step ST4).例文帳に追加

そして、両電極パッド１１，２１が軟化した半田バンプ２２によって仮接合された基板１０と半導体チップ２０の間にフラックス等の還元作用を有する接合材料を注入したら（ステップＳＴ３）、半田の融点以上の温度で加熱し、半田バンプ２２を溶融させて両電極パッド１１，２１を接合させる（ステップＳＴ４）。 - 特許庁

A carrier board 6 which is provided at a semiconductor device 1 of a CSP(chip size package) i.e., a surface-mounting package comprises a base board 7 such as epoxy resin and lead wires 8 such as copper which has anisotropy in the depthwise direction of the base board 7 and are formed at established intervals, and both ends of the lead wire 8 are exposed at the top and bottom surfaces.例文帳に追加

表面実装パッケージであるＣＳＰの半導体装置１に設けられたキャリア基板６は、エポキシ樹脂などのベース基板７と、該ベース基板７の厚さ方向に異方性を有して所定の間隔で形成された銅などの導線８とからなり、導線８の両先端部がベース基板７の表裏面から露出している。 - 特許庁