「etching process」に関連した英語例文の一覧と使い方(41ページ目) - Weblio英語例文検索

After catalyst metal particles of a nanometer size are formed as separated on a substrate by an etching process (step 30), high purity carbon nanotubes perpendicularly arranged on the substrate are grown by a thermochemical vapor phase vapor deposition method using a carbon source gas (step 40).例文帳に追加

蝕刻工程を用いて基板上に分離されたナノサイズの触媒金属粒子を形成した（３０段階）後、カーボンソースガスを用いた熱化学気相蒸着法で基板に垂直整列された高純度のカーボンナノチューブを成長させる（４０段階）。 - 特許庁

This connector has an insulating board 10 and wiring parts 11 formed on one surface thereof, and the wiring parts 11 are formed by etching a metal thin layer formed by subjecting a transferred plating catalyst layer to electrodeless plating process.例文帳に追加

コネクターは、絶縁性基板およびその一面に形成された配線部とを有し、配線部は、転写されたメッキ触媒層に無電解メッキ処理を行うことによって形成された金属薄層が、エッチングされることにより形成されたものである。 - 特許庁

To provide a surface treatment agent composition for a silicon wafer, having good cleaning performance to coolants, abrasive-grains or silicon powders and also being capable of making a wafer surface allowing formation of good texture in a subsequent etching process.例文帳に追加

クーラント、砥粒、あるいはシリコン粉に対する優れた洗浄性能を有し、かつ、その後のエッチング工程において良好なテクスチャーを形成することができるウェハ表面を作り上げることができるシリコンウェハ用表面処理剤組成物を提供する。 - 特許庁

To provide a ferroelectric memory element and a manufacturing method thereof capable of reducing a load in an etching process for a storage electrode and a plate electrode, and capable of realizing higher integration of a ferroelectric capacitor module.例文帳に追加

ストレージ電極およびプレート電極のエッチング工程における負荷を軽減させるとともに、強誘電体キャパシタモジュールを高集積化させることができる強誘電体メモリ素子の製造方法および強誘電体メモリ素子を提供すること。 - 特許庁

To provide a method of manufacturing a printed wiring board which can form a circuit consisting of fine wirings strongly bonded on a substrate having excellent smoothness while preventing deterioration of circuit shape in the etching process and can ensure insulation characteristics among the wirings.例文帳に追加

平滑性に優れた基板上に強固に接着された微細配線からなる回路を、エッチング工程での回路形状の悪化を防ぎつつ形成し、かつ配線間の絶縁特性を確保できる、配線板の製造方法を提供する。 - 特許庁

After a dry etching process of the semiconductor substrate, when the cleaning liquid composition for the semiconductor substrate is used for surface cleaning of the semiconductor substrate, damage is minimized in a metal layer and an oxide film, and an impurity left on the substrate is easily removed.例文帳に追加

半導体基板のドライエッチング工程後、半導体基板の表面洗浄に前記洗浄液組成物を用いると、金属層及び酸化膜の損傷を最小化し、基板上に残留する不純物の除去を容易にすることができる。 - 特許庁

In a semiconductor manufacturing process, an organic reflection preventing film provides selectivity for a lower layer and/or minimizes the etching speed in the lateral direction of photoresist of an upper layer which maintains a critical dimension determined by a photo resist.例文帳に追加

半導体製造プロセスであって、このプロセスは、有機反射防止膜が、下層に対して選択性を与え、及び／又は、フォトレジストによって定められるクリティカルディメンジョンを維持する上層のフォトレジストの横方向のエッチング速度を最小化する。 - 特許庁

The manufacturing method of element comprises a process for forming the aluminum alloy film on a substrate to form the wiring circuit by etching the aluminum alloy film, the aluminum alloy film is formed and, thereafter, the surface of aluminum alloy film is oxidized.例文帳に追加

基板上に、アルミニウム合金膜を形成し、当該アルミニウム合金膜をエッチングして配線回路を形成する工程を備える、素子の製造方法において、アルミニウム合金膜を形成後、アルミニウム合金膜表面を酸化させるものとした。 - 特許庁

This manufacturing method includes a process of forming a gate recess 16A by applying a wet etching method in condition that at least either electrode of the source electrode 11a and the drain electrode 12 is connected conductively to a channel region 13.例文帳に追加

ソース電極１１及びドレイン電極１２の少なくとも何れか一方の電極をチャネル層１３と導電接続した状態でウエット・エッチング法を適用してゲート・リセス１６Ａを形成する工程が含まれていることが基本になっている。 - 特許庁

This process reduces the differential pressure between the pressure in the processing chamber and the pressure in the first passage even when the abnormality occurs during the etching processing and thus preventing the substrate from springing up from the stage and causing the position aberration and the like.例文帳に追加

これにより、エッチング処理中に異常が発生した場合であっても、処理室内の圧力と第１流路内の圧力との差圧が減少されるため、差圧により基板がステージより跳ね上がって位置ズレ等が生じることを防止できる。 - 特許庁

To provide a method for processing a semiconductor wafer, which can planarize the entire surface with high accuracy and can process it with high throughput, and also to provide a plasma etching apparatus which can be used for processing of such a semiconductor wafer.例文帳に追加

ウエーハ表面全体にわたって高精度に平坦化することができるとともに、高いスループットで処理することができる半導体ウエーハの加工方法、及びそのような半導体ウエーハの加工に使用できるプラズマエッチング装置を提供する。 - 特許庁

To provide a method for producing a 2-alkyl-2-adamantyl (meth)acrylate having excellent physical properties such as excellent dry etching resistance in a semiconductor production process and useful as a semiconductor resist material in high pyrity and yield.例文帳に追加

半導体製造プロセスにおいてドライエッチング耐性が優れている等、優れた物性があり、半導体レジスト材料として有用な化合物である２−アルキル−２−アダマンチル（メタ）アクリレートを高純度、高収率で製造する方法を提供すること。 - 特許庁

Then, the protective layer 52 directly above the MTJ laminate structure 20 is selectively removed by etching after selectively removing the silicon oxide layer 53 other than an MTJ laminate structure 20 region by planarizing and polishing the entire surface by the CMP process.例文帳に追加

その後、ＣＭＰプロセスにより全面を平坦化研磨してＭＴＪ積層構造２０領域以外のシリコン酸化物層５３を選択的に除去した後、エッチングにより、ＭＴＪ積層構造２０の真上にある保護層５２を選択的に除去する。 - 特許庁

The finishing point detection unit makes the detection light incident on a face of the substrate from a direction perpendicular to the face, and detects the finishing point of the etching process at a part formed of a material having the light transmissivity of the substrate.例文帳に追加

そして、前記終点検出部は、前記基板の前記面に対して垂直な方向から前記検出光を入射させ、前記基板の透光性を有する材料から形成された部分における前記エッチング処理の終点を検出する。 - 特許庁

A first resist layer is removed by plasma exposure and a second resist layer and a third resist layer are respectively removed by peeling-off, thereby forming a first conductive layer and a second conductive layer without requiring an etching process.例文帳に追加

プラズマ曝露によって第１レジスト層を除去し、剥離によって第２レジスト層及び第３レジスト層をそれぞれ除去することとしたので、エッチング工程を要することなく第１導電層及び第２導電層を形成することができる。 - 特許庁

In a masking process ST3, an etching-resistant, film-like mask member 12, where the outer-periphery section is held by a ring-shaped frame member 14, is stuck onto a back 1b at a side opposite to a circuit formation surface 1a of a semiconductor wafer 1.例文帳に追加

マスキング工程ＳＴ３において、半導体ウェハ１の回路形成面１ａとは反対側の裏面１ｂに、外周部がリング状の枠部材１４によって保持された耐エッチング性を有するフィルム状のマスク部材１２を貼り付ける。 - 特許庁

The process of fabricating such high quality Al_xGa_yIn_zN wafer may include steps of lapping, mechanical polishing, and reducing internal stress of such wafer by thermal annealing or chemical etching for further enhancement of its surface quality.例文帳に追加

このような高品質Ａｌ_ｘＧａ_ｙＩｎ_ｚＮウェーハの製造方法はラッピング工程、機械研磨工程、およびその表面品質を更に高めるための熱アニールまたは化学エッチングによるウェーハの内部応力を低下させる工程を含んでよい。 - 特許庁

To prevent interfacial delamination between an etching stopper layer and an SiOF film which are used when a wiring trench for buried wiring is formed, in a semiconductor integrated circuit device where the buried wiring is formed in an interlayer dielectric containing the SiOF film by a damascene process.例文帳に追加

ＳｉＯＦ膜を含む層間絶縁膜にダマシン法で埋め込み配線を形成する半導体集積回路装置において、埋め込み配線用の配線溝を形成する際に用いるエッチングストッパ層とＳｉＯＦ膜との界面剥離を防止する。 - 特許庁

The method for manufacturing a semiconductor device includes: a resist pattern forming process of applying the above resist pattern thickening material to cover the surface of a resist pattern after the resist pattern is formed on the objective surface to be worked; and a patterning process of patterning the surface to be worked by etching by using the thickened resist pattern as a mask.例文帳に追加

被加工表面上にレジストパターンを形成後、レジストパターンの表面を覆うように前記レジストパターン厚肉化材料を塗布することによりレジストパターンを厚肉化するレジストパターン形成工程と、厚肉化したレジストパターンをマスクとしてエッチングにより被加工表面をパターニングするパターニング工程とを含む半導体装置の製造方法。 - 特許庁

The manufacturing method of the electrode sheet has a process of forming a conductive coating film by a conductive polymer solution containing π-conjugated conductive polymer, a soluble polymer, and a solvent on one face or both faces of an insulating transparent base material, and a process of forming the electrode part by dry-etching the conductive coating film.例文帳に追加

本発明の電極シートの製造方法は、絶縁性透明基材の片面または両面に、π共役系導電性高分子、可溶化高分子及び溶媒を含有する導電性高分子溶液により導電性塗膜を形成する工程と、該導電性塗膜をドライエッチングして電極部を形成する工程とを有する。 - 特許庁

Correction based on a work conversion difference depending on a pattern at the time of process using a first resist pattern as a mask is performed for the pattern dimension of a first photomask, and correction based on a work conversion difference depending on a pattern at the time of etching process of a film to be processed by using a mask pattern as a mask is performed for the pattern dimension of the first photomask.例文帳に追加

第１のフォトマスクのパターン寸法に対して、第１のレジストパターンをマスクに用いた加工時のパターンに依存する加工変換差に基づく補正を行い、前記第１のフォトマスクのパターン寸法に対して、前記マスクパターンをマスクに用いた前記被加工膜のエッチング加工時のパターンに依存する加工変換差に基づく補正を行う。 - 特許庁

To improve throughput in a thin display panel manufacturing process while reducing manufacturing cost of a glass sheet, and to reduce heat shrinkage of the glass sheet in a p-Si TFT manufacturing process, by inventing an alkali-free glass which is excellent in productivity (in particular, devitrification resistance), ensures a fast etching rate for a hydrofluoric acid-based chemical solution, and has a high strain point.例文帳に追加

生産性（特に耐失透性）に優れると共に、フッ酸系薬液に対するエッチングレートが速く、しかも歪点が高い無アルカリガラスを創案することにより、ガラス板の製造コストを低廉化しつつ、薄型のディスプレイパネルの製造工程において、スループットを向上させ、更にｐ−Ｓｉ・ＴＦＴの製造工程におけるガラス板の熱収縮を低減する。 - 特許庁

A method of forming a multilayer conductive film comprising this polysilicon film 108 comprises a process, wherein the surface of the film 108 is etched back using etching gas containing C and S components and an F component to remove a recessed region generated in the film 108, and a process, wherein a conductive film having a resistance lower relatively than that of the film 108 is formed on the film 108.例文帳に追加

本発明のポリシリコン膜１０８を含む多層導電膜の形成方法は、Ｃ、Ｓ、そしてＦ成分を含むエッチングガスを使用してポリシリコン膜１０８の表面をエッチバックして除去する工程と、ポリシリコン膜上にポリシリコン膜１０８より抵抗が相対的に小さい導電膜形成する工程とを含むことを特徴とする。 - 特許庁

The method of manufacturing the multilayer substrate 400 includes: a process for of forming a junction layer 105 between substrates by bonding first and second crystal substrates 100, 200; and a process for of forming a thin part 205 by etching the first and/or second crystal substrates 100, 200 toward the junction layer 105.例文帳に追加

本発明の積層基板４００の製造方法は、第１及び第２の水晶基板１００，２００を接合し基板間に接合層１０５を形成する工程と、前記第１又は／及び第２の水晶基板１００，２００を前記接合層１０５に向かってエッチングして薄肉部２０５を形成する工程と、からなることを特徴としている。 - 特許庁

In the manufacturing method of a SOI wafer, before the oxide film forming process, a reactive ion etching (RIE) defect annihilation process is performed in which a defect is annihilated that exists in a region having at least up to 5 μm depth from a surface being a bonding surface of a prepared silicon substrate and that is detected by an RIE method by applying a rapid thermal treatment to the prepared silicon substrate.例文帳に追加

酸化膜形成工程の前に、前記準備したシリコン基板に急速熱処理を施すことによって、少なくとも前記シリコン基板の貼り合わせ面となる表面から５μｍの深さまでの領域に存在するＲＩＥ法により検出される欠陥を消滅させるＲＩＥ欠陥消滅工程を行うＳＯＩウェーハの製造方法。 - 特許庁

The mold for molding an optical glass element, having excellent mold releasability from an optical glass element after press molding is obtained by subjecting a molding face formed on the surface of a preform for a mold to etching treatment by a reverse sputtering process to control the surface roughness (Ra^1) of the molding face to 0.01 to 50 nm and further subjecting the molding face to a sputtering process to thereby form a protective layer.例文帳に追加

金型用母材の表面に形成された成形面を逆スパッタリング法によってエッチング処理して、前記成形面の表面粗さ（Ｒａ^１）を０．０１〜５０ｎｍとし、さらにスパッタリング法によって保護層を形成して得た、プレス成形後の光学ガラス素子との離型性に優れる、光学ガラス素子成形用金型。 - 特許庁

The method for manufacturing an SiC substrate includes a step of removing at least a part of a process-modified layer 3a from the SiC substrate by vapor phase etching, the SiC substrate having first and second principal faces and having the process-modified layer 3a produced by mechanical plane processing or cutting on the first principal face.例文帳に追加

本発明のＳｉＣ基板の製造方法は、第１および第２の主面を備え、機械的平面加工あるいは切削加工により生じた加工変質層３ａを前記第１の主面に有するＳｉＣ基板１から、前記加工変質層３ａの少なくとも一部を気相エッチング法により除去する工程を包含する。 - 特許庁

The manufacturing method for the inkjet recording head includes a process of preparing the Si substrate where the heating elements and an orifice plate with ejection ports for ejecting ink formed therein are set at one primary face side, a process of forming the ink supply ports by etching the other primary face of the Si substrate by the method and by forming through-holes in the Si substrate.例文帳に追加

発熱体とインクを吐出するための吐出口が設けられたオリフィスプレートとが一方の主面側に設けられたＳｉ基板を用意する工程；及びＳｉ基板の他方の主面を前記方法によってエッチングしてＳｉ基板に貫通孔を設けることによりインク供給口を形成する工程を有するインクジェット記録ヘッドの製造方法。 - 特許庁

The method for bonding by an epoxy adhesive film includes a heating process wherein the film is sandwiched between the two bondable surfaces of object bodies and then subjected to heating or heating and pressing and a subsequent removing process wherein the part of the film not requiring bonding and/or the part of the film melted and forced out of the bonded surfaces are subjected to etching.例文帳に追加

エポキシ接着フィルムを被着体の二つの接着面間に挟み、加熱または加熱および加圧する加熱工程と、前記加熱工程の後に、エポキシ接着フィルムのうち接着が不要な部分および溶融して接着面からはみ出した部分の少なくとも一方をエッチングする除去工程とを含むエポキシ接着フィルムによる接着方法。 - 特許庁

To provide a process for producing an aluminium material for the electrode of an electrolytic capacitor having excellent etching characteristics by solving the problem of treatment with aqueous solution of nitric acid being carried out before final annealing in conventional production process of the aluminium material for an electrolytic capacitor thereby stabilizing an aluminium surface layer oxide film being formed after removing the aluminium surface layer furthermore.例文帳に追加

従来の電解コンデンサ用アルミニウム材の製造における最終焼鈍前の硝酸水溶液による処理の問題点を解決し、アルミニウム表面層を除去した後生成するアルミニウム表層酸化膜をより安定なものとすることにより優れたエッチング特性を有する電解コンデンサ電極用アルミニウム材の製造方法等を提供する。 - 特許庁

By arranging a lens structure part 3 formed of a polysilane material on a light-transmissive substrate 2, a selection range of materials constituting the light-transmissive substrate 2 is widened, and the heat-resistance is improved by post-baking, and the lens structure part 3 is formed only by a photoengraving process, dispensing with a dry etching process.例文帳に追加

透光性基板２上に、ポリシラン材料によって形成されたレンズ構造部３を設けることにより、透光性基板２を形成する材料の選択範囲を広くし、ポストベークによって耐熱性を向上させ、ドライエッチングを行うことなく写真製版工程のみでレンズ構造部３を形成することができるようにした。 - 特許庁

Further, a method of manufacturing a BEOL interconnection structure includes (i) a method of forming a high-density TDL in an opening of the ULK dielectric bored by etching, and (ii) a method of arranging the ULK dielectric in a process chamber on a cold chuck, putting a seal agent into the process chamber and further performing an activating step.例文帳に追加

また、後工程相互接続構造の作製方法が開示され、この方法は、（ｉ）超低Ｋ誘電体のエッチングされた開口に高密度薄膜誘電体層を生成する方法、および（ｉｉ）超低Ｋ誘電体を低温チャック上でプロセス・チャンバ中に配置し、封止剤をプロセス・チャンバに加え、さらに活性化ステップを行なう方法を含む。 - 特許庁

To provide a method for manufacturing a printed wiring board by an electrophotographic process which not only has easy resist stripping characteristics by including the inner wall of a through hole and/or a non-through hole even if the wiring board is manufactured by the electrophotographic process, but also can realize a high resolution in an etching step as compared with a conventional photoresist material.例文帳に追加

電子写真法によるプリント配線板の製造を行うに際しても、貫通孔または／及び非貫通孔の内壁を含めた容易なレジスト剥離特性を有するだけでなく、従来のフォトレジスト材料よりもエッチング工程における高解像力をも実現することが可能な、電子写真法によるプリント配線板の製造方法を提供する。 - 特許庁

This method comprises a non-magnetic material filling process (S104) in which a concave part of the irregular pattern is filled by applying a non-magnetic material on the recording layer formed with the prescribed irregular pattern on a substrate, and a flattening process (S106) in which surplus non-magnetic material on the recording layer is removed by ion beam etching and the surface is flattened.例文帳に追加

基板上に所定の凹凸パターンで形成された記録層上に非磁性材を成膜することにより凹凸パターンの凹部を充填する非磁性材充填工程（Ｓ１０４）と、記録層上の余剰の非磁性材をイオンビームエッチングにより除去して表面を平坦化する平坦化工程（Ｓ１０６）と、を含む構成とした。 - 特許庁

In a failure inspection after each processing process such as film forming or etching or the like, when wafers of a set consisting of a plurality sheets of wafer are inspected, by changing the inspected wafer every for the set, failures generated in a specified wafer and failures generated irregularly are detected easily and early, and feedback to each processing process is facilitated.例文帳に追加

成膜やエッチングなどの各加工処理工程の後の不良検査において、複数枚でセットのウエハを検査する際に、セット毎に検査するウエハを変更することで、特定のウエハに生じやすい不良および不規則に生じる不良を簡便かつ早期に検出することができ、各加工処理工程へのフィードバックを容易にすることができる。 - 特許庁

This method includes a first process in which Al or a material layer primarily composed of Al is patterned and a prescribed pattern wiring is formed, and a second process in which a photoresist 100, having a prescribed size of aperture on the wiring is formed and a prescribed area of the wiring is etched with an etching solution including at least nitric acid.例文帳に追加

ＡｌまたはＡｌを主成分とする材料層をパターニングして所定のパターンの配線を形成する第１の工程と、上記配線上に所定の大きさの開口を有するマスク用フォトレジスト１００を形成して、上記配線の所定の領域を少なくとも硝酸を含むエッチング液でエッチングする第２の工程とを含む。 - 特許庁

A method for inspecting a semiconductor wafer which has a film to form device structures, including device patterns and may have crystal defects, comprises a process of exposing the crystal surface of the semiconductor wafer, by removing the device structure film with a chemical solution, a process of making apparent any crystal defects by selectively removing the surface layer of the semiconductor wafer through selective etching, and a process of quantitatively evaluating the crystal defects.例文帳に追加

デバイスパターンを含むデバイス構造を構成する膜を備え、結晶欠陥を有することがある半導体ウェーハを検査する方法において、上記デバイス構造膜を薬液で除去して半導体ウェーハの結晶表面を露出させる工程と、選択エッチングにより半導体ウェーハの表面層を選択的に除去して上記結晶欠陥を顕在化する工程と、上記結晶欠陥を定量的に評価する工程と、を備える。 - 特許庁

To provide a multi-layered printed wiring board which solves the problem that a copper wiring pattern is given large damage in a final soft etching process and inter-line insulation reliability is low since a base copper layer between copper wiring pattern which becomes unnecessary can not be completely removed.例文帳に追加

最後のソフトエッチング工程では銅配線パターンに強いダメージを与え、しかも銅配線パターン間の不要となった下地銅層を完全に除去できず、線間絶縁信頼性が低かったという問題を解決多層プリント配線板を提供する。 - 特許庁

To provide a positive resist material, particularly a chemically amplified positive resist material, having higher sensitivity, resolution, exposure latitude and process adaptability than a conventional positive resist material, ensuring a good pattern shape after exposure and exhibiting excellent etching resistance.例文帳に追加

従来のポジ型レジスト材料を上回る高感度及び高解像度、露光余裕度、プロセス適応性を有し、露光後のパターン形状が良好であり、さらに優れたエッチング耐性を示すポジ型レジスト材料、特に化学増幅ポジ型レジスト材料を提供する。 - 特許庁

To provide an apparatus for manufacturing a semiconductor, capable of always maintaining a process at a fixed etching rate and accurately processing with low micro loading effects, high selectivity, high reproducibility and a method for treating the surface of a substrate to be treated, by using the apparatus for manufacturing the semiconductor.例文帳に追加

常に一定のエッチングレートでプロセスを維持することができ、低マイクロローディング効果、高選択性、高再現性、高精度加工を可能とする半導体製造装置および該半導体製造装置を用いた被処理基板表面の処理方法の提供。 - 特許庁

A method for manufacturing the piezoelectric device comprises the steps of opening a window in a triangular shape on the main surface of a crystal plate to form a protective film, then melting the window part through wet etching, thinning the window part to process into recessed shape, and processing so that a thin plate is in the triangular shape as seen from the main surface.例文帳に追加

水晶の板の主面に三角形の形状で窓を開けて保護膜を形成した後、ウエットエッチングすることで窓の部分が溶解され薄板化し凹形状に加工し、薄板部が主面より見て三角形であるよう加工する。 - 特許庁

To prevent uncontrolled position adjustment aperture etching that arises in a scribe region in the process of forming contact holes in an interlayer insulating film, penetrating an A1_2O_3 film when a semiconductor device with a ferroelectric capacitor protected by the A1_2O_3 film is manufactured.例文帳に追加

Ａｌ_2Ｏ_3膜で保護された強誘電体キャパシタを有する半導体装置の製造時に、前記Ａｌ_2Ｏ_3膜を貫通して層間絶縁膜中のコンタクトホールを形成する工程においてスクライブ領域で生じる、位置合わせ開口部のエッチングの暴走を阻止する。 - 特許庁

(3) The wafer is carried to the next process (for example, accommodation in a storage cassette, etching, and polishing) by suction pad, after chucking the wafer by rotating the suction pad 112a of a carriage mechanism 112 onto the topside of the wafer cleaned and rinsed, while continuing the supply of the rinsing water.例文帳に追加

（３）前記リンス水の供給を続けつつ、洗浄・リンスされたウエハの上面に搬送機構１１２の吸着パッド１１２ａを回動させ、ウエハを吸着させたのちに吸着パッドによりウエハを次工程（例えば収納カセット、エッチング、研磨）へ搬送する。 - 特許庁

To provide a method of manufacturing a semiconductor device using a multi-chamber system which includes etching facilities for manufacturing the semiconductor device with a plurality of process chambers arranged in series in a multi-layered configuration so as to be effectual for improving a wafer transfer rate and so on.例文帳に追加

本発明は、多数個の工程チャンバーを多層に直列配置してウェハの移送速度を向上させる等の効果を奏する半導体素子製造用エッチング設備のマルチチャンバーシステムを用いる半導体素子の製造方法の提供を目的とする。 - 特許庁

Before a metallic film is deposited on the surface of silicon used for forming the silicide film in a supersonic semiconductor device using cobalt silicide or nickel silicide, a chemical oxide film is formed on the surface of the silicon after a natural oxide film is removed from the surface of the silicon by performing a wet etching process.例文帳に追加

コバルトシリサイドあるいはニッケルシリサイドを使う超高速半導体装置において、シリサイド膜形成のためシリコン表面に金属膜を堆積する前に、シリコン表面から自然酸化膜をウェットエッチングプロセスで除去した後、化学酸化膜を形成する。 - 特許庁