「potential source」に関連した英語例文の一覧と使い方(28ページ目) - Weblio英語例文検索

After this procedure, by making the bit line level control signal BLC to "CELSRC + Vt + ΔBL (potential difference between the bit line BL and the source line CELSRC at the reading out)", the level of the bit line BL is set to a voltage at the reading/verifying time.例文帳に追加

この後、ビット線レベル制御信号ＢＬＣを“ＣＥＬＳＲＣ＋Ｖｔ＋ΔＢＬ（読み出し時のビット線ＢＬとソース線ＣＥＬＳＲＣとの電位差）”にして、ビット線ＢＬのレベルを読み出し／ベリファイ時の電圧に設定する。 - 特許庁

The detector 12 has a well region 21 having a hole pocket 13 for accumulating a hole transferred from the charge generation region 17 and generates signal potential in a source region 24 in response to a charge amount accumulated in the hole pocket 13.例文帳に追加

検出部１２は、電荷発生領域１７から転送されたホールを蓄積するホールポケット１３を有するウエル領域２１を備え、ホールポケット１３に蓄積された電荷量に応じた信号電位をソース領域２４に生成する。 - 特許庁

To reduce consumption power by setting a power source voltage at a very low potential in a non-operating state of a circuit while a signal which the circuit has set in an operating state is held in the non-operating state, in a static circuit or the like.例文帳に追加

スタティック回路などにおいて、動作状態において回路が設定した信号を非動作状態でも保持しながら、回路の非動作状態において電源電圧を極めて低い電位に設定して、低消費電力化を図る。 - 特許庁

As for a video signal inputted to a pixel from a source signal line, a desired potential is applied to the gate electrode of a TFT 107 for supplying a current to an EL element 109 via a TFT 105 connected across the gate and drain.例文帳に追加

ソース信号線より画素に入力される映像信号は、ゲート・ドレイン間を接続したＴＦＴ１０５を経て、ＥＬ素子１０９に電流を供給するためのＴＦＴ１０７のゲート電極に所望の電位が印加される。 - 特許庁

A differential amplifying apparatus has: a differential amplifier having a current drive capability corresponding to the potential difference of input voltages; a regulator which outputs a regulation signal having a voltage amplitude corresponding to the potential difference of the input voltages; and a current source which regulates the current drive capability of the differential amplifier according to the regulation signal.例文帳に追加

上記課題を解決するため、本発明の一実施例である差動増幅装置は、入力電圧の電位差に応じた電流駆動能力を有する差動アンプと、該入力電圧の電位差に応じた電圧振幅を有する調整信号を出力する調整部と、該差動アンプの電流駆動能力を該調整信号に応じて調整する電流源とを有する。 - 特許庁

An inspection device 3 allows each in the external terminal group P20 to output either of the electric potentials H, L respectively, to generate a potential difference at least in one between adjacent external terminals, to detect a current flowing in the power source line 37, and to determine that a short circuit is produced between the external terminals in which the potential difference occurs by ensuring that a current value exceeds a prescribed reference value.例文帳に追加

検査装置３は外部端子群Ｐ２０の各々に電位Ｈ，Ｌの何れか一方を出力させて隣り合う外部端子間の少なくとも一つに電位差を生じさせ、電源線３７を流れる電流を検出し、電流の値が所定の基準値を超えたことを以って、電位差が生じている外部端子の間に短絡が生じていると判定する。 - 特許庁

An active circuit, includes high voltage and low current transistors, such as a PNP bipolar transistor and an NPN bipolar transistor, for example, these transistors are configured by sink source voltage follower, and the transistor base is connected to a voltage potential divider circuit network, a part of DC input voltage is taken as a reference, using a resistance potential distributor with very high impedance and low loss.例文帳に追加

能動回路が、例えばＰＮＰバイポーラ・トランジスタとＮＰＮバイポーラ・トランジスタなどの高電圧低電流トランジスタを含み、これらのトランジスタは、シンクソース電圧フォロア構成で構成されており、トランジスタのベースは、電圧分圧器回路網に接続され、非常に高いインピーダンスの低損失の抵抗分圧回路網を用いてＤＣ入力電圧の一部に基準を取られる。 - 特許庁

When a timing generator 44 applies driving signals in turn to the driver 31 to turn on one by one, a current is passed between the power source V1 and commonly grounded wiring 45 through the resistance Rx and the resistors 38, and potential vs of the resistance Rx and the resistance value r38 of the resistors 38 to be the potential of the common electrode 39 is input into the detector 43.例文帳に追加

タイミング発生装置４４が順次ドライバ３１に駆動信号を印加して１個毎にオンにすると、電源Ｖ1 と接地共通配線４５との間に抵抗Ｒx とテスト用抵抗体３８を介して電流が流れ、検知器４３にはテスト用共通電極３９の電位となる抵抗Ｒx とテスト用抵抗体３８の抵抗値ｒ38との電位ｖs が入力される。 - 特許庁

A first conductive type third MOS is provided between a common source for first conductive type first and second MOSs and first potential, second conductive type fourth and fifth MOSs are provided between second potential and drains of the first and second MOSs, and second conductive type sixth and seventh MOSs are provided while cross-connecting their gates and drains in parallel with the fourth and fifth MOSs.例文帳に追加

第１導電型の第１と第２ＭＯＳの共通ソースと第１電位との間に第１導電型第３ＭＯＳを設け、第２電位と上記第１と第２ＭＯＳのドレインと間に第２導電型の第４と第５ＭＯＳを設け、上記第４と第５ＭＯＳに並列形態にゲートとドレインが交差接続された第２導電型の第６と第７ＭＯＳを設ける。 - 特許庁

A source follower circuit included in a solid-state imaging element in the contact type linear sensor has a depletion MOS transistor connected to a power supply potential and an enhancement MOS transistor connected to a ground potential, wherein a signal voltage passed through an amplifier circuit is applied to the gate electrode of the depletion MOS transistor and a selection signal is applied as a gate voltage of the depletion MOS transistor.例文帳に追加

密着型リニアセンサ内の固体撮像素子が有するソースフォロア回路について、電源電位に接続されたディプレッションＭＯＳトランジスタと、グランド電位に接続されたエンハンスメントＭＯＳトランジスタとを有し、ディプレッションＭＯＳトランジスタのゲート電極に増幅回路を経た信号電圧を印加し、ディプレッションＭＯＳトランジスタのゲート電圧に選択信号を印加する。 - 特許庁

The potential of a source is set to the same potential of a substrate, a carrier adjusting conductive layer 103 is formed between the semiconductor substrate 101 and a p-well 102, and a carrier adjusting insulating layer 104 for injecting or sucking positive holes between the conductive layer 103 and the p-well 102 is formed between the conductive layer 103 and the p-well 102.例文帳に追加

ソースと基板電位とを同一にし、半導体基板１０１とＰウェル１０２との間に、キャリア調整用導層１０３が備えられ、キャリア調整用導電層１０３とＰウェル１０２間で正孔の注入あるいは吸引を行うようにするキャリア調整用絶縁層１０４が、上記キャリア調整用導電層１０３とＰウェル１０２間に備えられている。 - 特許庁

When the output voltage of the direct current power source circuit 3 is plus voltage (or minus voltage) against the ground potential, the polarity of the supply voltage supplied to charge the capacitor in the (primary circuit of) starter circuit 5 from the above direct current power source circuit 4 is set to negative polarity (or positive polarity).例文帳に追加

直流電源回路３の出力電圧がグランド電位に対して正電圧（又は負電圧）とされる場合には、当該直流電源回路３又は直流−交流変換回路４から起動回路５（の１次側回路）内のコンデンサを充電するために供給される給電電圧の極性を負極性（又は正極性）に規定する。 - 特許庁

The amplifier circuit includes: an inductive element; a variable resistance element connected to the inductive element; a MOS transistor whose gate is connected to the variable resistance element and whose source is connected to a reference potential; an impedance element connected to the drain of the MOS transistor and a positive power source; and a control means for increasing/decreasing the resistance value of the variable resistance element.例文帳に追加

本発明に係る増幅回路は、誘導素子と、前記誘導素子に接続された可変抵抗素子と、ゲートが前記可変抵抗素子に接続され、ソースが基準電位に接続されたＭＯＳトランジスタと、前記ＭＯＳトランジスタのドレインと正電源とに接続されたインピーダンス素子と、前記可変抵抗素子の抵抗値を増減させる制御手段とを備える。 - 特許庁

The spin transistor has a source and a drain consisting of ferromagnetic material, a semiconductor layer connected directly or through a tunnel insulation layer to the source and the drain, and a plurality of gate electrodes which are prepared directly or through a gate insulator layer on the semiconductor layer, and controls independently the potential of the semiconductor layer oppositely.例文帳に追加

強磁性体からなるソース及びドレインと、該ソース及び該ドレインと直接あるいはトンネル絶縁層を介して接合を成す半導体層と、該半導体層上に直接又はゲート絶縁体層を介して設けられ、対向して独立に半導体層の電位を制御する複数のゲート電極を備えることを特徴とするスピントランジスタ。 - 特許庁

An anode electrode 5 is maintained at a high positive potential against a cathode electrode 15, a gate voltage impressed on the cathode electrode 15 is controlled at a gate electrode 10 to impress an electric field on a cold-cathode electron emission source 16, and electron beams emitted from the cold-cathode electron emission source 16 is irradiated on the phosphor 6 to excite it and have it emit light.例文帳に追加

カソード電極１５に対してアノード電極５を正の高電位に維持し、ゲート電極１０でカソード電極１５に引加するゲート電圧を制御して冷陰極電子放出源１６に電界を印加し、冷陰極電子放出源１６から放出された電子線を蛍光体６に照射して蛍光体を６を励起・発光させる。 - 特許庁

After the logics of the storage nodes are determined, the latch circuit can keep the state of the memory even when the source voltage of the level conversion circuit varies to some extent, and therefore the output voltage on the negative side can increasingly be reduced by reducing the level of the source voltage on the side of high electric potential without obstruction the transmission of the logic.例文帳に追加

ラッチ回路は、記憶ノードの論理が決定された後は、レベル変換回路の電源電圧がある程度変化されたとしても、その記憶状態を維持することができるため、論理伝搬に支障を来すこと無く、高電位側電源電圧のレベルを下げることによって負側の出力電圧をさらに低下させることができる。 - 特許庁

A current source 17 is connected to the terminals n3, n4 through a control device 16 for controlling make and break of lead wires 15, 15, and the operation device 13 is equipped with a threshold reference table 13a for comparing with a potential difference generated in the K thermocouple when a current is provided to the K thermocouple from the current source 17.例文帳に追加

更に、端子ｎ３，ｎ４には導線１５，１５の開閉を制御する制御装置１６を介して電流源１７が接続されており、前記演算装置１３は、電流源１７からＫ熱電対１０へ電流が供給された場合の、Ｋ熱電対１０に生じる電位差と比較するための閾値参照テーブル１３ａを備えている。 - 特許庁

A negative voltage power supply control circuit 100 includes a resistor R connected between a positive voltage control voltage input terminal Vcont and a GND connection terminal and a PMOS transistor M1 whose source is connected to the positive voltage control voltage input terminal Vcont, gate is connected to the GND connection terminal, and back gate is connected to a source potential.例文帳に追加

負電源制御回路１００は、正電圧の制御電圧入力端子ＶｃｏｎｔとＧＮＤ接続端子との間に接続された抵抗Ｒと、ソースを正電圧の制御電圧入力端子Ｖｃｏｎｔに接続し、ゲートをＧＮＤ接続端子に接続し、かつ、バックゲートをソース電位に接続するＰＭＯＳトランジスタＭ１とを備える。 - 特許庁

This magnetic random access memory is provided with a magneto resistance effect element MTJ and current source circuits I1, I2, I3 for giving bias current/voltage to the magneto resistance effect element MTJ when data of the magneto resistance effect element MTJ is read out, a value of the bias current/voltage does not depend on a power source potential, and is varied depending on temperature.例文帳に追加

本発明の例に関わる磁気ランダムアクセスメモリは、磁気抵抗効果素子ＭＴＪと、磁気抵抗効果素子ＭＴＪのデータを読み出すときに、磁気抵抗効果素子ＭＴＪにバイアス電流／電圧を与えるための電流源回路Ｉ１，Ｉ２，Ｉ３とを備え、バイアス電流／電圧の値は、電源電位に依存せず、温度に依存して変化する。 - 特許庁

This manufacturing method of this electron source is characterized in that positive potential is applied to a needle composed by mounting a supply source of barium formed of a double oxide of a barium oxide and an oxide of a metal other than barium in a part of a monocrystal needle of tungsten or molybdenum to heat it at a temperature of 1,000-1,700 K, preferably 1,350-1,650 K.例文帳に追加

タングステンまたはモリブデンの単結晶ニードルの一部に、バリウム酸化物とバリウム以外の金属の酸化物の複酸化物からなるバリウムの供給源を設けたニードルに正電位を印加して１０００Ｋ以上１７００Ｋ以下、好ましくは１３５０以上１６５０Ｋ以下で加熱することを特徴とする電子源の製造方法。 - 特許庁

In the period after the scanning line corresponding to the pixel 2 to be written is selected till the scanning line is selected next, the potential of at least either of a first power source line L1 or a second power source line L2 is variably set and a forward bias and non-forward bias are alternately and repetitively impressed to the organic EL element OLED.例文帳に追加

書込対象となる画素２に対応する走査線が選択されてからこの走査線が次に選択されるまでの期間において、第１の電源線Ｌ１または第２の電源線Ｌ２の少なくとも一方の電位を可変に設定し、有機ＥＬ素子ＯＬＥＤに順バイアスと非順バイアスとを交互に繰り返し印加する。 - 特許庁

A semiconductor memory device includes; an n-channel type MOSFET1 whose drain and gate are connected to an external power supply (VEXT) and whose source is connected to a back gate; and a detection part which detects the application of external power supply based on a node connected to the source and back gate of the n-channel type MOSFET and the electric potential of the node.例文帳に追加

この半導体記憶装置は、外部電源（ＶＥＸＴ）にドレインおよびゲートが接続されるとともに、ソースをバックゲートに接続したｎチャネル型ＭＯＳＦＥＴ１と、ｎチャネル型ＭＯＳＦＥＴのソースおよびバックゲートに接続されたノードと、ノードの電位をもとに外部電源の投入を検出する検出部とを具備する。 - 特許庁

This image sensor is provided with a light source 17 having a reed frame section 4 having a plurality of light emitting elements and a sensor board 18 having a sensor chip with a plurality of light receiving elements 12 that receive a light from the light source 17, and also with a conductive member 10 that keeps a plurality of lead terminals of the light emitting elements to have a same potential.例文帳に追加

複数の発光素子を有するリードフレーム部４を具備する光源１７と、前記光源からの光を受光する複数の受光素子１２を有するセンサチップを具備するセンサ基板１８とを備えるイメージセンサにおいて、複数の前記発光素子のそれぞれの複数のリード端子を同電位とする導電性部材１０を設けることを特徴とする。 - 特許庁

A power supply voltage VDD is supplied to the source of a transistor TrP1 through an ammeter provided in the IC tester, a ground potential GND is supplied to the source of a transistor TrN1 from the IC tester, and a voltmeter provided in the IC tester is connected to an external output terminal P1 in the case of measuring the resistance of the output buffer B1.例文帳に追加

出力バッファＢ１の抵抗値を測定する場合、ＩＣテスタ内に設けられた電流計を介してトランジスタＴｒＰ１のソースに電源電圧ＶＤＤを供給し、ＩＣテスタから接地電位ＧＮＤをトランジスタＴｒＮ１のソースに供給し、ＩＣテスタ内に設けられた電圧計を外部出力端子Ｐ１に接続する。 - 特許庁

The reflection absorber 5 comprises a diode 15 connected between the connection line and the constant potential line Vcc; and control means (current source 16, adjustment part 19, and current source drive part 20) for controlling the impedance of the diode 15 by controlling the amount of the current I of the diode 15, on the basis of the temperature signal S_T from the temperature sensor 7.例文帳に追加

そして、反射吸収部５は、接続線路と定電位線Ｖｃｃとの間に接続されたダイオード１５と、温度センサ７からの温度信号Ｓ_Ｔの値に基づいてダイオード１５の電流量Ｉを制御することによりダイオード１５のインピーダンスを制御する制御手段（電流源１６、調整部１９、および電流源駆動部２０）とを有する。 - 特許庁

To provide a backgate switching circuit capable of being suitably used for a system in which it is unclear as to which has higher potential among a source or a drain of a field effect transistor, and to provide a charge control apparatus using the same and an electronic device.例文帳に追加

本発明は、電界効果トランジスタのソース・ドレインいずれが高電位となるか不定であるシステムにも好適に用いることが可能なバックゲート切替回路、並びに、これを用いた充電制御装置及び電子機器を提供することを目的とする。 - 特許庁

The potential of the first capacitance line SCL1 is restored to a high state by the second boost, in a period when the pixel transistor 11 is turned on to write the source signal into the pixel, so as to enhance the ability of driving the first capacitance line SCL1.例文帳に追加

そこで、画素トランジスタ１１がオンしてソース信号の画素への書き込み期間に入る時に、２回目の昇圧を行い、駆動トランジスタのゲート電位を高い状態に復帰させ、第１の容量線ＳＣＬ１を駆動する能力を高くする。 - 特許庁

The transistor 120 supplies an operation current being sufficient for securing operation margin and a standby current of the prescribed value or less correspondingly to the request for reducing power consumption to the power source potential supply line 100.例文帳に追加

トランジスタ１２０は、動作状態およびスタンバイ状態において、動作マージン確保に十分な動作電流および低消費電力化の要求に応える所定値以下のスタンバイ電流を電源電位供給線１００にそれぞれ供給する。 - 特許庁

To form the film of superior quality with an adequate plasma arc in a simple configuration, by controlling an electric potential of a substrate in a film-forming apparatus for forming the film on the substrate by using plasma, without arranging a dedicated power source.例文帳に追加

プラズマ等を利用して基材に成膜形成を行う成膜装置において、専用の電源を設けなくても基材の電位を制御することができ、簡易な構成で、良好なプラズマ放電による高品質の成膜が得られるようにする。 - 特許庁

Besides, by forming a TFT element in each source wiring, controlling the ON time of the TFT element, and thus setting the writing level to each pixel, the voltage of the same potential is applied to adjacent pixels in the row direction, or a nonconductive condition is made.例文帳に追加

また、各ソース配線の夫々にＴＦＴ素子を設け、このＴＦＴ素子のオン時間を制御して各画素への書き込みレベルを設定することによって、行方向への隣接画素を同電位の電圧が印加されるか非導通状態にする。 - 特許庁

However, since a potential difference between the source and the gate of a P channel type MOS transistor 40p is not large so much, the P channel MOS transistor 40p is not turned on soon and an output of the a CMOS inverter 40 of the last stage does not become a high level soon.例文帳に追加

しかし、Ｐチャンネル型ＭＯＳトランジスタ４０ｐのソース−ゲート間の電位差があまり大きくないため、Ｐチャンネル型ＭＯＳトランジスタ４０ｐはすぐにオンにならず、最終段ＣＭＯＳインバータ４０の出力がすぐにハイレベルにならない。 - 特許庁

However, since the node B and the power source of positive voltage Vdd are connected via a transistor T20, the potential Vb of the node B is stabilized at a High side, erroneous operation by noise superposed on a clock signal ck is prevented when a power is supplied.例文帳に追加

しかし、ノードＢと正の電圧Ｖddの電源とがトランジスタＴ２０を介してに接続されるため、ノードＢの電位Ｖｂは、Ｈｉｇｈ側で安定し、電源投入時、クロック信号ｃｋに重畳したノイズによる誤動作は防止される。 - 特許庁

Also, the image cell Ca makes the source of the first transistor T1 have the same potential as that of the drain by the driving signal Φw1 of L level, i.e. the image cell Ca substantially short-circuits the anode and the cathode of the photodiode PD, thereby resetting a sense node N1.例文帳に追加

また、画像セルＣａは、Ｌレベルの駆動信号Φｗ１によって第１トランジスタＴ１のソース及びドレインが同電位になる、即ちフォト・ダイオードＰＤのアノードとカソードとを実質的に短絡し、これによりセンスノードＮ１がリセットされる。 - 特許庁

To provide a biological information-measuring device to measure an accurate human body impedance, in which the human body is hard to receive noise from other appliances having an AC power source unit and the human body resistance potential is stabilized.例文帳に追加

本発明は、人体自身がＡＣ電源部を有した他の機器などからの電源ハムノイズを受けにくく、人体抵抗電位が安定して、正確な人体インピーダンスを測定することができる生体情報測定装置の提供を目的とする。 - 特許庁

To provide a level converter capable of rapidly level converting an ECL level input signal to a CMOS operable output signal, being used even at a power source potential difference of a wide range and preventing a saturation of an output amplitude.例文帳に追加

ＥＣＬレベル入力信号をＣＭＯＳ動作可能な出力信号に高速でレベル変換することができ、かつ広範囲な電源電位差でも使用することができ、出力振幅の飽和を防止することができるレベル変換回路を提供する。 - 特許庁

The first transistor T1 has a source connected with the cathode of the photodiode PD, a drain connected with a row select line through which a drive signal is fed, and a gate connected with a first high potential power supply and operates in a sub-threshold region.例文帳に追加

第１トランジスタＴ１は、ソースがフォト・ダイオードＰＤのカソードに接続され、ドレインが行選択線に接続され該行選択線を介して駆動信号が供給され、ゲートが第１高電位電源に接続され、サブ・スレッショルド領域で動作する。 - 特許庁

Each of one ends of resistors (pull-up resistors) 12-1 to 12-N is connected to each of I/O lines 8-1 to 8-N through switches 11-1 to 11-N, and each of the other ends of the pull-in resistors 12-1 to 12-N is connected to a predetermined power source potential Vcc.例文帳に追加

Ｉ／Ｏライン８−１〜８−Ｎにスイッチ１１−１〜１１−Ｎを介して抵抗（プルアップ抵抗）１２−１〜１２−Ｎの一端を接続し、プルアップ抵抗１２−１〜１２−Ｎの他端を所定の電源電位Ｖｃｃに接続する。 - 特許庁

This device has a floating gate electrode 11, a drain region 4, which is used for potential control over the floating gate electrode 11 and has a diode structure, and a source region 3 which is formed sandwiching the channel region 5 with the drain region 4.例文帳に追加

浮遊ゲート電極１１と、その浮遊ゲート電極１１の電位制御に用いられ、ダイオード構造を有するドレイン領域４と、ドレイン領域４との間でチャネル領域５を挟むように形成されたソース領域３とを備えている。 - 特許庁

To provide an active matrix driven display device permitting to reduce static damage failures of switching elements by suppressing the potential difference across gate wiring and source wiring at any time in the manufacturing process of a TFT substrate.例文帳に追加

ＴＦＴ基板の製造工程において、ゲート配線とソース配線との間の電位差が常時小さく抑えられ、それによってスイッチング素子の静電気破壊不良の低減を図ることができるアクティブマトリクス駆動表示装置を提供する。 - 特許庁

Thus, when the switch is set at an off state, for example, if a voltage higher than the power source potential VDD is applied to the terminal A, since the NMOS 12, 13 each become diodes D2, D3 in a reverse direction, the off-leak current never occurs.例文帳に追加

これにより、オフ状態に設定されたときに、例えば端子Ａに電源電位ＶＤＤより高い電圧が印加された場合、ＮＭＯＳ１２，１３がそれぞれ逆方向のダイオードＤ２，Ｄ３となるので、オフリーク電流が発生しない。 - 特許庁

The operational amplifier 1, which drives the liquid crystal panel, is provided with differential stages 2 and 3, drive means 4 and 5, output transistors 11 to 14, switching means 6 and 7 which connect the differential means 2 and 3 to the drive stages 4 and 5 by switching, and an intermediate- potential side power source 10.例文帳に追加

液晶パネルを駆動する演算増幅器１を、差動段２，３と、駆動段４，５と、出力トランジスタ１１〜１４と、差動段２，３を駆動段４，５に切替て接続するスィッチ手段６，７と、中位側電源１０とを設ける。 - 特許庁

And a total delay time is estimated in a preceding stage internal circuit 1 and a post stage internal circuit 2, and an internal power source potential Vint outputted from the delay time control circuit 4 through a delay time control signal Vpin to which the result is fedback is adjusted.例文帳に追加

そして、前段内部回路１と後段内部回路２での合計遅延時間が見積もられ、その結果を反映した遅延時間制御信号Ｖpin を通して遅延時間制御回路４から出力される内部電源電位Ｖintが調整される。 - 特許庁

The compensation circuit 30 is composed of e.g., a current output type differential amplifier circuit and causes a compensation current Ic corresponding to a voltage between both terminals of the resistance element 22 to flow to the inter-power-source path 40 so as to compensate for a variation in the potential-divided voltage Vr1.例文帳に追加

補償回路３０は、例えば電流出力型の差動増幅回路で構成され、分圧電圧Ｖr1の変化が補償されるように抵抗素子２２の両端間電圧に応じた補償電流Ｉcを電源間経路４０に流す。 - 特許庁

A potential advantage of the CGCS input stage over the existing CGO transconductance input configuration is that by adding a common-source stage through a PMOS differential pair, the transconductance gain is decoupled from the high Q matching network.例文帳に追加

存在するＣＧＯ相互コンダクタンス入力構成に対する、ＣＧＣＳ入力ステージの潜在的な利点は、ＰＭＯＳ差動ペアを通して、共通のソースステージを加えることによって、相互コンダクタンス利得が、高いＱマッチングネットワークからデカップルされる。 - 特許庁

When the potential of the gate electrode 32 relative to the source electrode 34 exceeds the specified positive voltage value, channel regions are formed in the first quantum well layers 16-1, 16-2 and second quantum well layers 26-1, 26-2.例文帳に追加

また、ソース電極３４の電位を基準とした前記ゲート電極３２の電位が前記所定の正の電圧値を超えるとき、第一量子井戸層１６−１、１６ー２内及び第二量子井戸層２６−１、２６ー２内にチャネル領域が形成される。 - 特許庁