「structure memory」に関連した英語例文の一覧と使い方(33ページ目) - Weblio英語例文検索

To provide a structure for rewriting a packaged memory inhibiting a trouble due to the conduction of a static electricity through a connector-inserting opening for rewriting a software formed to a cabinet for a digital CRT television, and making a high reliability and a high workability coexist at a low cost.例文帳に追加

デジタルＣＲＴテレビのキャビネットに設けられた、ソフト書き換え用のコネクタ挿入開口部を介した静電気の導通による故障を抑制し、低コストで高信頼性と高作業性とを両立させた実装メモリ書き換え構造を提供する。 - 特許庁

The method of querying a structure of compressed data comprising records stored as a forest of binary includes the step of generating an instruction set allowing a specific data value with a binary tree to be retrieved, given input of an address in memory that identifies the binary tree.例文帳に追加

２値の森として記憶されたレコードを備えている圧縮データの構造を問い合わせする方法は、２分木を識別するメモリのアドレスの入力を与えることにより、２分木を有する特定のデータ値を検索させる命令セットを生成する段階を含む。 - 特許庁

Before allocating a new instance of a needed data structure from free memory, a web services application first determines whether the shared pool already contains a currently unused but allocated instance of a data structure of the needed type, and, if the shared pool does, then the web service application uses that instance, overwriting existing data in the instance as needed.例文帳に追加

必要なデータ構造の新たなインスタンスをフリー・メモリから割り当てる前に、ウェブ・サービス・アプリケーションはまず、必要なタイプのデータ構造の現在使用されていないが割り当てられているインスタンスを共有プールが既に含んでいるか否かを判定し、共有プールが含んでいる場合、ウェブ・サービス・アプリケーションは、インスタンスにおける既存のデータを必要に応じて上書きして、前述のインスタンスを使用する。 - 特許庁

This smart card has a memory and a processor regarding an issuer, an owner and the service providers, and further has an operating system having a tree-like file structure starting from a file having a characteristic controlled only by the issuer, and a plurality of executable files forming a part of the tree-like file structure and respectively having a characteristic controlled only by the issuer.例文帳に追加

スマートカードは、発行者、保有者およびサービス提供者に関するメモリとプロセッサとを有し、さらに、発行者によってのみ制御される特性を有するファイルから始まるツリー状ファイル構造を有するオペレーティングシステムと、ツリー状ファイル構造の一部を形成しそれぞれ発行者によってのみ制御される特性を有する複数の実行可能ファイルを有する。 - 特許庁

The USB driver 101 constitutes a data structure for communication control in an area secured on a system memory 13, when required to be communicated with a USB device 2, stops once the USB controller 14, sets an address for referring to the constituted data structure, in a register 14A of the USB controller 14, and restarts up thereafter the USB controller 14.例文帳に追加

ＵＳＢドライバ１０１は、ＵＳＢデバイス２との通信が必要となると、システムメモリ１３上に確保した領域に通信制御用のデータ構造体を構成し、ＵＳＢコントローラ１４を一旦停止させ、ＵＳＢコントローラ１４のレジスタ１４Ａに、上記構成したデータ構造体を参照するためのアドレスを設定した上で、ＵＳＢコントローラ１４を再起動させる。 - 特許庁

Then, the line switching apparatus has a memory 113 that shares a memory used for converting speed and that used for adjusting delay, and comprises a speed conversion control means for changing from an error correction frame structure to a baseband frame one and a phase control means for controlling the read phase of a data signal according to the amount of delay in the operational and standby line signals.例文帳に追加

そして、当該回線切替装置は、速度変換に用いるメモリと遅延調整に用いるメモリを共有化しているメモリ１１３を有し、誤り訂正フレーム構造からベースバンドフレーム構造へ変更するための速度変換制御手段と、運用回線信号と予備回線信号の遅延量に応じてデータ信号の読み出し位相を制御している位相制御手段で構成されている。 - 特許庁

A compiler apparatus for generating an object program for processing linked data on a distributed memory parallel computer generates a real node being a node holding actual data, and a virtual node being a node which does not hold the actual data but has a link structure, and uses the real node and the virtual node to thereby achieve pseudo-distribution arrangement of the linked data on the distributed memory parallel computer.例文帳に追加

分散メモリ並列計算機上でリンクドデータを扱うためのオブジェクトプログラムを生成するコンパイラ装置において、実際のデータを保持するノードである実ノードと、前記実際のデータは保持せずにリンク構造を保持するノードである仮想ノードとを生成し、前記実ノード及び前記仮想ノードを用いることにより、前記リンクドデータの前記分散メモリ並列計算機上での擬似的な分散配置を実現する。 - 特許庁

This prefetch method for processing the program including a linked list structure using a computer has: a first execution step for executing the program, and storing order of a memory address accessed according to execution of an instruction of the program; and a second execution step for fetching data to be previously acquired from a memory to a cache based on the order stored by the first execution step, and executing the program.例文帳に追加

コンピュータを用いたリンクリスト構造を含むプログラムを処理する際のプリフェッチ方法であって、プログラムを実行し、プログラムの命令の実行に伴ってアクセスされたメモリアドレスの順番を記憶する第１実行ステップと、第１実行ステップにより記憶された順番に基づいて、事前に取得されるべきデータをメモリからキャッシュにフェッチし、プログラムを実行する第２実行ステップと、を具備する。 - 特許庁

The shape memory resin has plural functional groups for cross linking and has a three-dimensional structure wherein crystalline resins having ≥500 and ≤3,000 number-average molecular weight are cross-linked, and has ≥60°C crystal-melting point (Tm) and ≤45°C crystallizing temperature (Tc).例文帳に追加

架橋部位となる官能基を複数有し、数平均分子量が５００以上３０００以下の結晶性樹脂を架橋した三次元構造を有する形状記憶樹脂であって、結晶溶融温度(Ｔｍ)が６０℃以上かつ結晶化温度(Ｔｃ)が４５℃以下である - 特許庁

The memory device utilizing the multilayer structure with stepwise resistance values comprises a lower electrode 11, data storage layers (12a, 12b, 12c) with gradual resistance value formed on the lower electrode 11, and an upper electrode 13 formed on the data storage layers (12a, 12b, 12c).例文帳に追加

下部電極１１と、この下部電極１１上に形成され、段階的な抵抗値を有するデータ保存層（１２ａ、１２ｂ、１２ｃ）と、このデータ保存層（１２ａ、１２ｂ、１２ｃ）上に形成された上部電極１３とを含む段階的な抵抗値を有する多層構造を利用したメモリ素子である。 - 特許庁

To provide a method and structure which efficiently emulate memory consistency behavior of a certain multiprocessing system on other multiprocessing system when a host multiprocessing system supports a loose consistency model and a target multiprocessing system designates a rigid consistency model.例文帳に追加

ホスト・マルチプロセッシング・システムが緩やかな整合性モデルをサポートし、ターゲット・マルチプロセッシング・システムが強い整合性モデルを指定するときに、あるマルチプロセッシング・システムのメモリ整合性挙動を他のマルチプロセッシング・システム上で効果的にエミュレートするための方法および構造を提供すること。 - 特許庁

To provide a high voltage transistor of a flash memory which can obtain an uniform and constant saturation current independent of the number of contact holes, in a source/drain junction of a DDD structure which is made up of a high concentration impurity region and a low concentration impurity region surrounding it.例文帳に追加

高濃度不純物領域とこれを取り囲む低濃度不純物領域とからなるＤＤＤ構造のソース／ドレイン接合部においてコンタクトホールの個数と関係なく均一且つ一定の飽和電流を得ることが可能なフラッシュメモリ素子の高電圧トランジスタを提供する。 - 特許庁

A typical file system structure described here is doubly linked to respective memory blocks and include an 'anti-tearing' algorithm for securing consistency of data when a power supply or a master clock is removed from a computer having a limited resource before completing a writing operation.例文帳に追加

ここに記述される典型的なファイルシステム構造はメモリブロックのそれぞれに二重にリンクしていることに加えて、書き込み動作が完了する前に制限されたリソースのコンピュータから電源またはマスタークロックが取り去られた場合にデータの整合性を保証するための『アンチティアリング』アルゴリズムを含む。 - 特許庁

To provide a communication technology that allows a radio wave transmitted by a first communication mode to be more securely transmitted and allows communication to a communication device other than a communication partner communicating in a second communication mode to be securely controlled without consuming memory a lot and without making structure complicated.例文帳に追加

メモリを大量に消費することなく且つ構成を複雑にすることなく、第１の通信方式で送信する電波をより確実に伝達でき、第２の通信方式で通信する通信相手以外の通信機器に対する通信を確実に抑制可能な通信技術を提供する。 - 特許庁

This non-volatile semiconductor storage device (memory transistor) 400 is a non-volatile semiconductor storage device with a split gate structure and has a source 16, drain 14, gate insulating layer 26, floating gate 40, intermediate insulating layer 50 functioning as a tunnel insulating layer, and control gate 36.例文帳に追加

不揮発性半導体記憶装置（メモリトランジスタ）４００は、スプリットゲート構造の不揮発性半導体記憶装置であって、ソース１６、ドレイン１４、ゲート絶縁層２６、フローティングゲート４０、トンネル絶縁層として機能する中間絶縁層５０およびコントロールゲート３６を有する。 - 特許庁

To provide a MOS semiconductor memory device maintaining a band gap structure of an insulating film laminate serving as a charge storage region for a long period of time, and combining all of excellent data holding characteristics, a high-speed data rewrite performance, an operation performance with a lower power consumption, and a high reliability.例文帳に追加

電荷蓄積領域として機能する絶縁膜積層体のバンドギャップ構造を長期間維持し、優れたデータ保持特性と、高速でのデータ書換え性能と、低消費電力での動作性能と、高い信頼性と、を同時に兼ね備えたＭＯＳ型半導体メモリ装置を提供する。 - 特許庁

In the magnetoresistive effect memory element of multilayer film structure comprising two ferromagnetic layers 14c and 16 and a nonmagnetic layer 15 sandwiched between, at least one of the ferromagnetic layers 14c and 16 is composed of a material containing an element exhibiting ferromagnetism and boron.例文帳に追加

二つの強磁性体層１４ｃ，１６とこれらの間に挟まれる非磁性体層１５とを含む多層膜構造の磁気抵抗効果素子において、強磁性体層１４ｃ，１６のうちの少なくとも一方を、強磁性を示す元素とホウ素とを含む材料からなる構成とする。 - 特許庁

To provide a method and a structure for effectively emulating the memory matching behavior of a multiprocessing system on another multiprocessing system when a host multiprocessing system supports a mild matching model and a target multiprocessing system designates a strong matching model.例文帳に追加

ホスト・マルチプロセッシング・システムが緩やかな整合性モデルをサポートし、ターゲット・マルチプロセッシング・システムが強い整合性モデルを指定するときに、あるマルチプロセッシング・システムのメモリ整合性挙動を他のマルチプロセッシング・システム上で効果的にエミュレートするための方法および構造を提供すること。 - 特許庁

The nonvolatile optical memory 10 includes a GaAs substrate 1, a distribution Bragg reflection layer 2 formed on the GaAs substrate 1 by alternately laminating semiconductor films differing in refractive index, and a semiconductor active layer 3 with a quantum well structure on the distribution Bragg reflection layer 2.例文帳に追加

不揮発性光メモリ１０は、ＧａＡｓ基板１と、ＧａＡｓ基板１上に、異なる屈折率の半導体膜を交互に積層することで形成してある分布ブラッグ反射層２と、分布ブラッグ反射層２上に、量子井戸構造を有する半導体活性層３とを備えている。 - 特許庁

A logical table comprises a hierarchical structure consisting of a high-order hierarchy logical table 131 arranged on a memory 122 and low-order hierarchy logical tables 141-143 arranged on disks 123-125, and stores the location of each part of a physical area corresponding to each part of the virtual volume.例文帳に追加

論理テーブルは、メモリ１２２上に配置される上位層論理テーブル１３１とディスク１２３〜１２５上に配置される下位層論理テーブル１４１〜１４３とからなる階層構造をとり、仮想ボリュームの各部分に対応する物理領域の各部分がどこにあるかを記憶する。 - 特許庁

The high-speed processor system is provided with a CPU, a plurality of DRAMs connected in parallel, and a plurality of cache memories formed into a hierarchical structure, and each cache memory is provided with an MPU functioning as a processor having binary compatibility with the CPU.例文帳に追加

本発明に係る高速プロセッサシステムは、ＣＰＵと、複数個に並列接続されたＤＲＡＭと、階層構造に形成された複数個のキャッシュメモリを備え、各々のキャッシュメモリにはＣＰＵに対してバイナリ互換性のあるプロセッサとして機能するＭＰＵが夫々備えられている。 - 特許庁

In the magnetoresistive effect memory element of multilayer film structure comprising two ferromagnetic layers 24 and 26 and a nonmagnetic layer sandwiched between, at least one of the ferromagnetic layers 24 and 26 is composed of an aggregate of crystal grains 31 and grain boundaries 32.例文帳に追加

二つの強磁性体層２４，２６とこれらの間に挟まれる非磁性体層とを含む多層膜構造の磁気抵抗効果素子において、強磁性体層２４，２６のうちの少なくとも一方を、結晶粒３１および結晶粒界３２の集合体からなるものとする。 - 特許庁

A nonvolatile memory cell 1 includes a channel 5 constituted of an organic semiconductor, a gate insulating film 3 and a transistor structure constituted of a gate electrode, a source electrode and a drain electrode, and a trap 8 of carrier is formed on or near an interface of the channel 5 and the gate insulating film 3.例文帳に追加

不揮発性記憶素子１は、有機半導体からなるチャンネル５とゲート絶縁膜３とゲート電極とソース電極とドレイン電極とからなるトランジスタ構造を有し、チャンネル５とゲート絶縁膜３との界面又は界面近傍に、キャリアのトラップ８が形成されている。 - 特許庁

To provide a recording medium having characteristics not in a near- field optical head but in the structure of the recording medium in order to enhance the utilization efficiency of light in an optical memory using near-field light, and a method for manufacturing the same as well as an optical information recording and reproducing device using the recording medium.例文帳に追加

近視野光を用いた光メモリにおいて、光の利用効率を高めるために近視野光ヘッドではなく、記録媒体の構造に特徴をもつ記録媒体とその製造方法および、この記録媒体を用いた光情報記録再生装置を提供すること。 - 特許庁

A cache with a multilevel structure comprises a high speed Static RAM(static RAM) with small capacity placed in the neighborhood of an arithmetic unit 10, and a portion of the RAM called a normal primary cache 20 is divided into a cache area 21, and the other is divided into a local memory 22 so as to be used.例文帳に追加

多段構造のキャッシュにおいて、演算器１０の近傍に置かれた小容量で高速のStatic RAM(スタテックRAM)などで構成され、通常１次キャッシュ２０と呼ばれるRAMの、一部をキャッシュ領域２１に、他をローカルメモリ領域２２とに分割して使用可能としたものである。 - 特許庁

A structure comprising a pair of a "threshold value" and an "output gradation value corresponding to the threshold value" is adopted for a correction table in a multi-value dither system, and the address of the memory for storing the correction table and data adopting the configuration are controlled by the number of threshold values per pixel or the number of threshold values in each pixel on the matrix.例文帳に追加

多値ディザ方式における補正テーブルを「閾値」と「閾値に対応した出力階調値」という対の構造とすることによって、これらの構成からなる補正テーブルを格納するメモリのアドレスとデータを１画素当たりの閾値数、または、マトリクス上の各画素における閾値数で制御する。 - 特許庁

To cope with the description of a document more flexibly than serial processing and to execute a WEB service by less memory compared to the method of development as a structure model when executing the WEB service according to the document describing information for successively executing the WEB service.例文帳に追加

ＷＥＢサービスを順次実行させるための情報を記述した文書に従ってＷＥＢサービスを実行するにおいて、逐次処理よりも柔軟に文書の記述に対応でき、構造モデルとして展開する手法よりも少ないメモリでＷＥＢサービスの実行を可能にする。 - 特許庁

A memory element 10 has at least an electrode 2a and an electrode 2b arranged on a substrate 1, and has a nanowire structure 3, having a shell layer of a p-type semiconductor formed on an inorganic oxide nanowire of MgO etc., formed between the electrode 2a and electrode 2b.例文帳に追加

メモリ素子１０は、基板１上に少なくとも電極２ａおよび電極２ｂが配置されており、電極２ａおよび電極２ｂの間に、ＭｇＯなどの無機酸化物ナノワイヤにｐ型半導体であるシェル層が形成されたナノワイヤ構造体３が形成されている。 - 特許庁

To provide a semiconductor device with a ferroelectric capacitor and its manufacturing method in which a simple structure and the manufacturing method suppress the occurrence of defects of a ferroelectric film, and to reduce a leak current of the ferroelectric capacitor for improving the performance of a nonvolatile semiconductor memory device.例文帳に追加

強誘電体キャパシタをもつ半導体装置及びその製造方法に関し、簡単な構造及び製造方法に依って、強誘電体膜に於ける欠陥の発生を抑止し、強誘電体キャパシタのリーク電流を低減させ、不揮発性半導体記憶装置の性能を向上しようとする。 - 特許庁

To provide a method for controlling solid electronic physical properties of transition metal oxide, perovskite and laminar perovskite oxide by their crystal structure distortion which can be utilized for VLSI (Very Large Scale Integration), high-temperature superconduction, switching, ferroelectric memory, etc., and the oxide obtained by this method.例文帳に追加

遷移金属酸化物、ペロブスカイト並びに層状ペロブスカイト酸化物、超ＬＳＩ、高温超伝導、スイッチング、強誘電体メモリーなどに利用することができる結晶構造歪による固体電子物性の制御方法、及び該方法により得られた酸化物を提供する。 - 特許庁

In the data reproducing device, a compressed music memory device 2 stores audio files including compressed audio data and play list files including the list data indicating the reproduction orders of the audio files with the file specifying information to specify the audio file by using a folder capable of forming a multilayered structure.例文帳に追加

圧縮音楽記憶装置２には、圧縮オーディオデータを含むオーディオファイルとオーディオファイルを指定するファイル指定情報でオーディオファイルの再生順序を示すリストデータを含むプレイリストファイルとが、多段に階層構造を構成できるフォルダを用いて記録されている。 - 特許庁

In the memory element wherein a recording layer containing microcapsules each includes at least a photochromic compound and an electron receptive compound is formed on a supporting substrate, the electron receptive compound is a Lewis acid compound, and the number of carbon atoms of a long chain structure part other than a Lewis acid part is 12 or more.例文帳に追加

少なくともフォトクロミック化合物及び電子受容性化合物を含むマイクロカプセルを含有する記録層を支持基板上に形成したメモリ素子であって、電子受容性化合物は、ルイス酸化合物であり、ルイス酸部位を除く長鎖構造部位の炭素数が１２以上である。 - 特許庁

The system and a design structure using read/write bits are provided for deciding accessibility of cache in and for restricting update of the memory directory during block replacement to an area determined to be readable/writable by a multiprocessor.例文帳に追加

キャッシュ・ラインのアクセシビリティを決定するために、そして多重プロセッサにより読み出し可能かつ書き込み可能となるように決定された領域へのブロック置換中の、メモリ・ディレクトリの更新を制限するために、読み書き（Ｒ／Ｗ）ビットを使用するシステムおよび設計構造が実現される。 - 特許庁

In a DRAM which has a hierarchical word line structure consisting of main-word lines and sub-word lines, among various word line driving transistors, NMOS transistors 14 for which a higher voltage than a power supply voltage VDD is applied are arranged in a well region 1A for forming memory cells.例文帳に追加

メインワード線とサブワード線とを有する階層ワード線構造から成るＤＲＡＭにおいて、サブワード線ドライバを構成する各種トランジスタのうち、電源電圧ＶDD以上の高電圧が印加されるＮＭＯＳ型トランジスタ１４をメモリセル形成用ウエル領域１Ａ側に配置させたこと特徴とする。 - 特許庁

An electric contact between the magnetic substance layer 160# and the nodes 190, 195 also has the same structure as that between the tunnel magnetoresistance element in the MTJ memory cell and wiring provided in the same metal wiring layer as that of each of the nodes 190, 195.例文帳に追加

磁性体層１６０♯とノード１９０、１９５の間の電気的コンタクトも、ＭＴＪメモリセルにおける、トンネル磁気抵抗素子と、ノード１９０および１９５のぞれぞれと同一の金属配線層に設けられた配線との間の電気的コンタクトと同様の構造を有する。 - 特許庁

In the discharge valve structure for the compressor, the discharge valve 3 and a discharge valve stopper 2 are superimposed with each other and fastened and fixed to a wall face 1 of an operating chamber with a rivet 5 in such a manner that a shape memory alloy washer component 6 is laid on the discharge valve stopper.例文帳に追加

本発明の圧縮機の吐出弁構造は、吐出バルブ３と吐出バルブストッパ２とを重ね合わせてリベット５により作動室壁面１に締結固定するに際して、形状記憶合金ワッシャ部品６を吐出バルブストッパ上に介在させるようにして締結固定している。 - 特許庁

To provide a semiconductor memory device which uses a small number of signal lines required for a data compression circuit, saves the area to form the signal wiring and the area to form the data compression circuit of simplified circuit structure and also reduces the total chip area.例文帳に追加

データ圧縮回路の必要な信号線数が少なく信号配線の形成のための面積が削減され、かつ、回路構成が簡易となりデータ圧縮回路形成の面積が削減され、全体的にチップ面積を縮小することが可能な半導体記憶装置を提供する。 - 特許庁

The thermoplastic resin composition for a memory card is prepared by compounding (A) a polycarbonate resin, (B) an ABS resin, (C) a graft copolymer comprising a polycarbonate resin segment (a) and a vinyl resin segment (b) chemically bonded thereto to give a branched or crosslinked structure, (D) a crystalline resin and (E) a crystalline nucleating agent.例文帳に追加

（Ａ）ポリカーボネート樹脂、（Ｂ）ＡＢＳ系樹脂、（Ｃ）ポリカーボネート系樹脂セグメント（ａ）に対して、ビニル系樹脂セグメント（ｂ）が、分岐、または架橋構造的に化学結合したグラフト共重合体、（Ｄ）結晶性樹脂、（Ｅ）結晶核剤を含有してメモリーカード用熱可塑性樹脂組成物を調製する。 - 特許庁

In the structure, an IC tag is provided with an IC chip provided with both a memory function for storing items required as a freshly mixed concrete test specimen material and the function of controlling transmission and reception of the items; an antenna function electrically connected to the chip; and a coil function, and the IC tag is embedded in the concrete test specimen.例文帳に追加

生コン供試材としての必要事項を記憶させるメモリー機能と該事項の送受信制御機能を備えたＩＣチップと該チップに電気的に接続されたアンテナ機能とコイル機能を備えたＩＣダグをコンクリート供試体に埋入した構造からなることを特徴とする。 - 特許庁

In a CVD method, a selective deposition phenomenon wherein IrO_2 is deposited only on Ir (IrO_2) and hardly deposited on material like SiO_2 in a condition range is used, and the FRAM which is provided with a memory capacitor having an electrode of three-dimensional structure is constituted.例文帳に追加

ＣＶＤ法において、ある条件範囲では、Ｉｒ（ＩｒＯ_2）上にのみＩｒＯ_2が堆積し、ＳｉＯ_2等の材料上ではほとんどＩｒＯ_2は堆積しないという選択的堆積現象を利用して、立体構造の電極を有するメモリキャパシタを備えたＦＲＡＭを構成する。 - 特許庁

When the surface characteristics, e.g. medium particle structure, of the printed part are detected by means of the light pipe 109 and a detector 108 and the moving direction or speed is tracked, an image corresponding to that place is transferred from the memory 120 to the print head 102 and printed.例文帳に追加

ライトパイプ１０９と検出器１０８で、印刷された部分や媒体粒子構造等の表面特性を検出するとともに移動方向や移動速度を追跡することにより、その場所に対応する画像がメモリ１２０からプリントヘッド１０２に転送されて印刷される。 - 特許庁

In a single gate type nonvolatile semiconductor memory, a gate insulating film 41 between a substrate 20 and a gate electrode 42 is formed to a three-layer structure of a silicon oxide film 41a (tunnel insulating film), an Al_2O_2 film 41b (trap insulating film) and a silicon oxide film 41c (top insulating film), starting from the substrate 20 side.例文帳に追加

単ゲート型不揮発性半導体メモリにおいて、基板２０とゲート電極４２との間のゲート絶縁膜４１を、基板２０側からシリコン酸化膜４１ａ（トンネル絶縁膜）、Ａｌ_２ Ｏ_２ 膜４１ｂ（トラップ絶縁膜）及びシリコン酸化膜４１ｃ（トップ絶縁膜）の３層構造とする。 - 特許庁

To provide a frame buffer management circuit for accelerating and improving efficiency in managing a memory shared individual FIFO type buffer which realizes fair reading of a variable length frame in the quantity of bands to be used and a delay time, rather than managing components in a link structure.例文帳に追加

可変長フレームに対して、帯域使用量および遅延時間の点で公平な読出しを実現するメモリ共用の個別ＦＩＦＯ型バッファについて、構成要素をリンク構造によって管理するよりも高速化かつ効率化するフレームバッファ管理回路を提供する。 - 特許庁

To provide a method for manufacturing a semiconductor device having a memory cell of a floating gate structure which can form a silicon nitride film without involving reduction in yield while suppressing fluctuations in transistor threshold voltage as an etching stop layer for the processing of a bottom borderless contact on a control gate electrode.例文帳に追加

浮遊ゲート構造のメモリセルを備えてなる半導体装置において、制御ゲート電極上にボトムボーダレスコンタクト加工用のエッチングストップ層として、トランジスタの閾値電圧変動を抑制しつつ、歩留りの低下を伴わずに窒化珪素膜を形成できる半導体装置の製造方法を提供する。 - 特許庁

To provide a semiconductor memory device, having a word line structure to be biased negative and capable of reducing the noise generated by the fluctuations of negative voltage, by reducing the flowing of a discharge current into a negative voltage source, and to provide its drive method.例文帳に追加

ネガティブにバイアスされるワードライン構造を有する半導体メモリ装置において、ネガティブ電圧源への放電電流の流入を減少させることで、ネガティブ電圧の変動によって発生するノイズを減少させることができる半導体メモリ装置およびその駆動方法を提供する。 - 特許庁