1153万例文収録!

「Integrated Control」に関連した英語例文の一覧と使い方(51ページ目) - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > Integrated Controlの意味・解説 > Integrated Controlに関連した英語例文

セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

Integrated Controlの部分一致の例文一覧と使い方

該当件数 : 2675件



例文

To provide a method for manufacturing a vibration control structure which allows a metal base material and a rubber vibration insulator body to be bonded and integrated by electromagnetic induction heating while minimizing the degradation of a baked paint film, even in the case that the metal base material is coated with the baked paint film formed of thermosetting resin paint.例文帳に追加

金属基材が熱硬化性樹脂塗料よりなる焼付塗膜で被覆されているような場合でも、焼付塗膜の劣化を最小限に抑えつつ電磁誘電加熱により金属基材と防振ゴム本体との接着一体化が図れるような防振構造体の製造方法を提供する。 - 特許庁

In the semiconductor integrated circuit device equipped with a logic circuit including MIS (metal insulator semiconductor) transistors formed on a semiconductor substrate, a substrate bias control circuit is provided for balancing a first substrate bias voltage Vbp0 which is applied to a first conductive MIS transistor, and a second substrate bias voltage Vbn0 which is applied to a second conductive MIS transistor.例文帳に追加

半導体基体に形成されたMISトランジスタを含む論理回路を備える半導体集積回路において、第1導電型のMISトランジスタに印加する第1基板バイアス電圧Vbp0と第2導電型のMISトランジスタに印加する第2基板バイアスVbn0とをバランスさせる基板バイアス制御回路を設ける。 - 特許庁

The semiconductor integrated circuit comprises a fuse element 1, a fuse data reading circuit 2 for determining the state of the fuse element 1, a fuse data holding circuit 3 which holds data of fuse data reading circuit 2, and a reading control circuit 4 which controls a reading command of the fuse data reading circuit 2 using the output of the holding circuit 3.例文帳に追加

半導体集積回路は、ヒューズ素子1と、ヒューズ素子1の状態を判断するヒュ−ズデータ読み出し回路2と、ヒューズデータ読み出し回路2のデータを保持するヒュ−ズデータ保持回路3と、保持回路3の出力によりヒューズデータ読み出し回路2の読み出しコマンドを制御する読み出し制御回路4とをえる。 - 特許庁

The semiconductor integrated circuit is provided with the driver 11 for supplying an electric current for the current drive type display via an output terminal; a resistor 15 in which a prescribed potential is supplied for one end; a switch 16 connected between the other end of the resistor and the output terminal; and a control circuit 18 for controlling the driver and the switch.例文帳に追加

この半導体集積回路は、出力端子を介して電流駆動型のディスプレイに電流を供給するドライバ11と、一端に所定の電位が供給される抵抗15と、抵抗の他端と出力端子との間に接続されたスイッチ16と、ドライバ及びスイッチを制御する制御回路18とを具備する。 - 特許庁

例文

This getting-on/off assisting device and a platform door device are integrated together, a control amplifier for driving the step is stored in a shutter case for the platform door so that the thickness of a part for storing the step is drastically thinned, thereby allowing shallow excavation depth for the platform, and large reduction of the installation construction cost.例文帳に追加

乗降補助装置とホームドア装置を一体化し、ステップ駆動用の制御増幅器をホームドア用戸袋の中に収納することによりをステップが収納される部分の厚さが大幅に薄くできるようになり、プラットホーム掘り下げる深さを浅くでき、設置工事費を大幅に減らすことが出来た。 - 特許庁


例文

The control rod 1A for the nuclear reactor consists of a tie rod 4A with a cruciform cross section to join a leading-end structural material 2 and a tail-end structural material 3 integrated with a handle and four blades 9 whose cross sections protrude cruciformly and radially from the tie rod 4A and whose outer shells have cross sections shaped deeply like the letter "U".例文帳に追加

原子炉用制御棒1Aはハンドルと一体化された先端構造材2と末端構造材3とを結合する十字形断面のタイロッド4Aと、このタイロッド4Aから横断面が十字形状に放射状に突出し、その外殻部が深いU字形断面の4枚のブレード9とで構成される。 - 特許庁

To provide a technique for preferentially polishing a projection under the control for polishing of a recess and for highly flattening polishing surface with extraordinary small quantity of polishing work, with less dependence on pattern of polishing velocity on the occasion of polishing the surface to be polished of a material layer of the silicon dioxide system during manufacture of a semiconductor integrated circuit device.例文帳に追加

半導体集積回路装置の製造において、二酸化ケイ素系材料層の被研磨面を研磨する場合の研磨速度のパターン依存性が少なく、凹部の研磨を抑制しながら凸部を優先的に研磨でき、極めて少ない研磨量で被研磨面を高平坦化することが可能な技術を提供する。 - 特許庁

When the plurality of air conditioners 11-11n and information processing devices 2-2n are installed in a certain zone (air-conditioned computer room), they are communicated and connected with a monitoring/controlling device 100 by network wiring 1 to perform integrated monitoring by SNMP, and to perform cooperative control of the air conditioners 11-11n.例文帳に追加

あるゾーン(空調が行なわれるコンピュータルームなど)に複数の空調機11〜11nと情報処理装置2〜2nが設備されている場合に、それらを、ネットワーク配線1により監視・制御用装置100に通信接続し、SNMPにより統合監視を行なうと共に、空調機11〜11nの連携制御を行う。 - 特許庁

The cogeneration plant integrated-control device 20 presents the operation cost, overall efficiency and CO_2 emissions of each component apparatus in a linear model, and either one of evaluation values of the operation cost, overall efficiency and CO_2 emissions is optimized by a linear programming in accordance with power demand and steam demand of the demand plant 1.例文帳に追加

コジェネプラント統合制御装置20は、各構成機器の運用コスト、総合効率、及びCO_2排出量を線形モデルで表現し、需要プラント1の電力需要と蒸気需要に応じて、運用コスト、総合効率、及びCO_2排出量の評価値のいずれか1つを線形計画法により最適とする。 - 特許庁

例文

On the other hand, when an operation restoring signal is not received within the prescribed time after the interruption of the operation signal from an air conditioner side, the integrated control device 7 operates the optimum data processing burden share to processing servers excluding a zone Z1 (S1104), and instructs the data processing of the shared load redistributed to each processing server (S1105).例文帳に追加

一方、空調機側からの運転信号途絶後、規定時間内に運転復旧信号を受信しない場合、統合制御装置7はゾーンZ1以外の処理サーバを対象として最適データ処理分担を演算し(S1104)、各処理サーバに対して再配分した分担負荷のデータ処理を指令する(S1105)。 - 特許庁

例文

The integrated circuit for printer (memory control ASIC 10) is configured to serve as a circuit having a capability to grasp a data receiving interface from a specific group of bits in a command on a data_cmd bus, and a capability to grasp the data receiving interface from the group of bits with some bit values (bit7 values) treated as "0".例文帳に追加

印刷装置用集積回路(メモリ制御ASIC10)を、data_cmdバス上のコマンド中の特定のビット群から,データが受信されたインタフェースを把握する機能と、それらのビット群から、幾つかのビット値(bit7の値)を“0”として取り扱って、データが受信されたインタフェースを把握する機能とを有する回路として、構成しておく。 - 特許庁

When prescribed dead band width learning execution conditions are satisfied, target valve timing is forcibly changed stepwise, accumulated duty (integrated value of difference between control duty and retention duty of the VCT 18) is calculated as a parameter having a correlation with the dead band width, and the dead band is learned based on the accumulated duty.例文帳に追加

所定の不感帯幅学習実行条件が成立したときに、目標バルブタイミングを強制的にステップ状に変化させて、不感帯幅と相関関係のあるパラメータとして積算デューティ(VCT18の制御デューティと保持デューティとの差分の積算値)を算出して、その積算デューティに基づいて不感帯を学習する。 - 特許庁

To generate a clock signal without damaging noise immunity in a high-frequency region when this semiconductor integrated circuit is applied to a VCO in a PLL, by suppressing the change quantity of the delay in a differential voltage-controlled delay cell against the change quantity of the control voltage input to a bias circuit which supplies bias voltages to the differential voltage-controlled delay cell.例文帳に追加

差動型の電圧可変遅延セルにバイアス電圧を供給するバイアス回路に対する制御電圧入力の変化量に対する電圧可変遅延セルの遅延量の変化量を抑制することにより、PLL のVCO に適用した場合に高周波領域でノイズ耐性を損なわずにクロック信号を生成する。 - 特許庁

This self-safety control device has a state sensing means 2 for measuring blood pressure, an abnormality determining means 3 for determining this as abnormal when the blood pressure suddenly rises/drops or is higher than normal blood pressure, and an announcing means 41 for announcing this when abnormality is caused, and is integrated with these means.例文帳に追加

血圧を測定するための状態感知手段2と、血圧の急な上昇/下降、もしくは平常な血圧よりも高圧である場合、これを異常と判定する異常判定手段3と、異常発生時、これを報知するための報知手段41を有し、これらの手段を一体化した自己安全管理装置。 - 特許庁

The integrated optical assembly includes lenses (162, 164, 166, 168) and a light source alignment structure (142, 144) accepting a light source, and the light source alignment structure centers the light source for the lens to control the light source clearance from a navigation surface (129) for reflecting the light to the optical sensor chip.例文帳に追加

一体型光学組立体は、レンズ(162、164;166、168)及び光源を受容する光源アライメント構造(142、144)を含み、光源アライメント構造は、光源をレンズに対してセンタリングし、光センサ・チップへと光を反射するナビゲーション面(129)からの光源の離間距離を制御するものとされる。 - 特許庁

Redundancy multiplexer circuit technique with an improved integrated circuit area efficiency provides similar functionality to conventional CMOS transmission, or 'pass' gates while concomitantly reducing circuit complexity, the die area necessary to support the redundant elements and the complementary control signals in the memory devices ICs and undesired parasitic capacitance.例文帳に追加

集積回路面積効率のよい冗長マルチプレクサ回路技術は、従来のCMOSトランスミッションまたはパスゲートと同じ機能を提供しながら、回路の複雑性、メモリデバイスIC中の相補制御信号および冗長素子を支えるのに必要なダイ面積ならびに不所望な寄生容量を減じる。 - 特許庁

It accesses the grid voltage correction information showing the corrected amount of the grid voltage depending on the integrated revolutions and corrects the voltage of the grid 7 by outputting the control signals to the dc voltage section 8 to change the dc voltage generated there.例文帳に追加

制御部12は、計数された累積回転数に応じて、グリッド電圧の補正量を示すグリッド電圧補正情報にアクセスし、直流電圧部8で生成する直流電圧値を変化させるための制御信号を直流電圧部8へ出力することにより、グリッド7のグリッド電圧を補正する。 - 特許庁

The semiconductor integrated circuit is provided with a plurality of I/O cells 9, and each of the I/O cells 9 is provided therein with at least part of a test circuit comprising a selector 2 for testing and the like so that test information such as control signals for testing can be supplied in parallel through signal wires 10 to the I/O cells 9.例文帳に追加

複数のI/Oセル9を備えた半導体集積回路において、各I/Oセル9内部にテスト用セレクタ2等からなるテスト回路の少なくとも一部を設け、各I/Oセル9へ信号線10を介してテスト用制御信号等のテスト情報を並列に供給し得るように構成した。 - 特許庁

This semiconductor integrated circuit is provided with: a clock generation circuit 10 having a self-traveling mode and a multiplication mode; an internal circuit 40 capable of operating in synchronization with a clock signal generated by the clock generation circuit; an oscillation circuit 30 generating a reference clock signal; and an operation mode control circuit 20 capable of controlling changeover between the normal mode and the waiting mode.例文帳に追加

自走モードと逓倍モードとを備えたクロック生成回路(10)と、上記クロック生成回路によって生成されたクロック信号に同期動作可能な内部回路(40)と、基準クロック信号を生成する発振回路(30)と、通常モードと待機モードとの切り換えを制御可能な動作モード制御回路(20)とを設ける。 - 特許庁

The editing process unit 42 updates the integrated finding information 85 and the console control unit 40 changes the arranging order in the finding display area 67 per organ and per finding item, according to a click selection of display-per-organ change buttons 72a and 72b, and display-in-organ change buttons 73a and 73b.例文帳に追加

臓器単位表示変更ボタン72a、72b、臓器内表示変更ボタン73a、73bのクリック選択に応じて、編集処理部42は統合所見文情報85を更新し、コンソール制御部40は臓器単位、所見項目単位で所見文表示領域67の並び順を変更する。 - 特許庁

The reference signal V_REF and temperature detection signal V_TSEN are led out to the outside of the integrated circuit through a first external output terminal T3 and a second external output terminal T4, respectively, and can be supplied to an external temperature control circuit or temperature monitoring circuit 2 each having a circuit form of a differential amplifier circuit CP100.例文帳に追加

参照信号V_REFと温度検出信号V_TSENはそれぞれ第1外部出力端子T3と第2外部出力端子T4とを介して集積回路の外部に導出されて、差動増幅回路CP100の回路形式を有する外部の温度制御回路もしくは温度監視回路2に供給可能とされる。 - 特許庁

This semiconductor integrated circuit incorporates a test circuit testing operation of a non-volatile memory, while the device has an output terminal outputting a test result and an operation terminal indicating operation control of the test circuit, and the device can indicate the number of write-in of the non-volatile memory, a write region, and write data from the operation terminal.例文帳に追加

不揮発性メモリの動作を試験する試験回路を内蔵すると共に、試験結果を出力する出力端子と、試験回路の動作制御を指示する操作端子を有し、その操作端子から不揮発性メモリの書き込み回数、買い込み領域及び書き込みデータを指示できる半導体集積回路を提供する。 - 特許庁

To suppress the variation of an oscillation frequency accompanying the on/off control of output buffers, in a crystal oscillator for which a crystal piece functioning as a crystal vibrator and an IC chip provided with at least an oscillation circuit using the crystal piece are housed in a container and integrated and the plurality of output buffers are provided inside the IC chip.例文帳に追加

水晶振動子として機能する水晶片と水晶片を用いる発振回路を少なくとも有するICチップとを容器に収容して一体化し、ICチップ内に複数の出力バッファを備える水晶発振器において、出力バッファのオン/オフ制御に伴う発振周波数の変動を抑制する。 - 特許庁

When the memory counts reserved are not zero, the microcomputer 100 for performance control executes a special ending performance in a virtually integrated performance mode fully covering the execution period of a prescribed ending performance and the variable time (first variable time after the jackpot) of the variable display of decorative symbols executed at the first after the end of the jackpot.例文帳に追加

保留記憶数が0でなければ、演出制御用マイクロコンピュータ100は、所定のエンディング演出実行期間と大当り終了後1回目に実行される飾り図柄の変動表示の変動時間(大当り後1回目変動時間)とにわたって、恰も一体的な演出態様でスペシャルエンディング演出を実行する。 - 特許庁

The IDE integrates tools for JMUnit 1.1.0 testing, MIDlet signing, certificate management, automatic code obfuscation with ProGuard 4.2,integrated over-the-air (OTA) emulation, push registry emulation, WMA emulation for SMS and CBS messages, new deployment methods, and Wireless Messaging and Multimedia APIs.You have complete control over these tool using standard Apache Ant scripts.例文帳に追加

IDE には、JMUnit 1.1.0 のテスト、MIDlet の署名、証明書の管理、コードの自動難読化 (ProGuard 4.2)、統合された OTA (無線) エミュレーション、転送レジストリエミュレーション、SMS メッセージと CBS メッセージ向けの WMA エミュレーション、新しい配備方法、および Wireless Messaging API と Multimedia API のツールが統合されています。 これらのツールは標準の Apache Ant スクリプトを使用して完全に制御できます。 - NetBeans

An electronic information system is introduced by the designated body to collect the motorcycle, disposal/recycling facilities and management company for more efficient management of recycling fees, information and distribution of motorcycles. A traditional manifest is replaced by the control voucher (recycling fee receipt integrated) to manage the distribution until it is taken for recycling. 例文帳に追加

リサイクル費用、情報、廃車物流の管理を効率良く 行うために、指定引取窓口、処理・リサイクル施設、管 理会社間を電子情報ネットワーク化し、従来の使用済 みマニフェストに替えて、二輪車リサイクル専用の管理 票(リサイクル料金払込用紙と一体)により指定引取窓 までの物流を管理しています。 - 経済産業省

In a semiconductor integrated circuit 1, when a determination circuit 15 determines that an internal wiring WI between a core LSI11 and a peripheral LSI12 is abnormal, the determination circuit 15 outputs information (first oscillation instruction information) for instructing that a ring oscillator 16A is oscillated to a ring oscillator control part 17.例文帳に追加

半導体集積回路1では、コアLSI11と周辺LSI12との間の内部配線WIが異常であると判定回路15が判定すると、判定回路15は、リングオシレータ16Aを発振させることを指示する情報(第1発振指示情報)をリングオシレータ制御部17へ出力する。 - 特許庁

The semiconductor integrated circuit is provided with a plurality of non-volatile memory cells to which electric erasure and writing are made possible and includes a control means for applying a pulse-shaped voltage to the non-volatile memory cell until a threshold voltage of the non-volatile memory cell having a first threshold voltage is changed into a second threshold voltage.例文帳に追加

半導体集積回路は、電気的消去及び書込み可能な不揮発性メモリセルを複数個備え、第1のしきい値電圧を持つ前記不揮発性メモリセルのしきい値電圧が第2のしきい値電圧に変化されるまで不揮発性メモリセルにパルス状電圧を与えるための制御手段を含む。 - 特許庁

The lens barrel with the actuator having a narrow part and the electrical part mounting substrate for mounting the electrical parts to control the actuator, is characterized in that the narrow part of the actuator and the electrical part mounting substrate are arranged at nearly the same position in the optical axis direction and formed so that they can be integrated.例文帳に追加

くびれ部を有するアクチュエータと、該アクチュエータを制御するための電子部品が実装された電気部品実装基板を有するレンズ鏡筒において、該アクチュエータのくびれ部と、該電気部品実装基板の配置位置を光軸方向で略同位置にし、組み込み可能なよう形成したことを特徴とする。 - 特許庁

A system is integrated and network-ready to facilitate ease of set-up and operation, and also utilizes IP and/or wireless networking to provide advanced features and functionality, such as remote access and control and the ability to perform secure archiving and retrieval of recorded video and audio data.例文帳に追加

システムは、統合化されネットワーク対応になっていてセットアップ及び操作が容易であり、また、IP及び/又は無線ネットワークを活用し、遠隔アクセス及び制御、ならびに記録された映像及び音声データの安全な保管及び読み出しの実施を可能にするといった進んだ特色と機能とを提供する。 - 特許庁

The controller 2 and the actuator 1 are installed on the human body on which the controller 2 and the actuator 1 are physically integrated with the same person, and the man totally or partially acquires auxiliary kinetic power while moving together with the controller 2 and the actuator 1, and the integrally cooperative control of the man and the machine is realized.例文帳に追加

制御器2とアクチュエータ1とが同一人の物理的に一体である人体に装着されていて、人は制御器2とアクチュエータ1と同体に運動しながら補助運動力を全部的に又は一部的に獲得することができ、人と機械の同体的協調制御が実現される。 - 特許庁

An input terminal 11 of an integrated circuit 1A being a constant voltage regulator circuit is connected through a pnp transistor 15 as an impedance element for main control to an output terminal 12, and the base of this transistor 15 is connected through the serial circuit of a resistor 16 and npn transistors 17 and 18 to a ground terminal 13.例文帳に追加

定電圧レギュレータ回路となる集積回路1Aの入力端子11が主制御用のインピーダンス素子としてのpnpトランジスタ15を通じて出力端子12に接続され、このトランジスタ15のベースが抵抗器16、npnトランジスタ17、18の直列回路を通じて接地端子13に接続される。 - 特許庁

To provide a low and high voltage integrated voltage distribution device in which a high voltage part for distributing high voltage, and a low voltage control board for determining whether the high voltage part has failures or not, and controlling the driving of a relay and a low voltage load, are integrally formed, and which can miniaturize a voltage distribution device.例文帳に追加

高電圧分配のための高電圧部と、高電圧部の故障有無の判断及びリレーの駆動を制御し低電圧負荷の駆動を制御する低電圧制御ボードが一体型で形成され、電圧分配装置を小型化することができる低電圧及び高電圧統合電圧分配装置を提供する。 - 特許庁

When the digital controlled oscillator is power-increased, after being temporarily power downed, the integrated control logic starts the adjustable frequency loop from the previous operation status, based on the data held in the apparatus, thereby re-starting the feedback loops and an error processor circuit to avoid the oscillator adjustment, based on old data.例文帳に追加

一時的にパワーダウンされた後、ディジタル制御式発振器がパワーアップされるとき、統合及び制御論理が装置内に保持されたデータにもとづき、調整可能周波数ループを前の動作状態から始動し、旧データにもとづく発振器調整を回避するように、フィードバック・ループ及び誤差処理回路を再始動する。 - 特許庁

In this vibration control member 11 to absorb and damp vibration of a building, plural blocks 12 of precast concrete are tightened and prestressed by a tension member 13 till be blocks 12 are integrated with each other to become a block aggregate 14 in which bending stress and shearing stress can be transmitted to each other.例文帳に追加

建物の振動を吸収し減衰せしめる制震部材11であって、複数のプレキャストコンクリート製のブロック12を緊張材13によりプレストレスを与えた状態で緊結せしめることにより、それらブロック12を曲げ応力および剪断応力を相互に伝達可能なブロック集合体14として一体化せしめる。 - 特許庁

To efficiently arrange the other macro cell and standard cell even if a TAP cell for back bias control is used, to perform efficient wiring and to prevent occurrence of short-circuit with signal wiring and a design error without restriction at the time of revision by ECO in a layout design of a semiconductor integrated circuit.例文帳に追加

半導体集積回路のレイアウト設計において、バックバイアス制御のためのTAPセルを用いる場合であっても、他のマクロセルやスタンダードセルを効率よく配置し、効率の良い配線を行い、ECOによる改訂時の制約にはならず、信号配線とのショートやデザインエラーを発生させない設計とする。 - 特許庁

This system further comprises an accommodation part (41-1) for for accommodating the built-in recording apparatus integrated with the system, a connection terminal (24) for connecting the external recording apparatus, and a use apparatus switch (56g8) for switching the external recording apparatus so as to control it as the built-in recording apparatus, in response to an operation.例文帳に追加

そして、装置と一体になっている内蔵の録画機器を収容する収容部(41−1)と、外部の録画機器を接続する接続端子(24)と、操作に応じて、前記外部の録画機器を前記内蔵の録画機器として制御するように切換わる使用機器切換え部と(56g8)を備える。 - 特許庁

Each lamp current is converted into detection PWM after being faintly smoothed, and the detection PWM is digitalized by a pulse width counter, which is subtracted from a target value, and is outputted as an input error signal after addition of non-linear characteristics, which is then integrated by a loop filter 62 to have a control signal generated by a steady-state closed loop.例文帳に追加

各ランプ電流は、弱平滑された後コンパレータで検出PWM化され、検出PWMはパルス幅カウンタで数値化された後、目標値から減算され、非線形特性付加後、入力誤差信号として出力され、ループフィルタ62によって積分され、定常時の閉ループによる制御信号が生成される。 - 特許庁

Further, when it is judged that the integrated value Mi is smaller than 0 and that the gas sucked in the cylinder is the burnt gas blown back to the intake passage, the electrical control unit calculates the mi using the blown-back gas temperature Trev calculated at least in view of heat transfer to the member constituting the intake passage from the burnt gas which has been blown back.例文帳に追加

また、積算値Miが0より小さく、シリンダ内に吸入されているガスが吸気通路に吹き返された既燃ガスであると判定すると、同吹き返された既燃ガスから吸気通路を構成する部材への熱伝達が少なくとも考慮されて計算される吹き返しガス温度Trevを用いてmiを計算する。 - 特許庁

For a SOI transistor integrated circuit, in a P channel type MOS transistors Qp1, Qp2, a high potential level Vdd, for example a power supply potential is given to each source, respective body potentials are turned to variable potentials in accordance with signal inputs Vin, BVin being inverse to each other, and a control signal CS is given to each gate.例文帳に追加

SOIトランジスタ集積回路において、Pチャネル型MOSトランジスタQp1,Qp2は、各ソースに高電位レベルVdd、例えば電源電位が与えられ、それぞれボディー電位を相反する信号入力Vin、BVinに応じた可変電位とし、各ゲートに制御信号CSが与えられる。 - 特許庁

The method and device integrates between theory, characterization methodology and integrated production methodologies that allow for the control of fabrication and the generation of structures that has not been fabricated or whose fabrication cannot be controlled before the realization of such integrated and interconnected methodologies of simulation, production and characterization that has not been applied to guide the fabrication techniques of micro and/or nano optical components before the inventive step.例文帳に追加

本方法及び装置は、理論と特性決定方法と統合された生成方法とを統合し、このことにより、本発明に係る進歩の以前にはマイクロ及び/又はナノ光学的構成要素の加工技術をガイドするために適用されたことのなかったシミュレーション、生成及び特性決定の統合されかつ相互に関連されたこのような方法を実現するまでは加工が不可能であった、又はその加工の制御が不可能であった構造物の加工及び生成の制御を可能にする。 - 特許庁

Thus, the amount of protrusion of the respective housing cases 40R, 40L is made equal and is reduced, as compared with a case when both power circuit 54 and the control circuit 66 are independently provided and are accommodated in the housing cases 40R, 40L, or a case when the power circuit 54 and the control circuit 66 are integrated into one housing case and are collectively accommodated therein.例文帳に追加

従って、電源回路部54及び制御回路部66をそれぞれ二つに分けて設けて各ハウジングケース40L,40R内にそれぞれ一つずつ収納する場合や、電源回路部54及び制御回路部66を一つに集約し、これを左右一対のアクチュエータ12L,12Rの一方のハウジングケース内にまとめて収納する場合に比して、各ハウジングケース40L,40Rの張り出し量が均等となると共にその張り出し量も少なくなる。 - 特許庁

This semiconductor integrated circuit 010 includes: a voltage generation circuit 400 generating an output voltage Vreg depending on temperature; a PLL 500 including a VCO with the Vreg applied thereto; and a Vcnt detection circuit 200 outputting a detection signal Cup based on a level change of a VCO oscillation control voltage Vcnt controlling the oscillation of the VCO.例文帳に追加

半導体集積回路010は、温度に依存する出力電圧Vregを発生する電圧発生回路400と、Vregが印加されるVCOを含むPLL500と、VCOの発振を制御するVCO発振制御電圧Vcntのレベル変化を基に検出信号Cupを出力するVcnt検出回路200とを含む。 - 特許庁

The device includes an NMR probe module, means for generating radio frequency and magnetic field gradient pulses, a signal processor, and a master controller; and is constructed as an integrated system comprising relatively light weight components, efficient, compact yet versatile signal generation, processing and control means that collectively have relatively low power demands.例文帳に追加

NMRプローブモジュール、高周波および磁界勾配パルスを起こすための手段、シグナルプロセッサ、および主制御装置を含み、相対的に軽量な構成要素であって、効率的でコンパクトであるが多様なシグナルの生成、処理および制御をおこなう比較的低い全体的な電力需要しか有さない手段を含む統合されたシステムとして構成される。 - 特許庁

To inhibit a cell seal for fuel cell in which a gasket is integrated with an end part of a metallic separator plate from deforming due to curvature of the separator plate and control formation of a sharpened part such as burr in the end part of the separator plate which may be a starting point of a crack in the gasket.例文帳に追加

金属製のセパレータプレートの端部にガスケットを一体化してなる燃料電池用セルシールにおいて、セパレータプレートに反りによる変形が発生するのを抑えることができ、併せてセパレータプレートの端部にカエリ等の尖鋭部が形成されてこれを起点としてガスケットに亀裂が発生するのを抑えることができる燃料電池用セルシールを提供する。 - 特許庁

Each of the operating parts of multiple master manipulators has a means to detect the absolute attitude in transferable space, a means to send out the attitude, a means to receive the attitude sent from each of the master manipulators, and a means to integrate them to control the attitude of a slave manipulator based on the integrated results.例文帳に追加

複数のマスタマニピュレータの個々の操作部の、操作部が移動可能な空間における絶対的な姿勢を検出する手段、その姿勢を送出する送出手段を備え、個々のマスタマニピュレータから送出された姿勢を取得する手段、それを統合する手段を備え、統合された結果に基づき、スレーブマニピュレータの姿勢を制御する。 - 特許庁

A display control section 2 generating a sync signal for image display (horizontal sync signal 26, vertical sync signal 27) based on an input dot clock 22 received externally has a means for regulating the period of the sync signal for image display by using a system clock 21 which is utilized in a semiconductor integrated circuit device.例文帳に追加

外部から入力された入力ドットクロック22に基づいて画像表示用同期信号(水平同期信号26、垂直同期信号27)を生成する表示制御部2を有し、その表示制御部2は、半導体集積回路装置で利用されるシステムクロック21を用いて前記画像表示用同期信号の周期を調整する手段を有する。 - 特許庁

The semiconductor integrated circuit device includes: a voice synthesis processing section for synthesizing voice corresponding to a text data based on a command and the text data stored in a storage section, and outputting it to outside; and a control section for controlling timing when the command and the text data are transferred to the voice synthesis processing section.例文帳に追加

半導体集積回路装置は、記憶部に格納されたコマンド及びテキストデータに基づいて、テキストデータに対応する音声を合成して外部に出力する音声合成処理部と、音声合成処理開始制御信号に基づいて、コマンド及びテキストデータを音声合成処理部に転送するタイミングを制御する制御部とを含む。 - 特許庁

To provide a semiconductor integrated circuit device having such a communication control function of an infrared data association(IrDA) system as to enable IrDA system communication without changing a structure in a terminal device by being connected to the terminal device when the communica tion function of the IrDA system is attached to the existing terminal device.例文帳に追加

既存の端末機にIrDA方式の通信機能を付加したときに、該端末機に接続されることで該端末機内の構造を変更することなくIrDA方式の通信を行うことを可能にするようなIrDA方式の通信制御機能を有する半導体集積回路装置を提供することを目的とする。 - 特許庁

例文

The control circuit 8 integrates drive time T1 of a compression part 3, and carry out correction to extend integrated drive time A1 when a time ratio Rt between the drive time T1 and stop time T2 of the compression part 3 is larger than a set ratio Rt0, and when peripheral temperature Te of the compression part 3 is higher than set temperature Te0.例文帳に追加

また、制御回路8は、圧縮部3の駆動時間T1を積算すると共に、圧縮部3の駆動時間T1と停止時間T2との時間比率Rtが設定比率Rt0よりも駆動時間T1が長いとき、圧縮部3の周囲温度Teが設定温度Te0よりも高いときには、積算駆動時間A1を延長する補正を行う。 - 特許庁




  
Copyright © Japan Patent office. All Rights Reserved.
  
Copyright Ministry of Economy, Trade and Industry. All Rights Reserved.
  
この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。
  
© 2010, Oracle Corporation and/or its affiliates.
Oracle and Java are registered trademarks of Oracle and/or its affiliates.Other names may be trademarks of their respective owners.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS